JPH03108376A - Buried zener diode and manufacture thereof - Google Patents
Buried zener diode and manufacture thereofInfo
- Publication number
- JPH03108376A JPH03108376A JP1243545A JP24354589A JPH03108376A JP H03108376 A JPH03108376 A JP H03108376A JP 1243545 A JP1243545 A JP 1243545A JP 24354589 A JP24354589 A JP 24354589A JP H03108376 A JPH03108376 A JP H03108376A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- cathode
- anode
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、モノリシックIC(集積回路、以下同じ)内
に埋込形で形成するツェナーダイオードおよびその製法
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a Zener diode embedded in a monolithic IC (integrated circuit, hereinafter the same) and a method for manufacturing the same.
モノリシックIC内に埋込形で形成された従来のツェナ
ーダイオード部分の構造を第3図に示す。The structure of a conventional Zener diode portion embedded in a monolithic IC is shown in FIG.
この例では、P型シリコン基板1の上面に高濃度N型埋
込層2を形成すると共にエピタキシャル層3を形成した
後に、アイソレーション4を拡散により形成する。In this example, after forming a heavily doped N-type buried layer 2 on the upper surface of a P-type silicon substrate 1 and forming an epitaxial layer 3, an isolation 4 is formed by diffusion.
そして、ツェナーダイオード部分においては、埋込Pマ
スク使用によるフォトリソグラフィ工程によりレジスト
パターニングを行ってボロンを打ち込みその後拡散して
高濃度P型埋込拡散層5を作成す、る。In the Zener diode portion, resist patterning is performed by a photolithography process using a buried P mask, and boron is implanted and then diffused to form a high concentration P type buried diffusion layer 5.
次に、ベースマスクにより同様のパターニングを行って
そこにボロンを打ち込みその後拡散してP型ベース拡散
層6を作成する。Next, similar patterning is performed using a base mask, and boron is implanted therein and then diffused to form a P-type base diffusion layer 6.
次に、エミッタマスクにより同様のパターニングを行っ
てそこにリンを打ち込みその後拡散して高濃度N型エミ
ッタ拡散層7を作成する。Next, similar patterning is performed using an emitter mask, and phosphorus is implanted therein and then diffused to form a highly doped N-type emitter diffusion layer 7.
次に、熱処理により酸化膜8を作成してからエツチング
によりアノードコンタクトホール9およびカソードコン
タクトホール10を形成する。Next, an oxide film 8 is formed by heat treatment, and an anode contact hole 9 and a cathode contact hole 10 are formed by etching.
最後に、アノード電極11およびカソード電極12を形
成する。Finally, an anode electrode 11 and a cathode electrode 12 are formed.
このように、第3図に示す構造のツェナーダイオードで
は、マスク使用によるフォトリソグラフィ工程が3回も
必要であった。As described above, the Zener diode having the structure shown in FIG. 3 requires three photolithography steps using a mask.
また、このツェナーダイオードでは、ブレークダウンに
より高濃度N型エミッタ拡散層7と高濃度P型埋込層5
とのPN接合面を流れる電流がエミッタ拡散層7の下部
を通リアノード電極11の方向に流れるので、エミッタ
拡散層7の下部に生じている空乏層によるピンチ効果に
よって動作抵抗が大きくなるという問題があった。Furthermore, in this Zener diode, the high concentration N type emitter diffusion layer 7 and the high concentration P type buried layer 5 are
Since the current flowing through the PN junction with the emitter diffusion layer 7 flows in the direction of the rear anode electrode 11 through the lower part of the emitter diffusion layer 7, there is a problem that the operating resistance increases due to the pinch effect caused by the depletion layer formed under the emitter diffusion layer 7. there were.
本発明はこのような点に鑑みてなされたものであり、そ
の目的は、製造工程が簡略化でき、また動作抵抗も少な
いツェナーダイオード及びその製法提供することである
。The present invention has been made in view of these points, and an object of the present invention is to provide a Zener diode that can simplify the manufacturing process and has low operating resistance, and a method for manufacturing the same.
このために本発明のツェナーダイオードは、エピタキシ
ャル層の上面に形成したアノード拡散層と、該アノード
拡散層とでPN接合部を形成するよう該アノード拡散層
の下面に形成したカソード拡散層と、上記エピタキシャ
ル層の上面に形成され上記エピタキシャル層を介して上
記カソード拡散層と接続されるカソード取出用のエミッ
タ拡散層とを具備するように構成した。For this reason, the Zener diode of the present invention includes an anode diffusion layer formed on the upper surface of the epitaxial layer, a cathode diffusion layer formed on the lower surface of the anode diffusion layer so that the anode diffusion layer forms a PN junction, and the above-mentioned cathode diffusion layer. An emitter diffusion layer for taking out the cathode is formed on the upper surface of the epitaxial layer and connected to the cathode diffusion layer via the epitaxial layer.
また、本発明のツェナーダイオードの製法は、エピタキ
シャル層の上面にカソード取出用のエミッタ拡散層を形
成する工程と、上記エピタキシャル層の上面にアノード
拡散層を形成する工程と、該アノード拡散層の下側にカ
ソード拡散層を形成する工程とを具備し、上記アノード
拡散層を形成する工程と上記カソード拡散層を形成する
工程に共通のレジストパターンマスクを使用するように
した。Furthermore, the method for manufacturing a Zener diode of the present invention includes a step of forming an emitter diffusion layer for taking out the cathode on the upper surface of the epitaxial layer, a step of forming an anode diffusion layer on the upper surface of the epitaxial layer, and a step of forming an emitter diffusion layer for taking out the cathode on the upper surface of the epitaxial layer. A common resist pattern mask is used in the step of forming the anode diffusion layer and the step of forming the cathode diffusion layer.
以下、本発明の実施例について説明する。第1図はその
一実施例のツェナーダイオードの構造を示す図である。Examples of the present invention will be described below. FIG. 1 is a diagram showing the structure of a Zener diode in one embodiment.
第3図に示したものと同一のものには同一の符号を付し
てその説明は省略する。Components that are the same as those shown in FIG. 3 are given the same reference numerals, and their explanations will be omitted.
本実施例では、エミッタマスクを使用したホトリソグラ
フィ工程によりパターニングを行ってそこにリンを打ち
込みその後拡散してカソード取出用の高濃度N型エミッ
タ拡散層21を作成する。In this embodiment, patterning is performed by a photolithography process using an emitter mask, and phosphorus is implanted therein and then diffused to form a high concentration N-type emitter diffusion layer 21 for taking out the cathode.
次に、埋込Pマスクにより同様のパターニングを行って
そこにボロンを打ち込みその後アニールにより拡散して
高濃度P型アノード層22を形成する。Next, similar patterning is performed using a buried P mask, and boron is implanted therein and then diffused by annealing to form a high concentration P type anode layer 22.
次に、上記埋込マスクにより作成したレジストパターン
マスクをそのまま使用して、高濃度アノード層22の上
からリンを打ち込みその後アニールすることにより拡散
して、高濃度N型カソード層23を形成する。このとき
、リン打ち込みは高濃度P型アノード層22より深くま
で到達するように加速電圧を選択し、また高濃度P型ア
ノード層22はアニールにより更に横方向に拡散させる
。Next, using the resist pattern mask created by the above-mentioned buried mask as it is, phosphorus is implanted from above the high concentration anode layer 22 and then diffused by annealing to form a high concentration N-type cathode layer 23. At this time, an accelerating voltage is selected so that the phosphorus implantation reaches deeper than the highly doped P-type anode layer 22, and the highly doped P-type anode layer 22 is further diffused in the lateral direction by annealing.
この後は、第3図で説明したのと同様の方法でアノード
電極11およびカソード電極12を形成する。After this, the anode electrode 11 and the cathode electrode 12 are formed by the same method as explained in FIG.
このように、本実施例では高濃度P型アノード層22と
高濃度N型カソード層23とを同一のレジストパターン
マスクで作成するので、PN接合部作成のためのフォト
リソグラフィ工程が1回で済む。As described above, in this embodiment, the high concentration P-type anode layer 22 and the high concentration N-type cathode layer 23 are created using the same resist pattern mask, so only one photolithography process is required for creating the PN junction. .
また、高濃度P型アノード層22と高濃度N型カソード
層23との境界のPN接合部でブレークダウンが生じて
流れる電流は、エピタキシャル層3とエミッタ拡散層2
1を経由して流れるので、その経路が空乏層の影響を受
けず、動作抵抗が少なくなる。Further, the current that flows due to breakdown occurring at the PN junction at the boundary between the highly doped P-type anode layer 22 and the highly doped N-type cathode layer 22 is transferred to the epitaxial layer 3 and the emitter diffusion layer 2.
1, the path is not affected by the depletion layer and the operating resistance is reduced.
以上説明したように本発明によれば、製造工程が簡略化
され、動作抵抗の少ない埋込型のツェナーダイオードを
実現することができるという利点がある。As described above, the present invention has the advantage that the manufacturing process is simplified and a buried Zener diode with low operating resistance can be realized.
第1図は本発明の一実施例の埋込型ツェナーダイオード
の構造を示す図、第2図はその製造工程の概略を示すフ
ローチャート、第3図は従来の埋込型ツェナーダイオー
ドの構造を示す図、第4図はその製造工程の概略を示す
フローチャートである。
1・・・P型シリコン基板、2・・・埋込層、3・・・
エピタキシャル層、4・・・アイソレーション層、5・
・・埋込層、6・・・ベース拡散層、7・・・エミッタ
拡散層、8・・・絶縁膜、9・・・アノードコンタクト
ホール、10・・・カソードコンタクトホール、11・
・・アノード電極、12・・・カソード電極、21・・
・エミッタ拡散層、22・・・アノード拡散層、23・
・・カソード拡散層。FIG. 1 is a diagram showing the structure of a buried Zener diode according to an embodiment of the present invention, FIG. 2 is a flow chart showing an outline of the manufacturing process, and FIG. 3 is a diagram showing the structure of a conventional buried Zener diode. 4 are flowcharts showing the outline of the manufacturing process. 1...P-type silicon substrate, 2...buried layer, 3...
epitaxial layer, 4... isolation layer, 5.
... Buried layer, 6... Base diffusion layer, 7... Emitter diffusion layer, 8... Insulating film, 9... Anode contact hole, 10... Cathode contact hole, 11.
...Anode electrode, 12...Cathode electrode, 21...
・Emitter diffusion layer, 22... Anode diffusion layer, 23.
...Cathode diffusion layer.
Claims (2)
ナーダイオードにおいて、 エピタキシャル層の上面に形成したアノード拡散層と、
該アノード拡散層とでPN接合部を形成するよう該アノ
ード拡散層の下面に形成したカソード拡散層と、上記エ
ピタキシャル層の上面に形成され上記エピタキシャル層
を介して上記カソード拡散層と接続されるカソード取出
用のエミッタ拡散層とを具備することを特徴とする埋込
型ツェナーダイオード。(1) In a buried Zener diode built into a monolithic IC, an anode diffusion layer formed on the top surface of an epitaxial layer;
a cathode diffusion layer formed on the lower surface of the anode diffusion layer so as to form a PN junction with the anode diffusion layer; and a cathode formed on the upper surface of the epitaxial layer and connected to the cathode diffusion layer via the epitaxial layer. A buried Zener diode characterized by comprising an emitter diffusion layer for extraction.
ーダイオードの製造方法において、 エピタキシャル層の上面にカソード取出用のエミッタ拡
散層を形成する工程と、上記エピタキシャル層の上面に
アノード拡散層を形成する工程と、該アノード拡散層の
下側にカソード拡散層を形成する工程とを具備し、上記
アノード拡散層を形成する工程と上記カソード拡散層を
形成する工程に共通のレジストパターンマスクを使用す
ることを特徴とする埋込型ツェナーダイオードの製造方
法。(2) A method for manufacturing a buried Zener diode to be incorporated into a monolithic IC, including a step of forming an emitter diffusion layer for taking out the cathode on the top surface of the epitaxial layer, and a step of forming an anode diffusion layer on the top surface of the epitaxial layer. and a step of forming a cathode diffusion layer below the anode diffusion layer, and a common resist pattern mask is used in the step of forming the anode diffusion layer and the step of forming the cathode diffusion layer. A method for manufacturing a featured embedded Zener diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243545A JPH03108376A (en) | 1989-09-21 | 1989-09-21 | Buried zener diode and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243545A JPH03108376A (en) | 1989-09-21 | 1989-09-21 | Buried zener diode and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03108376A true JPH03108376A (en) | 1991-05-08 |
Family
ID=17105469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243545A Pending JPH03108376A (en) | 1989-09-21 | 1989-09-21 | Buried zener diode and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03108376A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803644B2 (en) * | 2000-01-28 | 2004-10-12 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
-
1989
- 1989-09-21 JP JP1243545A patent/JPH03108376A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803644B2 (en) * | 2000-01-28 | 2004-10-12 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
| US7064090B2 (en) | 2000-01-28 | 2006-06-20 | Hitachi, Ltd. | Method of manufacturing a semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100683100B1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| KR20020052953A (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
| JPH0133954B2 (en) | ||
| JPH07326773A (en) | Diode and its preparation | |
| JPH03108376A (en) | Buried zener diode and manufacture thereof | |
| EP0406883B1 (en) | Bipolar type semiconductor device and method of making same | |
| JP3327658B2 (en) | Manufacturing method of vertical bipolar transistor | |
| JP4231658B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4857493B2 (en) | Manufacturing method of semiconductor device | |
| JPH10242456A (en) | Horizontal insulated gate bipolar transistor | |
| JP2859400B2 (en) | Manufacturing method of gate turn-off thyristor | |
| KR0145118B1 (en) | Darlington connected semiconductor device and manufacturing method thereof | |
| JPH07273127A (en) | Semiconductor device | |
| JPH07249636A (en) | Semiconductor device and manufacturing method thereof | |
| KR100935247B1 (en) | Method of manufacturing bipolar junction transistor | |
| JP2527049B2 (en) | Method for manufacturing semiconductor device | |
| JP3226232B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6396124B1 (en) | Semiconductor device | |
| JP2000232111A (en) | Method for manufacturing semiconductor device | |
| KR100388212B1 (en) | Method for manufacturing bipolar junction transistor | |
| JPS58212158A (en) | Semiconductor integrated circuit device | |
| JPH0582985B2 (en) | ||
| JPH04364736A (en) | Semiconductor integrated circuit device | |
| JPH05144830A (en) | Semiconductor device | |
| JPS61150231A (en) | Semiconductor device |