JPH03108723A - ヘテロ接合バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ヘテロ接合バイポーラトランジスタに係り、
特にそのベース構造に関する。

（従来の技術） エミッタ領域をベース領域よりもバンドギャップの大き
い半導体材料で構成するヘテロ接合バイポーラトランジ
スタは、ホモ接合トランジスタに比べ、高周波数特性、
スイッチング特性に優れており、マイクロ波用トランジ
スタあるいは高周波数州トランジスタとして広く研究が
進められている。

特に、半導体材料として、゛砒化ガリウム（′ＧａＡｓ
）や砒化ガリウムアルミニウム（ＧａＡＩＡｓ）を用い
たヘテロ接合バイポーラトランジスタは、キャリアの易
動度がシリコン（Ｓｊ）よりも大きいことから、超高速
素子として有望視されている。

しかしながら、ＧａＡｓやＧａＡｌＡｓはＳｊに比べて
高価な上、脆いため、これらの材料を用いたヘテロ接合
バイポーラトランジスタはＳｊを用いたものに比べ大量
生産には適さない。

このような状況から、Ｓｉの上にシリコンゲルマニウム
（ＳｉＧｅ）をベース層に、又、炭化シ−ＸＸ リコン（Ｓｉ　　　Ｃ）をエミッタ層に用いたシリ−Ｘ
Ｘ コンヘテロ接合バイポーラトランジスタの試作例の報告
が最近なされている。

ところが、Ｓｌとこの上層にヘテロ接合をなすように成
長させるＳｉ化合物との格子定数がある程度以上異なる
と、超高速素子として用いる際に好ましくない格子不整
合や転移、欠陥等が生じ易いという問題がある。

そこで、成長する各原子の結合にストレインを持たせ、
格子定数を合わせてヘテロ接合界面上に転移、欠陥等を
生じさせないように半導体層を成長させる工夫がなされ
ている。

しかしながら、このようにして成長さぜるＩへ導体層に
は、転移、欠陥を生じさせることなく成長可能な層の厚
さに限界があり、また、格子定数の違いが大きいほど、
このように成長する各原子の結合にストレインを持たせ
て成長できる層の厚さは小さくなるという指摘がなされ
ている。

ところで、一般にベース抵抗は、ベース層の厚さに反比
例するため、上述のようにヘテロ接合成長させた層をベ
ース層として用いる場合、ある程度の層の厚さがないと
、ベース抵抗か大きくなりトランジスタを高速動作させ
るには好ましくない。

例えば、第８図に示すようなＳｉ／Ｓｉ　　　Ｇｅ　　
／−ＸＸ Ｓｉ系のｎｐｎ型トランジスタについて考察してみる。

このヘテロ接合バイポーラトランジスタは、第８図に示
すように、半絶縁性のＳｉ基板１０１の表面に、コレク
タコンタクト層としてのｎ生型８１層１０２、コレクタ
層としてのｎ−型Ｓｉ層１０３、ベース層としてのｐ型
Ｓｌｏ、ｓ　Ｇｅｏ、２層］０４、エミッタ層としての
ｎ−型Ｓｉ層１０６、エミッタキャップ層としてのｎ子
種りｔ層１０７が順次エピタキシャル成長せしめられて
なるもので、メサエッチングにより電極とりだしを行い
、各層に対してコレクタ電極１２３、ベース電極］２２
、エミッタ電極１２１が形成されている。ここで１１１
は酸化シリコン膜である。

つまり、エミッタ領域が、Ｓｉ、ベース領域がＳｉより
もバンドギャップの小さいＳｉ　　　Ｇｅ　　の混晶−
ＸＸ からなるヘテロ接合バイポーラトランジスタの場合、Ｇ
ｅの占める割合が大きいほど、ベース層を厚く形成する
のは困難であり、高抵抗となるためベース層としては好
ましくない。

一方、ヘテロ接合バイポーラトランジスタとしての作用
は、ヘテロ接合を構成する異種の半導体材料のバンドギ
ャップの差が大きいはと、エミッタ注入効率を上げるこ
とができるため、超高速素子として適している。これは
上述のへゾロ接合バイポーラトランジスタについていえ
ば、ＧＯの占める割合が大きいほど、ベース層としては
好ましいことになる。

このように、２つの相反する制約のために、ヘテロ接合
バイポーラトランジスタの高速性を十分に発揮できない
という問題があった。

しかしながら、第９図に一例を示すように、半絶縁性の
ＧａＡｓ基板２０］の表面に、コレクタコンタクト層と
してのｎ生型ＧａＡｓ層２０２、コレクタ層としてのｎ
−型ＧａＡｓ層２０３、ベース層としてのｐ−型ＡｌＧ
ａＡｓ層２０４１およびｐ生型ｌ−Ｘ ＡｌＧａＡｓ層２０４２　エミッタ層としてのｌ−Ｘ ｎ−型ＡｌＧａＡｓ層２０５、エミッタキャップＩ−Ｘ 層としてのｎ十型ＧａＡｓ層２０６が順次エピタキシャ
ル成長せしめられてなるもので、メサエッチングにより
電極とりたしを行い、各層に対してコレクタ電極２０９
、ベース電極２０８、エミッタ電極２０７が形成された
ものか提案されている（特開昭６３−４７９７４号公報
）。

これは、ベース領域内に不純物濃度が階段状に変化する
領域を設け、エミッタ側で不純物濃度が大きくなるよう
にする共に、ベース領域２０４１２０４２内のアルミニ
ウムの組成比ＸをＯから０゜１まで、下から上に向かっ
て徐々に変化させることにより、ベース抵抗を増大させ
ることなく、負性微分コレクタ抵抗現象を緩和するよう
にしたものである。

しかしながら、この場合は、コレクタ層としてのｎ型Ｇ
ａＡｓ層２０３上にベース層としてのｐ−型ＡｌＧａＡ
ｓ層２０４１を成長せしめることにな１−Ｘ す、ＧａＡｓとＡｌＧａＡｓとは格子定数がほぼ等し１
−Ｘ く、厚く成長してもＳｊ　　　Ｇｅ　　／Ｓｉ界面の場
合の−ＸＸ ようにＸを大きくしてＧｅの組成比を大きくしても、転
移、欠陥が増大するようなことはなく、ベース抵抗の低
減をはかることが可能となる。

これに対し、５ｉＧｅ／Ｓｌのように格子定数−ＸＸ の差が数％もあるようなヘテロ接合の場合、上述したよ
うな２つの相反する制約は、極めて深刻な問題となる。

これは、上述したＳｉ　　　Ｇｅ　　／Ｓｉ界）−×　
　　× 面以外にも、ＧａＡｓ／Ｉｎ　　Ｇａ　　　Ａｓ界面な
ど格子定Ｉ−Ｘ 数の差が数％も異なるような半導体材料間の接合を用い
た場合は、他の材料を用いたヘテロ接合バイポーラトラ
ンジスタについても同様であり、深刻な問題となってい
る。

（発明が解決しようとする課題） このように、格子定数の差が数％もあるようなヘテロ接
合を用いる場合、組成比と厚さとに対する相反する制約
により、ヘテロ接合のメリットを生かし、かつベース抵
抗の小さいヘテロ接合バイポーラトランジスタを得るこ
とは困難であった。

本発明は、前記実情に鑑みてなされたもので、エミッタ
領域を構成する半導体材料と異なる格子定数を持つ化合
物半導体材料をベース領域に用いるヘテロ接合バイポー
ラトランジスタを制作するに際し、化合物半導体材料の
組成比に制約されることなく、そのデバイス設計上最適
と思われるベス層の厚さを得ることのできるベース領域
構造を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） そこで本発明のＨＢＴでは、ベース領域を複数層に分け
、該ベース領域内に、エミッタ領域構成材料と同じ材料
を用い、かつバンドギャップナロウイングの効果が顕著
に見られる程度高濃度に不純物をドープした層をエミッ
タ領域に接して設けるようにしている。

（作用） 」二記構成によれば、ベース層のエミッタ領域側にエミ
ッタ領域構成材料と同じ材料を用い、かつバンドギャッ
プナロウイングの効果が顕著に見られる程度高濃度に不
純物をドープした高濃度ベス層を設けるようにしている
ため、本来のベース領域は薄くてもベース抵抗を低くす
ることができ、従って、構成する化合物半導体材料の組
成比を変えバンドギャップの差の大きいものとすること
が可能となる。

このように、バンドギャップの差を大きいものとするこ
とにより、ベース領域からエミッタ領域へのキャリアの
逆注入を抑制する作用を呈する上狭い領域で大きくバン
ドギャップが変わるため、キャリアの加速電界も大きく
なり、高速性を十分に引き出すことができ、超高速素子
としての性能を高めることが可能となる。

一方、この高濃・度ベース層を設けない場合、ベース領
域を構成する半導体材料はエミッタ領域を構成する半導
体材料とのバンドギャップの差の大きいものを用いたい
が、その場合、転移、欠陥をヘテロ接合界面に生じるこ
となく形成することができる層の膜厚の限界は薄いため
、ベース全体の抵抗が増大して高速性を発揮できなくな
る。このため本来のベース領域を構成するのに望ましい
化合物半導体材料の組成比に対する制約を受けることに
なる。

このように、本発明の構成によれば、本来のベース領域
を構成するのに望ましい化合物半導体材料の組成比に対
する制約を受けることなく、かっヘテロ接合バイポーラ
トランジスタ設計上最適なベース領域の厚さを得ること
かでき、ベース抵抗　０ の低い超高速素子の形成が可能となる。

（実施例） 以下、本発明実施例のヘテロ接合バイポーラトランジス
タについて、図面を参照しつつ詳細に説明する。

このヘテロ接合バイポーラトランジスタは、第１図に示
すように、Ｓｉ／Ｓｊ　　　Ｇｅ　　／Ｓｉ系−ＸＸ のｎｐｎ型トランジスタであり、ベース層をｐ−型ＳＩ
ｏ、７Ｇｅｏ、３からなる第１のベース層４とｐ＋型Ｓ
１からなる高濃度の第２のベース層５とで構成したこと
を特徴とするものである。

すなわち、このヘテロ接合バイポーラトランジスタは、
ｐ−型のＳｉ基板１の表面に、コレクタコンタクト層と
してのｎ十型Ｓ１層２、コレクタ層としてのｎ−型Ｓｉ
層３、第１のベース層としてのｐ−型Ｓｆｏ、７Ｇｅｏ
、３層４および第２のベース層としてのｐ子種Ｓｊ層５
、エミッタ層としてのｎ−型８１層６、エミッタキャッ
プ層としてのｎ子種Ｓｉ層７が順次エピタキシャル成長
せしめられてなるもので、メザエッチングにより電極と
りたしを行い、１ 各層に対してコレクタ電極２３、ベース電極２２、エミ
ッタ電極２１が形成されている。ここで２０は酸化シリ
コン膜である。

次に、このヘテロ接合バイポーラトランジスタの製造工
程について説明する。

まず、第２図（ａ）に示すように、ｐ−型のＳｉ基板１
の表面に、コレクタコンタクト層として不純物濃度Ｉ　
Ｘ　１．０２０ｃｍ−３膜厚１０００人のアンチモンｓ
ｂドープのｎ生型Ｓｉ層２、コレクタ層として不純物濃
度Ｉ　Ｘ　１．０１７層ｍ−３膜厚５０００人のｎ−型
］層３をエピタキシャル成長させる。

続いて、第２図（ｂ）に示すように、第１のベス層とし
て不純物濃度］−Ｘ　］、　０１８ｃｍ−３膜厚５００
人の硼素Ｂドープのｐ−型ＳＩｏ、７ＧＧｃｓ層４、第
２のベース層として不純物濃度１×１０１１０１９Ｃ膜
厚５００人の硼素Ｂドープのｐ生型Ｓｉ層５をエピタキ
シャル成長させる。

そして、第２図（Ｃ）に示すように、さらにエミッタ層
として不純物濃度１×１０１１０１７Ｃ膜厚１５００人
のヒ素Ａｓドープのｎ−型Ｓｉ層６およびエミ２ ツタキャップ層として不純物濃度］、　Ｘ　］、　０２
０ｃｍ−３膜厚５００人のｎ子種Ｓｊ層７を順次エピタ
キシャル成長させる。

次に、このようにして各エピタキシャル成長層の形成さ
れたシリコン基板に対し、ベース電極形成領域を第２の
ベース層としてのｐ生型Ｓｉ層５に達するまでエツチン
グすると共に、コレクタ電極形成領域をコレクタコンタ
クト層としてのｎ生型Ｓｊ層２に達するまでエツチング
したのち、ＣＶＤ法により、基板表面全体に酸化シリコ
ン膜２０を堆積し、エミッタ、ベース、コレクタへのコ
ンタクトのためにこの領域の酸化シリコン膜を選択的に
エツチング除去する（第２図（ｄ））。

そして最後に、アルミニウム層からなるエミッタ電極２
］、ベース電極２２．コレクタ電極２３を形成し、第１
図に示したようなヘテロ接合バイポーラトランジスタが
完成する。

このようにして形成されたヘテロ接合バイポーラトラン
ジスタのバンド構造図を第３図に示す。

この図からも、ベース・エミッタ間のバンドギヤ３ ツブが大きく形成されていることか分る。

比較のために、第８図に示した従来例のヘテロ接合バイ
ポーラトランジスタすなわちベース領域を不純物濃度Ｉ
　Ｘ　］、　０１８ｃｍ’膜厚１０００人の硼素Ｂドー
プのｐ−型Ｓ１０．８　Ｇｅｏ、２層に変え、他部につ
いては第１図に示した本発明実施例のヘテロ接合バイポ
ーラトランジスタと全く同様に形成したもののバンド構
造図を第４図に示す。これらの比較からも、本発明実施
例のヘテロ接合バイポーラトランジスタのベース・エミ
ッタ間のバンドギャップが大幅に大きく形成されている
ことが分る。

さらに上記実施例のヘテロ接合バイポーラトランジスタ
と上記従来例のヘテロ接合バイポーラトランジスタとの
カットオフ周波数とコレクタ電流の関係を数値計算した
結果を第５図に示す。曲線ａは本発明のヘテロ接合バイ
ポーラトランジスタの特性を示し、曲線すは従来例のヘ
テロ接合バイポーラトランジスタの特性を示す。

この図かられかるように、エミッタ・コレクタ間電圧が
１，５Ｖであるとき、キャリアのベース４ 走行時間は、本発明実施例のヘテロ接合バイポーラトラ
ンジスタでは９．０８ｐｓｅｃとなっているのに対し、
上記従来例のヘテロ接合バイポーラトランジスタでは、
１４．３ｐｓｅｃとなっており、５．２２ｐｓｅｃも短
くなっている。また、ベース領域全体の抵抗は、本発明
実施例のヘテロ接合バイポーラトランジスタでは５７５
オームとなっているのに対し、上記従来例のヘテロ接合
バイポーラトランジスタでは、１２０５オームとなって
おり、ベース抵抗も大幅に低減されていることがわかる
。

このように、本発明実施例のヘテロ接合バイポーラトラ
ンジスタは、十分に高速性を発揮し、高性能を呈してい
る。

次に、本発明の第２の実施例として、化合物半導体を用
いたヘテロ接合バイポーラトランジスタにの一例につい
て説明する。

このヘテロ接合バイポーラトランジスタは、第６図に示
すように、ＧａＡｓ／　ＡＩ　　Ｇａ　　　Ａ　ｓ系の
Ｘ　　　　’１−Ｘ ｎｐｎ型トランジスタであり、ベース層をｐ５ 型１ｎｏ、ｔ　Ｇａｇ、ｇ　Ａｓからなる第１のベース
層１４とｐ生型ＧａＡｓからなる高濃度の第２のベース
層１５とで構成したことを特徴とするものである。

すなわち、このヘテロ接合バイポーラトランジスタは、
半絶縁性のＧａＡｓ基板１１の表面に、コレクタコンタ
クト層として膜厚３０００人、不純物濃度５×１０１８
ｃｍ−３のｎ中型ＧａＡｓ層１２、コレクタ層として膜
厚５０００人、不純物濃度５×１０１６ｃｍ−３のｎ−
型ＧａＡｓ層１３、第１のベース層として膜厚３００人
、不純物濃度１　ｘ　１０１９ｃ、、−３のｐ−型１ｎ
□、Ｉ　Ｇａｏ、ｇ　Ａｓ層１４および第２のベース層
として膜厚７００人、不純物濃度５×１０１８ｃｍ−３
のｐ中型ＧａＡｓ層１５、エミッタ層として膜厚１５０
０人、不純物濃度５×１０１７ｃ「３のｎ−型Ａｔｏ、
３Ｇａｏ、７Ａｓ層６、エミッタキャップ層として膜厚
５００人、不純物濃度５×１０１８ＣＩＩＩ−３のｎ＋
型ＧａＡｓ層１７が順次エピタキシャル成長せしめられ
てなるもので、メサエッチングにより電極とりだしを行
い、各層に対してコレクタ電極２３、ベース電極２２、
エミッタ電極２１が形成されてい］６ る。ここで２０は酸化シリコン膜である。

製造に際しては、前記第１の実施例と同様である。

このヘテロ接合バイポーラトランジスタによれば、Ｉｎ
ｘＧａ１−ｘＡｓ中のキャリアの易動度がＧａＡＳ中Ｘ
　　　　’Ｉ−Ｘ のキャリアの易動度よりも大きいため、このＩｎｘＧａ
　　　Ａｓ層を設けたベースはＧａＡｓのみで構成した
−Ｘ ものに比べ電気抵抗が小さく高速動作に適したものとな
っている。また、ＩｎｘＧａ１−ｘＡｓ中のキＸ　　　
　１−Ｘ ヤリアの易動度は前記第１．の実施例で用いた５ｉＸＧ
ｅ　　　中のキャリアの易動度よりも大きいため、−Ｘ このヘテロ接合バイポーラトランジスタは、より高速動
作に適したものとなっている。

なお、前記実施例では、エミッタが最上層にあるいわゆ
るエミッタトップ構造のヘテロ接合バイポーラトランジ
スタについて説明したが、第７図に示すように、コレク
タ層３３が最上層にあるいわゆるコレクタトップ構造の
ヘテロ接合バイポーラトランジスタについても適用可能
であることはいうまでもない。この場合、エミッタ層３
６の上７ 層にこれとヘテロ接合を形成するベース層を成長させな
ければならないが、まず高濃度ベース層３５を所望の厚
さに成長したのち、ヘテロ接合をなすように薄い主ベー
ス層３４を形成すれば良い。

このようにして格子不整合や格子欠陥の発生もなく低抵
抗のベース層を得ることができかつ特性の向上をはかる
ことが可能となる。３］はｐ−型シリコン基板、３２は
ｎ生型シリコン層からなるコレクタコンタクト層、３７
はｎ生型シリコン層からなるエミッタコンタクト層であ
る。

さらに、前記実施例では、ダブルヘテロ構造のＨＢＴに
ついて説明したが、シングルヘテロ構造のＨＢＴにも適
用可能である。

また、前記実施例では、８１系ヘテロ接合バイポーラト
ランジスタおよびＧａＡｓ系ヘテロ接合バイポーラトラ
ンジスタについて説明したが、これらに限定されるもの
ではなく、他の化合物半導体層からなるＨＢＴにも適用
可能である。

〔発明の効果〕

以上説明してきたように、本発明によれば、べ８ ス層のエミッタ領域側にエミッタ領域構成材料と同じ材
料を用い、かつバンドギャップテロウイングの効果が顕
著に見られる程度高濃度に不純物をドープした高濃度ベ
ース層を設けるようにしているため、ベース抵抗が小さ
く、超高速素子としての性能の高いペテロ接合バイポー
ラトランジスタを提供することが可能となる。

【図面の簡単な説明】

第１図は本発明実施例のヘテロ接合バイポーラトランジ
スタを示す図、第２図（ａ）乃至第２図（ｊ）は同ヘテ
ロ接合バイポーラトランジスタの製造工程図、第３図お
よび第４図はそれぞれ本発明実施例および従来例のヘテ
ロ接合バイポーラトランジスタのバンド構造図、第５図
は本発明実施例および従来例のヘテロ接合バイポーラト
ランジスタのをカットオフ周波数を示す図、第６図は本
発明の他の実施例のヘテロ接合バイポーラトランジスタ
を示す図、第７図は、本発明の他の実施例のコレクタト
ップ構造のヘテロ接合バイポーラトランジスタを示す図
、第８図および第９図はそれぞ９ れ従来例のヘテロ接合バイポーラトランジスタを示す図
である。 １・・・ｐ−型Ｓｉ基板、２・・・ｎ生型Ｓｉ層（コレ
クタコンタクト層）、３・・・ｎ−型Ｓｉ層（コレクタ
層）、４　・ｐ−型５ｉ１−ｘＧｅｘ（ベース層）、５
・−ｐ生型Ｓｉ層（項濃度ベース層）、６・・・ｎ−型
Ｓｉ層（エミッタ層）　　７・・・ｎ中型Ｓｊ層（エミ
ッタキャップＪｆｆ）　、１１−ＧａＡｓ基板、１２　
・（コレクタコンタクト層）ｎ生型ＧａＡｓ層、１．３
　・（コレクタ層）ｎ−型ＧａＡｓ層、１．４　・（第
１のベース層）ｐ−型１ｎｏ、ｔ　Ｇａｏ９Ａｓ層、１
５−（第２のベース層）ｐ十型ＧａＡｓ層、１．６−　
（ｊＬミッタ層）ｎ−型Ａ１０．３　Ｇａｇ、７　Ａｓ
層、１７−（エミッタキャップ層）ｎ生型ＧａＡｓ層、
２０・・・酸化シリコン層、２１・・・エミッタ電極、
２２・・・ベース電極、２３・・コレクタ電極、３３・
・・コレクタ層、３４・・・主ベース層、３５・・・高
濃度ベース層、３６・・・エミッタ層、１゜１・・・ｐ
−型のＳｉ基板、１０２・・・（コレクタコンタクト層
）ｎ生型Ｓ＋層、１０３・・・（コレクタ層）ｎ−型ｓ
＋層、１０４−（ベース層）ｐ−型Ｓｌ、８０ Ｇｅ０４層、１０６−＝（エミッタ層）ｎ−型Ｓｉ層、
１０７・・・（エミッタキャップ層）ｎ生型Ｓｉ層、２
０１・・・ＧａＡｓ基板、２０２・　（コレクタコンタ
クト層）ｎ生型ＧａＡｓ層、２０　Ｂ−（コレクタ層）
ｎ型ＧａＡｓ層、２０４１−（ベース層）ｐ−型Ａｌｘ
Ｇａ　　　Ａｓ層、２０４２−１）生型ＡｌＧａＡｓ層
、１−Ｘ　　　　　　　　　　　　　　　　　　　　　
　　　　　　　Ｘ　　　　１−Ｘ２０５−（−１−ミッ
タ層）ｎ型ＡｌＧａＡｓ層、２１−Ｘ ０６・・・（エミッタキャップ層）ｎ生型ＧａＡｓ層、
２０７・・・エミッタ電極、２０８・・・ベース電極、
２０９・・・コレクタ電極。 １ 手続補正書 （方式） ％式％ 事件の表示 平成１年特許願第１．４５７５５号 発明の名称 ペテロ接合バイポーラトランジスタ 補正をする者 事件との関係　　特許出願人 （３０７）株式会社　東芝 埋入 （〒１０４）東京都中央区銀座２丁目１１番２号銀座大
作ビル６階　電話０３−５４５−３５０８　（代表）補
正の内容 （１）本願明細書の第１９ペ ジ第１ １行Ｌ１乃至 第１ ２行目の 「第２図（＋） 「第２図（ｄ） 訂正する。

Claims (3)

【特許請求の範囲】
1. （１）第１の導電型を有する第１の半導体層からなるコ
   レクタ層と、前記第１の導電型とは逆導電型である第２
   の導電型を有する第２の半導体層からなるベース層と、
   第１の導電型を有する第３の半導体層からなるエミッタ
   層とを具備し、ベース・エミッタ間のヘテロ接合が格子
   定数差の大きいヘテロ接合であるヘテロ接合バイポーラ
   トランジスタにおいて、 前記ベース領域を複数層に分け、該ベース 領域内に、エミッタ領域構成材料と同じ材料を用い、か
   つバンドギャップナロウィングの効果が顕著に見られる
   程度の高濃度に不純物をドープした第２の導電型を有す
   る第３の半導体層からなる低抵抗ベース層をエミッタ領
   域に接するように設けたことを特徴とするヘテロ接合バ
   イポーラトランジスタ。
2. （２）前記第２の半導体層はＳｉ＿１＿−＿ｘＧｅ＿ｘ
   層から構成されると共に前記第１の半導体層はＳｉ層か
   ら構成されていることを特徴とする請求項（１）記載の
   ヘテロ接合バイポーラトランジスタ。
3. （３）前記第２の半導体層はＩｎ＿ｘＧａ＿１＿−＿ｘ
   Ａｓ層から構成されると共に前記第１の半導体層はＧａ
   Ａｓ層から構成されていることを特徴とする請求項（１
   ）記載のヘテロ接合バイポーラトランジスタ。