JPH03109619A - マイクロプロセッサのタイマ設定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロプロセッサのタイマ設定方法に関す
る。

［従来の技術〕 従来、例えばマイクロプロセッサを用いて一方のタイマ
処理系を時間間隔Ｔ１で処理し、かつ他方のタイマ処理
系を時間間隔Ｔ２（≠ＴＩ）で処理するような場合には
、タイマ回路を２個内蔵した１チツプマイクロプロセツ
サを使用する。そして、一方のタイマ回路に時間間隔Ｔ
１を設定し、他方のタイマ回路に時間間隔Ｔ２を設定し
て、それぞれのタイマ割込みルーチンにより該当するタ
イマ処理系の処理を実行するようにプログラミングすれ
ばよい。

［発明が解決しようとする課題］ ところが、上述したようにマイクロプロセッサに内蔵さ
れたタイマ回路の数がタイマ処理系の数に対して等しい
か上回っている場合には問題ないが、タイマ処理系の数
に対して不足している場合には、別途タイマ回路を外部
接続するが、所望のタイマ回路を内蔵した１チツプマイ
クロプロセツサと交換しなければならず、製品コストの
上昇が避けられない上、設計者の負担も大きがった。

そこで本発明は、マイクロプロセッサに内蔵されたタイ
マ回路の数がタイマ処理系の数に対して不足していても
、タイマ回路の追加やマイクロプロセッサの交換等とい
った回路変更を行うことなくプログラミングによってタ
イマ機能を補うことができ、製品コストを節約できる上
、設計者の負担も軽減できるマイクロプロセッサのタイ
マ設定方法を提供しようとするものである。

［課題を解決するための手段と作用］ 本発明は、タイマ処理系に一定の時間間隔で情報出力を
行うことにより当該タイマ処理系の処理を実行させるマ
イクロプロセッサにおいて、タイマ処理系に対する情報
出力の時間間隔を、当該マイクロプロセッサに内蔵され
た未使用のシリアル送信回路より繰り返し発生される送
信終了割込み情報の割込み間隔として設定するようにし
たものである。

［実施例コ 以下、本発明の一実施例を図面を用いて説明する。

第１図において、１は１チツプマイクロプロセツサであ
り、このマイクロプロセッサ１には制御部本体としての
ＣＰＵ　（中央処理装置）２、タイマ回路３、シリアル
送信回路４がそれぞれ１個ずつ内蔵されている。上記Ｃ
ＰＵ２とタイマ回路３およびシリアル送信回路４とはデ
ータバス５を介して接続されている。また、上記ＣＰＵ
２は第１の割込み端子ｌＮＴｌにタイマ回路３からの信
号線６を接続しており、第２の割込み端子Ｉ　ＮＴ２に
シリアル送信回路４からの信号線７を接続している。上
記シリアル送信回路４はＣＰＵ２から受は取ったデータ
をシリアルテキストデータＴｘＤとして外部出力するも
ので、本実施例では該シリアル送信回路４は外部接続さ
れておらず未使用となっている。

一方、上記ＣＰＵ２には、第１のステッピングモータ８
をステップ駆動するためのモータドライバつと、第２の
ステッピングモータ１０をステップ駆動するためのモー
タドライバ１１とがそれぞれ出力ポート（不図示）を介
して信号線１２゜１３により接続されている。

このような構成の本実施例において、今、第１のステッ
ピングモータ８が一定の時間間隔Ｔ１でステップ駆動し
、第２のステッピングモータ１０が一定の時間間隔Ｔ２
（≠ＴＩ）でステップ駆動するようにプログラミングす
る場合、例えばタイマ回路３に第１のステッピングモー
タ８の時間間隔Ｔ１に相当するタイマ時間を設定する。

そして、ＣＰＵ２においては第１の割込み端子ｌＮＴｌ
にて上記タイマ回路３からの所定信号を受信したことに
応動してモータドライバ９に駆動情報を出力するものと
する。このようにプログラミングすることによって、タ
イマ回路３から設定されたタイマ時間を経過する毎に信
号線６を通じてタイムアウト出力が得られ、このタイム
アウト出力が第１の割込み端子１０口にて受信される毎
にＣＰＵ２からモータドライバ９に駆動情報が出力され
て、第１のステッピングモータ８が一定の時間間隔Ｔ１
でステップ駆動されることになる。

ところで、前記シリアル送信回路４においては、第２図
に示すようにシリアルテキストデータＴｘＤを外部送信
しその送信を終了する毎に割込みパルスＩＮＴを信号線
７に発生させるようになっている。

ここで、シリアルテキストデータＴｘＤはスタートビッ
トＳＴＢとデータビットＤＡＴＡとストップビットＳＰ
Ｂとから構成され、ビット長、ボーレート、ストップビ
ット数等の設定にしたがってデータ長を可変できる。

そこで、ＣＰＵ２においては第２の割込み端子ＩＮＴ２
にて前記シリアル送信回路４からの所定信号を受信した
ことに応動してモータドライバ１１に駆動情報を出力す
るものとする。また、上記シリアルテキストデータＴｘ
Ｄのビット長、ボーレート。

ストップビット数等を適切な値に設定し、かつ該テキス
トデータｔｘＤを周期的に外部出力させることによって
、割込みパルスＩ？ＪＴの発生間隔を第２のステッピン
グモータ１０に対する時間間隔Ｔ２に対応させる。この
ようにプログラミングすることによって、上記シリアル
送信回路４によりシリアルテキストデータＴｘＤが周期
的に外部送信される毎にその送信終了に応動して割込み
パルスＩＮＴが発生され、この割込みパルスＩＮＴが第
２の割込み端子１ｎｔ２にて受信される毎にＣＰＵ２か
らモータドライバ１１に駆動情報が出力されて、第２の
ステッピングモータ１０が一定の時間間隔Ｔ２でステッ
プ駆動されることになる。

このように本実施例によれば、タイマ処理系としてのス
テッピングモータ８．１０が２系統有り、これを制御す
る１チツプマイクロプロセツサ１にタイマ回路３が１個
しか内蔵されておらずタイマ機能が１個分不足している
場合、未使用のシリアル送信回路４が少なくとも１個存
在するならば、この送信回路４をを用いて不足分のタイ
マ機能を補うことができる。したがって、ソフトウェア
でタイマ機能を増加させることができるので、別途タイ
マ回路を１チツプマイクロプロセツサ１に接続したり、
タイマ回路を２個内蔵した１チツプマイクロプロセツサ
に交換したりする手間が不要となり、製品コストの上昇
を防止できる。また、プログラミングの設定だけで対応
でき回路変更が不要となるので、設計者の負担を軽減で
きる上、速やかに対処できる。

なお、前記実施例ではマイクロプロセッサで制御される
タイマ処理系を２系統とし、かつ該マイクロプロセッサ
がタイマ回路を１個しか持たない場合を例示したがこれ
に限定されるものではな（、未使用のシリアル送信回路
を有し、タイマ制御系を制御する必要のある１チツプマ
イクロプロセツサに適用可能である。

［発明の効果〕 以上詳述したように本発明によれば、未使用のシリアル
送信回路を用いてプログラミングのみによりタイマ機能
を補うようにしたので、マイクロプロセッサに内蔵され
たタイマ回路の数がタイマ処理系の数に対して不足して
いても、タイマ回路の追加やマイクロプロセッサの交換
等といった回路変更を行うことな（容易に対処すること
ができ、製品コストを節約できる上、設計者の負担も軽
減できるマイクロプロセッサのタイマ設定方法を提供で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図はシリアル送信回路の信号タイミング図である。 １・・・１チツプマイクロプロセツサ、２・・・ＣＰＵ
。 タ イマ回路、 シ リアル送信回路、 ８゜ ０・・・ステッピングモータ、 ９゜ １・・・モータ ド ライバ。

Claims (1)

【特許請求の範囲】
1. タイマ処理系に一定の時間間隔で情報出力を行うことに
   より当該タイマ処理系の処理を実行させるマイクロプロ
   セッサにおいて、前記タイマ処理系に対する情報出力の
   時間間隔を、当該マイクロプロセッサに内蔵された未使
   用のシリアル送信回路より繰り返し発生される送信終了
   割込み情報の割込み間隔として設定することを特徴とす
   るマイクロプロセッサのタイマ設定方法。