JPH083771B2 - 発振制御装置 - Google Patents
発振制御装置Info
- Publication number
- JPH083771B2 JPH083771B2 JP63054192A JP5419288A JPH083771B2 JP H083771 B2 JPH083771 B2 JP H083771B2 JP 63054192 A JP63054192 A JP 63054192A JP 5419288 A JP5419288 A JP 5419288A JP H083771 B2 JPH083771 B2 JP H083771B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- microprocessor
- data
- register
- microprocessors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 title claims description 41
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Power Sources (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばマイクロプロセッサの制御に利用
できる発振制御装置に関するものである。
できる発振制御装置に関するものである。
従来の技術 マイクロプロセッサを複数個使用するシステムにおい
て、全システムの制御を行うために１つのマイクロプロ
セッサをシステム制御用として使用する。このマイクロ
プロセッサをマスターとし、マスターマイクロプロセッ
サーと呼ぶ。このマスターマイクロプロセッサにより制
御される残りのマイクロプロセッサをスレーブとし、ス
レーブマイクロプロセッサと呼ぶ。一つのシステム全体
の制御を複数個のマイクロプロセッサに分散させて制御
する場合、全システムが制御すべき最大の仕事量を想定
して、制御の分散化を行うため、仕事量が少ない時には
スレーブマイクロプロセッサは処理すべき仕事のない状
態、つまりアイドル状態にあることがある。近年、制御
システムで消費する電力を低減させるために、このよう
なアイドル状態にあるスレーブマイクロプロセッサの動
作を止め、なおかつ発振動作も止める方法が用いられて
いる。このアイドル状態にあるスレーブマイクロプロセ
ッサが担当している制御が必要になった時には、通常マ
スターマイクロプロセッサにより割込み信号等により発
振動作を再開始し、動作可能状態にして、システムに対
する制御を行うことが多い。この場合マスタマイクロプ
ロセッサからの割込み信号が、全てのスレーブマイクロ
プロセッサの発振動作再開始信号になっていた場合、全
スレーブマイクロプロセッサが一斉に動作を再開し、動
作を必要としていないスレーブマイクロプロセッサも動
作し、無駄な電力を消費してしまう。またスレーブマイ
クロプロセッサの発振動作再開始信号をスレーブマイク
ロプロセッサごとに作成した場合、マスタマイクロプロ
セッサからの出力信号をスレーブマイクロプロセッサの
数の分だけ個別に出力する必要があり、発振動作を再開
始させるための制御のためにマスタマイクロプロセッサ
の出力端子を無駄に使用することになる。また、マスタ
マイクロプセッサからスレーブマイクロプロセッサに対
し、発振動作の再開始を要求する信号として、割込み信
号以外に、直列データをマスタマイクロプロセッサから
スレーブマイクロプロセッサに対し送り、データを受理
した時点で、スレーブマイクロプロセッサの発振動作を
再開始するものもあるが、この場合にも動作すべきスレ
ーブマイクロプロセッサを選択することができず、全ス
レーブプロセッサが動作を再開してしまう。
て、全システムの制御を行うために１つのマイクロプロ
セッサをシステム制御用として使用する。このマイクロ
プロセッサをマスターとし、マスターマイクロプロセッ
サーと呼ぶ。このマスターマイクロプロセッサにより制
御される残りのマイクロプロセッサをスレーブとし、ス
レーブマイクロプロセッサと呼ぶ。一つのシステム全体
の制御を複数個のマイクロプロセッサに分散させて制御
する場合、全システムが制御すべき最大の仕事量を想定
して、制御の分散化を行うため、仕事量が少ない時には
スレーブマイクロプロセッサは処理すべき仕事のない状
態、つまりアイドル状態にあることがある。近年、制御
システムで消費する電力を低減させるために、このよう
なアイドル状態にあるスレーブマイクロプロセッサの動
作を止め、なおかつ発振動作も止める方法が用いられて
いる。このアイドル状態にあるスレーブマイクロプロセ
ッサが担当している制御が必要になった時には、通常マ
スターマイクロプロセッサにより割込み信号等により発
振動作を再開始し、動作可能状態にして、システムに対
する制御を行うことが多い。この場合マスタマイクロプ
ロセッサからの割込み信号が、全てのスレーブマイクロ
プロセッサの発振動作再開始信号になっていた場合、全
スレーブマイクロプロセッサが一斉に動作を再開し、動
作を必要としていないスレーブマイクロプロセッサも動
作し、無駄な電力を消費してしまう。またスレーブマイ
クロプロセッサの発振動作再開始信号をスレーブマイク
ロプロセッサごとに作成した場合、マスタマイクロプロ
セッサからの出力信号をスレーブマイクロプロセッサの
数の分だけ個別に出力する必要があり、発振動作を再開
始させるための制御のためにマスタマイクロプロセッサ
の出力端子を無駄に使用することになる。また、マスタ
マイクロプセッサからスレーブマイクロプロセッサに対
し、発振動作の再開始を要求する信号として、割込み信
号以外に、直列データをマスタマイクロプロセッサから
スレーブマイクロプロセッサに対し送り、データを受理
した時点で、スレーブマイクロプロセッサの発振動作を
再開始するものもあるが、この場合にも動作すべきスレ
ーブマイクロプロセッサを選択することができず、全ス
レーブプロセッサが動作を再開してしまう。
発明が解決しようとする課題 このように、従来複数のマイクロプロセッサによりシ
ステムを構築した場合、マスタマイクロプロセッサによ
り、スレーブマイクロプロセッサの発振再開始動作を制
御を行うには、発振を停止していた全スレーブマイクロ
プロセッサを一斉に動作再開始するか、または、各スレ
ーブマイクロプロセッサの発振再開始を個別に制御する
には、マスタマイクロプロセッサの出力端子をそれ専用
に、個別に設ける必要があった。
ステムを構築した場合、マスタマイクロプロセッサによ
り、スレーブマイクロプロセッサの発振再開始動作を制
御を行うには、発振を停止していた全スレーブマイクロ
プロセッサを一斉に動作再開始するか、または、各スレ
ーブマイクロプロセッサの発振再開始を個別に制御する
には、マスタマイクロプロセッサの出力端子をそれ専用
に、個別に設ける必要があった。
本発明は、マスタマイクロプロセッサから出力される
直列データを発振動作を停止しているスレーブマイクロ
プロセッサでも受信し、この受信したデータに値によ
り、対応のスレーブマイクロプロセッサを発振動作に変
更できる制御装置を提供するものである。
直列データを発振動作を停止しているスレーブマイクロ
プロセッサでも受信し、この受信したデータに値によ
り、対応のスレーブマイクロプロセッサを発振動作に変
更できる制御装置を提供するものである。
課題を解決するための手段 他のマイクロプロセッサより送信される直列データを
受け取る直列データの受信データレジスタと、中央処理
装置（CPU）の処理プログラムによりデータを設定する
比較データ保持レジスタと、前記直列データの受信デー
タレジスタの出力値と前記比較データ保持レジスタの出
力値とを比較し、、出力値が一致した場合に発振開始信
号を送出する比較器、および前記発振開始信号が入力さ
れたときのみマイクロプロセッサの発振を開始させる発
振制御部とを備えたものである。
受け取る直列データの受信データレジスタと、中央処理
装置（CPU）の処理プログラムによりデータを設定する
比較データ保持レジスタと、前記直列データの受信デー
タレジスタの出力値と前記比較データ保持レジスタの出
力値とを比較し、、出力値が一致した場合に発振開始信
号を送出する比較器、および前記発振開始信号が入力さ
れたときのみマイクロプロセッサの発振を開始させる発
振制御部とを備えたものである。
作用 このようにすれば、複数個のマイクロプロセッサによ
りシステムを構築した場合、必要なマイクロプロセッサ
のみを動作状態にし、アイドル状態のマイクロプロセッ
サの発振動作を停止させることにより消費電力の低減を
容易に実現でき、アイドル状態のマイクロプロセッサを
動作させる場合、個別のマイクロプロセッサに対しての
み発振開始制御を行うことが可能となる。
りシステムを構築した場合、必要なマイクロプロセッサ
のみを動作状態にし、アイドル状態のマイクロプロセッ
サの発振動作を停止させることにより消費電力の低減を
容易に実現でき、アイドル状態のマイクロプロセッサを
動作させる場合、個別のマイクロプロセッサに対しての
み発振開始制御を行うことが可能となる。
実施例 本発明の一実施例を図面に示すブロック図を用いて詳
しく述べる。直列データの受信データレジスタ１は、他
のマイクロプロセッサより送信されるデータを受け取る
ことで常に設定され、比較データ保持レジスタ３は、こ
のレジスタを保有するCPUがこのCPUの処理プログラムに
よりデータを設定する。比較器２は、直列データの受信
データレジスタ１の値と、比較データ保持レジスタ３の
値とを比較し、値が一致した場合にのみ発振制御部へ発
振再開始信号を送出する。
しく述べる。直列データの受信データレジスタ１は、他
のマイクロプロセッサより送信されるデータを受け取る
ことで常に設定され、比較データ保持レジスタ３は、こ
のレジスタを保有するCPUがこのCPUの処理プログラムに
よりデータを設定する。比較器２は、直列データの受信
データレジスタ１の値と、比較データ保持レジスタ３の
値とを比較し、値が一致した場合にのみ発振制御部へ発
振再開始信号を送出する。
今発振が行なわれている時に、直列データの受信デー
タレジスタ１の値と、比較データ保持レジスタ３との値
が一致した場合、発振再開始信号は発振制御部に送出さ
れるが、発振制御部では元々発振動作モードに設定され
ているため、この信号による影響は現われない。
タレジスタ１の値と、比較データ保持レジスタ３との値
が一致した場合、発振再開始信号は発振制御部に送出さ
れるが、発振制御部では元々発振動作モードに設定され
ているため、この信号による影響は現われない。
次に発振が停止している場合を考える。発振が停止し
ている時にでも直列データインタフェースはデータを受
信することができるため、他のマイクロプロセッサーか
ら送り出される直列データを常に受信する。一つのデー
タ列の受信が終了した時、つまり直列データの受信デー
タレジスタ１の値が更新されるたびに、比較データ保持
レジスタ３の値とが比較され、この値が一致した時にの
み、発振制御部へ発振再開始信号が送られ、モードを発
振停止モードから発振実行モードに自動的に変更する。
ている時にでも直列データインタフェースはデータを受
信することができるため、他のマイクロプロセッサーか
ら送り出される直列データを常に受信する。一つのデー
タ列の受信が終了した時、つまり直列データの受信デー
タレジスタ１の値が更新されるたびに、比較データ保持
レジスタ３の値とが比較され、この値が一致した時にの
み、発振制御部へ発振再開始信号が送られ、モードを発
振停止モードから発振実行モードに自動的に変更する。
発明の効果 以上説明したように、本発明によれば、複数個のマイ
クロプロセッサによりシステムを構築した場合、必要な
マイクロプロセッサのみを動作状態にし、アイドル状態
のマイクロプロセッサの発振動作を停止させることによ
り無駄な電力を使うことなく、消費電力の低減を図るこ
とが容易にでき、アイドル状態のマイクロプロセッサを
動作させる場合、他のマイクロプロセッサから発振動作
を再開始させるべきマイクロプロセッサの比較データ保
持レジスタと同じ値のデータを、直列データとして送信
することにより、発振再開始を必要とするマイクロプロ
セッサのみを発振モードに容易に変更することができ
る。
クロプロセッサによりシステムを構築した場合、必要な
マイクロプロセッサのみを動作状態にし、アイドル状態
のマイクロプロセッサの発振動作を停止させることによ
り無駄な電力を使うことなく、消費電力の低減を図るこ
とが容易にでき、アイドル状態のマイクロプロセッサを
動作させる場合、他のマイクロプロセッサから発振動作
を再開始させるべきマイクロプロセッサの比較データ保
持レジスタと同じ値のデータを、直列データとして送信
することにより、発振再開始を必要とするマイクロプロ
セッサのみを発振モードに容易に変更することができ
る。
図面は本発明の一実施例を示すブロック図である。 １……直列データの受信データレジスタ、２……比較
器、３……比較データ保持レジスタ。
器、３……比較データ保持レジスタ。
Claims (1)
- 【請求項１】他のマイクロプロセッサより送信される直
列データを受け取る直列データの受信データレジスタ
と、中央処理装置（CPU）の処理プログラムによりデー
タを設定する比較データ保持レジスタと、前記直列デー
タの受信データレジスタの出力値と前記比較データ保持
レジスタの出力値とを比較し、出力値が一致した場合に
発振開始信号を送出する比較器、および前記発振開始信
号が入力されたときのみマイクロプロセッサの発振を開
始させる発振制御部とを備えたことを特徴とする発振制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63054192A JPH083771B2 (ja) | 1988-03-08 | 1988-03-08 | 発振制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63054192A JPH083771B2 (ja) | 1988-03-08 | 1988-03-08 | 発振制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228007A JPH01228007A (ja) | 1989-09-12 |
| JPH083771B2 true JPH083771B2 (ja) | 1996-01-17 |
Family
ID=12963682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63054192A Expired - Lifetime JPH083771B2 (ja) | 1988-03-08 | 1988-03-08 | 発振制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083771B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210738A (ja) * | 1985-03-14 | 1986-09-18 | Nissan Motor Co Ltd | 車両用信号通信装置 |
| JPS628739U (ja) * | 1985-06-29 | 1987-01-20 |
-
1988
- 1988-03-08 JP JP63054192A patent/JPH083771B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01228007A (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306532B1 (ko) | 클록제어형정보처리장치 | |
| US5189647A (en) | Information processing system having power saving control of the processor clock | |
| US4435761A (en) | Data processing apparatus capable of transferring serial data with small power consumption | |
| US6704561B2 (en) | Power management system for use with wireless LAN terminal unit | |
| JPH083771B2 (ja) | 発振制御装置 | |
| JP2003248525A (ja) | 電子機器における省電力制御装置及び省電力制御方法 | |
| JPH03126131A (ja) | 中央処理装置の実行速度制御方式 | |
| JPS583009A (ja) | デ−タ処理装置の電源制御装置 | |
| EP0473279B1 (en) | Communication control apparatus for computing systems | |
| EP0473278B1 (en) | Logic apparatus for use with a computing device | |
| JP2645456B2 (ja) | 電源制御装置 | |
| JPH06187066A (ja) | 複数の中央演算処理装置を有するマイクロプロセッサ | |
| JP2006236241A (ja) | 周辺装置 | |
| JP2856715B2 (ja) | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 | |
| JPH11227304A (ja) | プリンタ装置 | |
| JPH0410094B2 (ja) | ||
| JPH0520767B2 (ja) | ||
| JPS62293331A (ja) | デ−タ処理装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0744492A (ja) | データ転送方式 | |
| JPH09114775A (ja) | マルチプロセッサシステム | |
| JPH09146896A (ja) | マルチｃｐｕ制御装置 | |
| JPH10187481A (ja) | マイクロコンピュータ用エミュレーション装置 | |
| JPH02308356A (ja) | 並列処理装置 | |
| JPH0553680A (ja) | 計算機の電力制御装置 |