JPH03109664A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH03109664A
JPH03109664A JP24700789A JP24700789A JPH03109664A JP H03109664 A JPH03109664 A JP H03109664A JP 24700789 A JP24700789 A JP 24700789A JP 24700789 A JP24700789 A JP 24700789A JP H03109664 A JPH03109664 A JP H03109664A
Authority
JP
Japan
Prior art keywords
memory
processing
input
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24700789A
Other languages
English (en)
Inventor
Tamotsu Makino
牧野 保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24700789A priority Critical patent/JPH03109664A/ja
Publication of JPH03109664A publication Critical patent/JPH03109664A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に同時に動作できる複
数の入出力処理装置とメモリ処理装置とを備え、ファイ
ルのアクセスを伴う所定のデータ処理を同時に実行可能
な複数の入出力処理とメモリ処理とに分け、それらを各
々1つの入出力処理装置とメモリ処理装置とに分担させ
て前記所定のデータ処理を遂行する情報処理装置に関す
る。
〔従来の技術〕
従来、この種の情報処理装置では、大量のファイルに対
して条件検索や分類などの所定のデータ処理を行う場合
、そのデータ処理を同時に動作できる複数の入出力処理
に分けて各々の入出力処理をそれぞれ1つの入出力処理
装置に分担させて並行処理を行わせ、また、各々の入出
力処理装置の入出力処理にかかるデータに対するメモリ
処理を予め定められた同時実行可能な数のメモリ処理に
分けて各々のメモリ処理をそれぞれ1つのメモリ処理装
置に分担させて並行処理を行わせることで、データ処理
の高速化を図っていた。
〔発明が解決しようとする課題〕
上述した従来の情報処理装置によれば、1つのデータ処
理が複数の入出力処理とメモリ処理とに分けられ、それ
らが並行して処理されるので、そのような分割を行わず
単一の入出力処理装置とメモリ処理装置とを使用してデ
ータ処理を行う場合に比べて高速な処理が可能となる。
しかし、従来の情報処理装置では、各々の入出力処理装
置の入出力処理にかかるデータに対するメモリ処理を予
め定められた個数の同時実行可能なメモリ処理に分けて
いたため、次のような問題点があった。
(])入出力処理装置による入出力処理時間が、メモリ
処理装置によるメモリ処理時間に比べ長い場合には、そ
のメモリ処理を同時に動作できる所定個数のメモリ処理
に分けて各々1つのメモリ処理装置に分担させても、入
出力処理時間がネックとなって全体の処理時間は短縮で
きず、多くのメモリ処理装置を使用する分だけ不利にな
る。
(2)入出力処理装置による入出力処理時間が、メモリ
処理装置によるメモリ処理時間に比べ短い場合には、同
時に動作させるメモリ処理の数をさらに増やせば、入出
力処理の遊び時間の短縮が可能な場合、よりデータ処理
時間を短縮できるが、メモリ処理の分割数が固定なので
、そのような対処ができない。
本発明はこのような事情に鑑みて為されたものであり、
その目的は、メモリ処理装置の有効な利用が図れると共
にデータ処理時間を極力短縮することができる情報処理
装置を提供することにある。
〔課題を解決するための手段〕
本発明は上記の目的を達成するために、互いに独立して
同時に動作でき、主記憶メモリ上のデータに対して所定
の処理を行う複数個のメモリ処理装置と、互いに独立し
て動作でき、補助記憶装置と主記憶メモリとの間の入出
力処理を行う複数個の入出力処理装置とを備え、補助記
憶装置上のファイルのアクセスを伴う所定のデータ処理
を、同時に実行できる複数個の入出力処理に分けて各入
出力処理を各々1つの入出力処理装置に行わせ、且つ、
1つの入出力処理装置によって実行される入出力処理と
関連するメモリ処理を1つまたは複数に分けて各メモリ
処理を各々1つのメモリ処理装置に行わせる情報処理装
置において、実際のメモリ処理時間と入出力処理時間と
の監視を行う時間監視手段と、この時間監視手段の監視
結果に基づいて1つの入出力処理装置によって実行され
る入出力処理と関連するメモリ処理の分割数を決定し、
この決定した個々のメモリ処理を各々1つのメモリ処理
装置に行わせるデータ処理制御手段とを備えている。
〔作用〕
本発明の情報処理装置においては、時間監視手段が、実
際のメモリ処理時間と入出力処理時間との監視を行い、
データ処理制御手段が、その監視結果に基づいて1つの
入出力処理装置によって実行される入出力処理と関連す
るメモリ処理の分割数を決定し、その決定した個々のメ
モリ処理を各々1つのメモリ処理装置に行わせる。
〔実施例〕
次に、本発明の実施例について図面を参照して詳細に説
明する。
第1図を参照すると、本発明の情報処理装置の一実施例
は、データ処理制御装置1と、時間監視装置2と、主記
憶メモリ3と、複数個のメモリ処理装置11.12,1
3.・・・と、複数個の入出力処理装置21,22,2
3.・・・と、複数個のディスク装置31,32,33
.・・・とで構成されている。
メモリ処理装置11,12,13.・・・は、主記憶メ
モリ3上のデータに対し所定の処理を行う装置であり、
これら複数個のメモリ処理装置は同時に動作できる。
入出力処理装置21,22,23.・・・は、それぞれ
ディスク装N31,32,33.・・・と主記憶メモリ
3との間でファイルの入出力を行う装置であり、これら
複数の入出力処理装置も同時に動作できる。
時間監視装置2は、メモリ処理装置11,12゜13、
・・・によるメモリ処理時間および入出力処理装置21
,22,23.・・・による入出力処理時間の監視を行
う装置である。
データ処理制御装置1は、ファイルのアクセスを伴う所
定のデータ処理で必要となる入出力処理を同時に実行で
きる複数の入出力処理に分けて各入出力処理を各々1つ
の入出力処理装置21,22.23.・・・に行わせ、
且つ、1つの入出力処理装置によって実行される入出力
処理と関連するメモリ処理を、時間監視装置2によって
得たメモリ処理時間と入出力処理時間との情報に基づい
て資源効率や処理速度が最適になるように1つ又は複数
に分け、各メモリ処理を各々1つのメモリ処理装置I1
.12,13.・・・に行わせる制御を行う装置である
。ここで、時間監視装置2により、それぞれ入出力処理
を実行している複数の入出力処理装置21,22,23
.・・・のうち一番長く入出力処理が行われている入出
力処理装置の1回当たりの入出力処理時間Tiと、その
1回当たりにかかるメモリ処理時間Tmとを得たとする
と、データ処理制御装置1は、そのデータ処理にかかる
データのメモリ処理を[T、m/Ti]”個([n]”
はnの小数点以下を切り上げた値を意味する)の同時に
動作できるメモリ処理に分けて、その処理を[Tm/T
i]”個のメモリ処理装置に行わせるように制御するも
のである。
次に、本実施例の情報処理装置の動作を説明する。なお
、前提条件として、1つのデータ処理をそのデータ処理
の内容に基づいて複数の入出力処理に分け、その個々の
入出力処理にかかるメモリ処理を動作開始時点では2個
の同時に動作できるメモリ処理に分けて2個のメモリ処
理装置で処理し、必要によっては個々の入出力処理にか
かるメモリ処理を最大4個までのメモリ処理装置を使っ
て実行できるものとする。
データ処理の実行指示が与えられると、データ処理制御
装置1は、そのデータ処理にがかる入出力処理を同時に
動作できる複数個の入出力処理に分けて各々1つの入出
力処理装置21. 22. 23、・・・に実行させる
と共に、各々の入出力処理にかかるデータのメモリ処理
を同時に動作できる2個のメモリ処理に分けて各々1つ
のメモリ処理装置11,12,13.・・・に実行させ
る。第2図はメモリ処理時間と入出力処理時間との比が
1:2になる場合のタイムチャートを示し、同図(a)
は本発明の場合、同図(ト))はメモリ処理分割数を2
に固定した従来方式の場合のものである。この第2図(
a)のタイムチャートの最初の部分は本発明によるデー
タ処理開始当初の様子の一部を示しており、成る1つの
入出力処理が入出力処理装置21において実行され、そ
の入出力処理にかかるデータのメモリ処理が2個のメモ
リ処理袋fill、12で実行されている。
データ処理が実行されると、時間監視装置2が各入出力
処理装置21,22,23.・・・の1回当たりの入出
力処理時間と、その1回当たりの入出力処理にかかるメ
モリ処理時間とを監視し、その監視結果をデータ処理制
御装置1に通知する。この結果、第2図(a)の場合に
は1回の入出力処理の時間として(1,−1,)が、ま
た、その入出力1回分のデータにかかるメモリ処理時間
として2(tt  t−+”)がそれぞれ時間監視装置
2で得られ、データ処理制御装置1に通知される。そし
て、入出力処理装置21の入出力処理時間が一番長いと
すると、データ処理制御袋fitは、[Tm/Ti]”
 = [2(tx   t+ )/ (t+   to
 )]”−[1/2]”−1より、その入出力処理にか
かるデータのメモリ処理を1個のメモリ処理で行うもの
と決定し、第2図(a)のタイムチャートに示すように
例えばメモリ処理装置11だけを使用してそのメモリ処
理を実行させる。
これに対し、メモリ処理の分割数を2と固定した従来方
式では、第2図Q:1)のタイムチャートに示すように
常に2個のメモリ処理装置1(11,12)を使用して
データ処理が進められる。第2図(a)と[有])を比
較するとわかるように、入出力処理時間がメモリ処理時
間に比べて長い場合には、メモリ処理を同時に動作でき
る複数のメモリ処理に分けて動作させるようにしても、
入出力処理時間が変わらないために、全体の処理時間は
殆ど変わらない。
即ち、第2図(b)の従来方式の場合と第2図(a)の
本発明の場合とで殆ど処理時間に差がなく、それでいて
本発明の場合にはメモリ処理装置が1個しか使われなく
なるので、メモリ処理装置が従来方式の場合よりも効率
良(使用できるようになる。
他方、第3図はメモリ処理時間と入出力処理時間との比
が481の場合のタイムチャートを示し、同図(a)が
本発明の場合、同図(b)が従来方式の場合である。こ
のような入出力処理時間とメモリ処理時間との関係があ
る場合、本発明では[T m / Ti1゛= [2(
tz −t+ )/ (t+ −to )] ’=’[
4/1]”=4により、入出力処理装置21の人出力に
かかるデータに対するメモリ処理が同時に動作できる4
個のメモリ処理に分割され、4個のメモリ処理装置11
.12,13.14 (但し14は第1図には図示して
いない)を使用して処理が進められる。この結果、同図
(b)の従来方式に比べてデータ処理速度が高められる
。このように、入出力処理時間がメモリ処理時間に比べ
短く且つ同時に動作させるメモリ処理の数をさらに増す
ことにより入出力処理の遊び時間の短縮が為される場合
には、本発明の方が全体のデータ処理時間を短縮するこ
とが可能である。
〔発明の効果] 以上説明したように、本発明の情報処理装置においては
、実際のメモリ処理時間と入出力処理時間とを監視し、
その監視結果に応じてメモリ処理の分割数を最適に決定
するため、入出力処理時間がメモリ処理時間に比べて長
い場合には分割数を小さくし少ない個数のメモリ処理装
置だけを使用した資源効率の良い構成でデータ処理が進
められ、逆に入出力処理時間がメモリ処理時間に比べて
短い場合には分割数を大きくしデータ処理時間が最短に
なるような個数のメモリ処理装置を使用してデータ処理
が進められ、よって、メモリ処理装置を有効に利用しつ
つデータ処理時間の短縮化が図れる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、 第2図および第3図は本発明の効果を従来例との関係で
説明するためのタイムチャートである。 図において、 1・・・データ処理制御装置 2・−・時間監視装置 3・・・主記憶メモリ 11.12.13・・・メモリ処理装置21.22.2
3・・・入出力処理装置31.32.33・・・ディス
ク装置

Claims (1)

  1. 【特許請求の範囲】 互いに独立して同時に動作でき、主記憶メモリ上のデー
    タに対して所定の処理を行う複数個のメモリ処理装置と
    、互いに独立して動作でき、補助記憶装置と主記憶メモ
    リとの間の入出力処理を行う複数個の入出力処理装置と
    を備え、補助記憶装置上のファイルのアクセスを伴う所
    定のデータ処理を、同時に実行できる複数個の入出力処
    理に分けて各入出力処理を各々1つの入出力処理装置に
    行わせ、且つ、1つの入出力処理装置によって実行され
    る入出力処理と関連するメモリ処理を1つまたは複数に
    分けて各メモリ処理を各々1つのメモリ処理装置に行わ
    せる情報処理装置において、実際のメモリ処理時間と入
    出力処理時間との監視を行う時間監視手段と、 該時間監視手段の監視結果に基づいて1つの入出力処理
    装置によって実行される入出力処理と関連するメモリ処
    理の分割数を決定し、該決定した個々のメモリ処理を各
    々1つのメモリ処理装置に行わせるデータ処理制御手段
    とを具備したことを特徴とする情報処理装置。
JP24700789A 1989-09-22 1989-09-22 情報処理装置 Pending JPH03109664A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24700789A JPH03109664A (ja) 1989-09-22 1989-09-22 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24700789A JPH03109664A (ja) 1989-09-22 1989-09-22 情報処理装置

Publications (1)

Publication Number Publication Date
JPH03109664A true JPH03109664A (ja) 1991-05-09

Family

ID=17157000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24700789A Pending JPH03109664A (ja) 1989-09-22 1989-09-22 情報処理装置

Country Status (1)

Country Link
JP (1) JPH03109664A (ja)

Similar Documents

Publication Publication Date Title
JPS6077265A (ja) ベクトル処理装置
JPH03109664A (ja) 情報処理装置
JPS62166471A (ja) 画像デ−タ並列処理方式
JPH03142671A (ja) Fft演算手法自動選択方式
JPH025104A (ja) 演算処理装置
JPS6255186B2 (ja)
JPS61264442A (ja) コンパイル装置
JPH0769840B2 (ja) ロック管理制御装置
JPH0254362A (ja) 並列処理コンピュータ
JPH02113363A (ja) マルチプロセッサシステムにおけるタイムスライス制御方式
JPH01259430A (ja) インターバルタイマ値の減算方法
JPH0319036A (ja) タイムスライスインターバルを使用したダイナミックディスパッチング方式
JPS62241023A (ja) ユ−ザ領域拡張方法
JPH02118870A (ja) 演算装置の構成制御方式
JPH0470966A (ja) データベース処理機構
JPH0370810B2 (ja)
JPH0229831A (ja) 仮想計算機システム
JPH04174037A (ja) データ管理システム
JPS6031663A (ja) メモリ切換装置
JPS5917640A (ja) 割込み応答方法
JPH06131173A (ja) マイクロプログラム制御システム
JPS6269324A (ja) タスク制御方式
JPS59172060A (ja) 多重処理システムの制御方式
JPS6290729A (ja) 仮想計算機システム制御方式
JPS5450239A (en) Data file swapping system