JPH0310990B2

JPH0310990B2 -

Info

Publication number: JPH0310990B2
Application number: JP59100222A
Authority: JP
Inventors: Satoshi Furukawa; Shozo Nomura; Yoshiaki Shirai; Fumiaki Tomita
Original assignee: Agency of Industrial Science and Technology; Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1984-05-17
Filing date: 1984-05-17
Publication date: 1991-02-14
Also published as: JPS60243780A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、テレビカメラによつて撮像され、多
値化されたデジタル画像情報を処理する画像処理
装置に関するものである。

〔従来の技術〕

従来から濃淡画像のパターン認識を行なうに
は、まず画像中のエツジを取り出して線画（論理
「０」と論理「１」とから成り論理「１」が連な
つて線を描く画像）を作成し、その後その線画の
特徴を抽出してパターンの認識を行なつている。
濃淡画像からエツジを抽出するには、画像中の濃
度の変化を取り出せばよいので一般に微分法が用
いられる。その微分法により、画像のエツジ要素
を抽出することができる。たとえば３×３一次元
微分オペレータの横方向の変化をΔxとし、その
縦方向の変化をΔyとすると、二次元的微分値の
大きさ｜Ｅ｜は次の第１式で求まる。

｜Ｅ｜＝Δx²＋Δy² ……(1) またその変化の方向は次の第２式で求まる。

∠Ｅ＝tan^-1（Δy／Δx） ……(2) 上記第１式および第２式の演算処理では、画像
のエツジ線の幅は広いので、さらにエツジ線の幅
を１個の画素の幅に細めるため更に強い微分値を
有する点を抽出する２値化処理を行なう。この２
値化処理を行なうと、原画は大略的にエツジ線画
となる。ここで大略的とは、原画のコントラスト
が十分でなかつたり、ノイズの多い画像ではエツ
ジ線は不連続になりやすいということである。

このようなエツジ線の不連続を連続させるため
に、不連続なエツジの端点より始めて、着目する
画素とその周囲点の画素間の評価関数を計算し、
その評価関数値の最も大きい周囲点へとエツジを
延長して行き、他のエツジ点にぶつかるまで延長
を行なう。この評価関数Ｈは、次の第３式に示す
ようになる。

Ｈ＝｜Ei｜×cos（∠EO−∠Ei） ……(3) ただし、｜Ei｜は着目する周囲点の１点の微分
値の大きさ、∠Eiは∠EOに対する微分値の方向
である。従来から以上のような理論に基づいて、
画像の抽出が行なわれる。

第１図は、情報処理学会第23回（昭和56年後
期）全国大会において発表された富田文明氏の
「エツジを利用した領域抽出」に関する画像処理
装置のブロツク図である。画像メモリＭは、画面
上の複数の画素に個別的対応する画像データをそ
れぞれストアするメモリである。アドレス制御部
ADCは、画像メモリＭにストアされた画像デー
タを第２図Ａに示すように画面上を順次直線走査
すると、画面上の左上の画素から右下の画素まで
順次走査周期毎に読み出される。アドレス制御部
ADCは、第３図Ａに示すようにカウンタCT１と
コンパレータCP１とを含み構成される。カウン
タCT１は、クロツク端子CKに与えられた前記走
査周期毎のクロツクパルスをカウントし、そのカ
ウント出力を画像メモリＭのアドレス信号として
画像メモリＭに与える。コンパレータCP１は、
予め設定された最終の画素に対応する画像データ
がストアされている画像メモリＭの最終アドレス
とカウンタCT１の前記カウント出力であるアド
レス信号とを比較し、一致したとき端子Ｐ＝Ｑか
らカウンタCT１のクリア端子CLにクリア信号を
与える。このクリア信号によつて、カウンタCT
１はクリアされ、また再び第４図Ａに示すように
０番地から最終番地までカウントする。

シフトレジスタSR１およびラツチ回路Ｌ１，
Ｌ２，Ｌ３は、画像メモリＭに予めストアされて
いる画面の走査線の１ライン分の画素に対応する
画像データをシフト動作によりストアするもので
ある。このシフト動作は、アドレス制御部ADC
のカウンタCKに与えられる画素の表示を１個ず
つ進めている走査周期毎のクロツクパルスにより
行なわれる。ラツチ回路Ｌ１，Ｌ２，Ｌ３は、１
画素に対応する画像データをそれぞれラツチする
ものであつてシフトレジスタSR１の最終段から
の画像データを順次ラツチする。シフトレジスタ
SR２およびラツチ回路Ｌ４，Ｌ５，Ｌ６は、画
像メモリＭに予めストアされている画面の走査線
の１ライン分の画素に対応する画像データをシフ
ト動作によりストアするものである。この１ライ
ンは、前記のシフトレジスタSR１およびラツチ
回路Ｌ１，Ｌ２，Ｌ３に関連する１ラインの画面
上の次のラインを言う。ラツチ回路Ｌ４，Ｌ５，
Ｌ６は、１画素に対応する画像データをそれぞれ
ラツチするものであつて、シフトレジスタSR２
の最終段からの画像データを順次ラツチする。シ
フトレジスタSR３およびラツチ回路Ｌ７，Ｌ８，
Ｌ９は、画像メモリＭに予めストアされている画
面の走査線の１ライン分の画素に対応する画像デ
ータをシフト動作によりストアするものである。
この１ラインは、前記のシフトレジスタSR２お
よびラツチ回路Ｌ４，Ｌ５，Ｌ６に関連する１ラ
インの画面上の次のラインを言う。最終段のラツ
チ回路Ｌ９から送出される画像データは、画像メ
モリＭ内の予め定めた画面上の画素に対応するメ
モリ領域に再びストアされる。

このようにシフトレジスタSR１〜SR３とラツ
チ回路Ｌ１〜Ｌ９とによつて、ラツチ回路Ｌ１〜
Ｌ９からは第５図に示すように中央の画素５とそ
の周囲の８個の画素１〜４，６〜９にそれぞれ対
応する画像データが同時に送出され、各画像デー
タは評価画素選択部STに与えられる。第５図に
示す９個の画素１〜９は、シフトレジスタSR１
に与えられるシフトパルスとラツチ回路Ｌ１〜Ｌ
９に与えられるラツチパルスによつて画面Ｂ上を
矢符Ｘで示す方向に見かけ上移動し、画面Ｂの左
上から右下方向へ順次直線走査を行なう。

評価画素選択部STは、着目する中央の画素の
画像データを基にして、周囲の８個の画素の画像
データの中からその中央の画素が移動すると思わ
れる３方向に対応する３個の画素の画像データを
選択し、評価テーブルTB１〜TB３にそれぞれ
与える。評価テーブルTB１〜TB３は、前記３
個の画素の画像データに関する評価関数値を算出
し、評価部HKに与える。評価部HKは、前記評
価関数値を比較検討し、最大の評価関数値を評価
画素書き込み部KMに書き込む。評価画素書き込
み部KMは、評価部HKからの最大評価関数値に
対応する画素の画像データを再びラツチ回路Ｌ１
〜Ｌ４，Ｌ６〜Ｌ９のいずれかに書き込み、最終
的に画像メモリＭに書き込まれる。

タイミング制御部TMCは、アドレス制御部
ADCへのクロツク信号、シフトレジスタSR１〜
SR３へのシフト信号およびラツチ回路Ｌ１〜Ｌ
９へのラツチ信号などの各種タイミング信号を送
出する。

ここで第６図に示すフローチヤートおよび第７
図に示すタイミングチヤートを参照して、第１図
に示す先行技術の画像処理装置の動作を説明す
る。画像処理装置が動作状態に入り、ステツプ
n1からステツプn2に移る。ステツプn2では、ア
ドレス制御部ADCは、画像メモリＭに予めスト
アされた１画面分の画素の画像データを第７図Ａ
に示すメモリ読み出し用クロツク信号で読み出
す。ステツプn3では、画像メモリＭから読み出
された画面の走査線の各１ライン分の画素に対応
する画像データをシフトレジスタSR１とラツチ
回路Ｌ１〜Ｌ３と、シフトレジスタSR２とラツ
チ回路Ｌ４〜Ｌ６と、シフトレジスタSR３とラ
ツチ回路Ｌ７〜Ｌ９とにそれぞれストアする。シ
フトレジスタSR１〜SR３は、第７図Ｂに示すシ
フトクロツク信号により画像メモリＭからの画像
データをシフトし、ストアする。ラツチ回路Ｌ１
〜Ｌ９は、第７図Ｃに示すラツチクロツク信号に
よりラツチ動作を行なう。ステツプn4では、評
価画素選択部STは前述で説明した動作により、
着目する画素の周囲の８画素の内移動すると思わ
れる方向に位置する画素を選び出す。評価画素選
択部STは、第７図Ｄに示すパルス幅の処理時間
を有する。

ステツプn5において、評価テーブルTB１〜
TB３は、評価画素選択部STで選ばれた３個の
画素の画像データの評価関数値を算出する。評価
テーブルTB１〜TB３の評価関数値の算出時間
は、第７図Ｅに示すパルス幅である。ステツプ
n6およびn7では、評価部HKにおいてステツプn5
における各評価関数値を予め定めた値で比較し、
各評価関数値のいずれかが予め定めた値より大き
いときステツプn8に移り、それ以外のときはス
テツプn2に戻る。評価部HKの処理時間は、第７
図Ｆに示すパルス幅である。ステツプn8では、
ステツプn7で判断された評価部HKからの最大評
価関数値に対応する画素の画像データが再び最終
的に画像メモリＭに書き込まれる。第７図Ｇに示
すパルス幅は、画像メモリＭに画像データが書き
込まれる時間を示す。以上のような一連の動作が
終了するとステツプn8からステツプn2に戻り、
同様な処理動作が行なわれる。

次に画像のエツジ追跡を行なう処理動作につい
て説明する。エツジ追跡を行なう場合、第８図に
示すようにテレビカメラCMからの画像信号を微
分回路DFに通した後、アナログ／デジタル変換
器Ｐによつて画面上の各画素毎にデジタルの画像
データに変換し、この画像データを１画面分画像
メモリＭにストアしている。たとえば、第９図Ａ
に示すような画像をテレビカメラCMで撮像した
場合、微分回路DFで微分した後の画像は第９図
Ｂに示すようなエツジ部分が強調されたものとな
る。つまり、変化の大きいエツジ部は大きな微分
値を有し、変化のないエツジ部は小さな微分値と
なる。第９図Ａにおいてラインａ上の画像信号の
濃淡レベルは第１０図Ａに示すようになり、これ
を微分すると第１０図Ｂに示すようになる。また
第１０図Ｂに示す微分値の絶対値は第１０図Ｃに
示すようになる。第１０図Ｃに示す信号を画面上
の走査線の各ライン毎に取り出し、合成すること
により第９図Ｂの微分画像が得られる。

評価画素選択部STは、ラツチ回路Ｌ５にラツ
チされる。画素の画像データを中心とした第５図
に示すような３×３のマトリクスにおいて、画像
のエツジとして追跡すべき画素の候補を中心画素
の周囲８画素から選ぶ。たとえば、ラツチ回路Ｌ
５にラツチされている画像データに対応する画素
の微分方向がラツチ回路のＬ３の方向に向いてい
るとき、エツジの延長の候補としてはラツチ回路
Ｌ２，Ｌ３，Ｌ６にラツチされる画像データにそ
れぞれ対応する画素が選ばれる。ラツチ回路Ｌ５
にラツチされている画像データである微分ベクト
ルの大きさと方向のうち微分方向をコード化する
ために、第１１図に示すような評価画素選択部
STに含まれる回路が構成される。

第１１図において、トライステートゲート回路
Ｇ１〜Ｇ８は、ラツチ回路Ｌ１，Ｌ２，Ｌ３，Ｌ
６，Ｌ９，Ｌ８，Ｌ７，Ｌ４からの各画像データ
を受信して、その各画像データの通過を制御す
る。ラツチ回路LA，LB，LCは、トライステー
トゲート回路Ｇ１〜Ｇ８からの画像データをスト
アする。カウンタ回路CN１は、クロツク信号に
よつてラツチ回路LA，LB，LCにトライステー
トゲート回路Ｇ１〜Ｇ８からの画像データを順次
ラツチさせるためのタイミング信号を作成する。
デコーダ回路DCは、クロツク信号をカウントす
るカウンタ回路CN２からの信号をデコード化
し、トライステートゲート回路Ｇ１〜Ｇ８のゲー
トを開くタイミングを作成する。このカウンタ回
路CN２は、ラツチ回路Ｌ５にラツチされている
微分方向コードをプリセツト値として与えられ、
このプリセツト値に対応するトライステートゲー
ト回路Ｇ１〜Ｇ８のうち３個を順次ゲート解放す
る。

第１図に戻つて、評価テーブルTB１〜TB３
は評価部HKに与える評価関数値を評価関数に従
つて算出する回路であつて、評価関数はエツジ延
長の各候補画素の微分値とエツジ延長方向を示す
微分方向とラツチ回路Ｌ５にラツチされる画像デ
ータの微分方向とによつて構成される。微分方向
は、水平方向と垂直方向の微分ベクトルとによつ
て求めることができる。評価部HKは、評価テー
ブルTB１〜TB３で計算された値についてエツ
ジ延長の各候補点の値を比較して最も大きな値を
有する候補点の追跡画素と評価する。評価画素書
き込み部KMは、評価部HKで選ばれた画素につ
いて結果をラツチ回路Ｌ１〜Ｌ４，Ｌ６〜Ｌ９の
いずれかに書き込み、画素の内容を書き換える。

なお本来は８画素全てを評価すべきであるが、
８個の画素から３個の画素を選ぶのは評価関数に
直線性をもたせてあるので、３×３のマトリクス
の中心画素における微分方向によつてエツジ追跡
で選び出される画素が限定されているためであ
る。上記直線性とは、エツジの追跡を同一方向に
進めることをいう。エツジ追跡の処理を行なう場
合、中心画素がエツジであり、評価されるのはエ
ツジの続きの画素であるとする。ラツチ回路Ｌ５
にラツチされている画像データに対応する画素に
エツジがあり、たとえばラツチ回路Ｌ４にラツチ
されている画像データに対応する画素が評価部
HKで選び出された場合、走査周期後の次の処理
では、ラツチ回路Ｌ４にラツチされていた前記画
像データを中心にして３×３のマトリクスでエツ
ジ追跡の処理が再び行なわれる。つまり、３×３
のマトリクス内で評価した画素がラツチ回路Ｌ
１，Ｌ２，Ｌ３，Ｌ４にそれぞれラツチされる画
像データに対応する各画素の場合に、それらの画
素の画像データがラツチ回路Ｌ５にラツチされた
ときにエツジ追跡することができ、１画面の全画
素走査中にエツジ追跡の処理動作を行なうことが
できる。しかし、評価した画素がラツチ回路Ｌ
６，Ｌ７，Ｌ８，Ｌ９にラツチされている画像デ
ータに対応する各画素である場合には、次の画面
の画素走査を待たなければエツジ追跡処理を行な
うことができない。画面上で説明すると、第１２
図Ａに示すようにエツジが左上から右下へ進む場
合では１度の画素走査でエツジの追跡が完了する
が、第１２図Ｂに示すようにエツジが左下から右
上へ進む場合にはエツジに含まれる画素数の走査
回路が必要となり、先行技術ではエツジ追跡処理
時間が長くなるという欠点があつた。また、第１
２図Ｃに示すようにエツジが左下から右上へ進む
場合、または第１２図Ｄに示すようにエツジが右
上から左下へ進む場合においても、１度の画素走
査でエツジの追跡を完了することができない。

そこで、上記のような技術的課題を解決するこ
とを目的として、第３図Ａのアドレス制御部
ADCに代えて、第３図Ｂのアドレス制御部ADC
１を第１図の回路に用いる別の先行技術がある。

この別の先行技術の画像処理装置では、アドレ
ス制御部ADC１によつて、画像メモリＭからの
画像データの読み出しを行なうために第２図Ａに
示すように画面上を順次直線走査する。これによ
りこれにより画像データは画面上の左上の画素か
ら右下の画素まで順次走査周期毎に読み出され、
エツジ追跡などの画像処理を行なう。次に画像デ
ータは第２図Ｂに示すように画面上の右下の画素
から左上の画素まで順次走査周期毎に読み出さ
れ、画像処理を行なう。その他の動作は先行技術
と同様である。

アドレス制御部ADC１は、第３図Ｂに示すよ
うにアツプダウンカウンタCT２と、コンパレー
タCP２と、アツプダウン制御部UDCとを含み構
成される。アツプダウンカウンタCT２は、その
クロツク端子CKに与えられる走査周期毎のクロ
ツクパルスをカウントし、そのカウント出力を画
像メモリＭのアドレス信号とする。コンパレータ
CP２は、端子Ｐに与えられる最終アドレスと端
子Ｑに与えられる前記カウント出力とを比較し、
それらが一致したとき端子Ｐ＝Ｑから一致出力を
アツプダウン制御部UDCに与える。アツプダウ
ン制御部UDCは、前記一致出力によりアツプカ
ウント動作からダウンカウント動作になる。前記
最終アドレスとは、画面上の右下の画素の画像デ
ータが画像メモリＭにストアされている番地をい
う。このようにアツプダウンカウンタCT２から
のカウント出力により画像メモリＭは第４図Ｂに
示すように０番地から最終番地まで読み出され、
最終番地から０番地まで逆に読み出される。

このような処理動作によつて、３×３のマトリ
クスのラツチ回路Ｌ６，Ｌ７，Ｌ８，Ｌ９が評価
されたときにも１つの画面の走査中に処理するこ
とができ、往復走査で第１２図Ａ，Ｂに示す方向
に延びるエツジの追跡処理が完了する。したがつ
てエツジ追跡時間は、短縮されることになる。

〔発明が解決しようとする課題〕

上記別の先行技術は、画面の左上から右下へ向
かつて順次直線走査しながら画面上の各画素の画
像データを読み出し、次にその逆方向に順次直線
走査しながら画面上の各画素の画像データを読み
出してエツジ追跡処理を行なつており、第１２図
Ｃ，Ｄに示す方向に延びるエツジの追跡処理につ
いては解決されていないので、エツジが画面の左
下から右上へまたは右上から左下へゆるやかな勾
配で延びる場合に、画面の左上から右下へ向かつ
て１回全画面を往走査（１フレームの走査）し、
次に画面の右下から左上へ向かつて１回全画面を
復走査（１フレームの走査）するだけではエツジ
の追跡を完了できず、何回も往復走査しながらエ
ツジを追跡しなければならない。以下、この問題
点の詳細について第１６図により説明する。

第１６図のます目は画面中の一部の画素を示
し、クロスハツチングを施した画素P₁〜P₁₃，P₂₁
〜P₂₅はエツジに対応する画素であり、画素P₃₁〜
P₂₆はエツジの端点に対応する画素P₂₅からエツジ
追跡される画素である。

今、画素P₂₅から画素P₇までエツジ追跡する場
合について考える。たとえば第２図Ａの方向に走
査して追跡すると、画素P₂₅を中心とし、その周
囲の８画素の評価による画素P₃₁へのエツジ追跡
が行なえる。つぎに、画素P₃₁から画素P₃₂へのエ
ツジ追跡は上記した回の１フレームの走査で続け
て行なうことができる。ところが、画素P₃₂から
画素P₃₃へのエツジ追跡は、上記した同一フレー
ムの走査では画素P₃₂が中心の画素となるタイミ
ングがすでに過ぎているため、そのフレームの走
査で続けて行なうことはできず、第２図Ｂの走査
を待たないと行なえない。第２図Ｂの方向での全
画面の走査を始めると、画素P₃₂から画素P₃₃への
エツジ追跡が行なわれるが、画素P₃₃から画素P₃₄
へのエツジ追跡は、上記した第２図Ｂの方向の走
査では画素P₃₂が中心の画素となるタイミングが
すでに過ぎているため、同一フレームの走査では
行なえず、第２図Ａの走査を再度行なわねばなら
ない。同様に、画素P₃₄から画素P₃₅への追跡は、
再度第２図Ｂの走査を行なわねばならない。

このように、エツジがある画面の左下から右上
へまたは右上から左下へゆるやかな勾配で延びる
場合に、第２図Ａの走査と第２図Ｂの走査をそれ
ぞれ１回行なうのみでは、エツジを連続的に追跡
することはできず、エツジ追跡処理時間を長く要
する。

また、この別の先行技術には次のような問題点
もあつた。画像処理をデジタルで行なう場合、た
とえば第５図に示すように縦と横とを256画素で
それぞれ分解すると、１画面上の画素数が65536
個となり、処理する画素数が大きくなる。１画素
を処理する時間Ｔは、横の画素数をNH、縦の画
素数をNV、走査周期をTSとすると、次の第４
式で表わされる。

Ｔ＝NH×NV×TS ……(4) このように高分解能の処理を行なう場合、つま
り画素数を少なく出来ない場合に時間が多くかか
るという問題が生じる。

本発明の目的は、きわめて高速にエツジ追跡の
ための画像処理を行なうことができる画像処理装
置を提供することである。

〔課題を解決するための手段〕

この発明の画像処理装置は、テレビカメラによ
り撮像され、その画像信号の各画素毎に多値化さ
れた画像データを１画面分記憶する画像メモリ
と、画面上の各画素の画像データを予め定めた周
期で前記画像メモリから順次直線走査しながら読
み出すアドレス制御部と、前記画像メモリから順
次読み出される画像データをシフトパルスにより
順次シフトしながら一時ストアし、画像のエツジ
点になる中央の画素の画像データとその周囲の８
個の画素の画像データとを同時に送出する第１の
一時記憶部と、この第１の一時記憶部にストアし
た画像のエツジ点になる中央の画素の画像データ
とその周囲の８個の画素の画像データと同一の画
像データを次のシフトパルスでシフトして一時ス
トアし、前記第１の一時記憶部にストアした画像
のエツジ点になる中央の画素の画像データとその
周囲の８個の画素の画像データと同一の画像デー
タとを同時に送出する第２の一時記憶部と、前記
第１の一時記憶部から送出される周囲の８個の画
素の画像データの中からエツジ追跡の候補点とな
る隣り合う３個の画素の画像データを選択する評
価画素選択部と、この評価画素選択部によつて選
択された３個の画素の画像データを一時ストアす
る第３の一時記憶部と、前記第３の一時記憶部に
ストアされた３個の画素の画像データの評価関数
値を前記第２の一時記憶部に記憶された画像のエ
ツジ点になる中央の画素の画像データに基づいて
算出する評価テーブルと、この評価テーブルによ
つて算出された３個の画素の画像データの評価関
数値を比較して最大の評価関数値を送出する評価
部と、この評価部の評価結果に基づいて前記第２
の一時記憶部に記憶された周囲の８個の画素の画
像データを書き換える評価画素書き込み部とを備
えている。

この場合、前記アドレス制御部における読み出
しアドレスの発生モードとして、画面上の各画素
の画像データを水平方向には左から右へ垂直方向
には上から下へ順次直線走査しながら読み出す第
１の読み出しモードと、前記画面上の各画素の画
像データを水平方向には右から左へ垂直方向には
下から上へ順次直線走査しながら読み出す第２の
読み出しモードと、前記画面上の各画素の画像デ
ータを水平方向には左から右へ垂直方向には下か
ら上へ順次直線走査しながら読み出す第３の読み
出しモードと、前記画面上の各画素の画像データ
を水平方向には右から左へ垂直方向には上から下
へ順次直線走査しながら読み出す第４の読み出し
モードとを設定している。

また、前記第１および第２の一時記憶部を、画
面上の連続した３ラインの各々の連続した４個の
画素をそれぞれストアするとともにシフトパルス
によりそれぞれ行方向に順次シフトする３行４列
のラツチ回路で構成し、第１行ないし第３行の第
１列ないし第３列のラツチ回路を前記第１の一時
記憶部とし、前記３行４列のラツチ回路における
第１行ないし第３行の第２列ないし第４列の９個
のラツチ回路を前記第２の一時記憶部としたてい
る。

〔作用〕

この発明の構成によれば、アドレス制御部にお
ける読み出しアドレスの発生モードを第１の読み
出しモードに設定すると、画面上の各画素の画像
データを水平方向には左か右へ垂直方向には上か
ら下へ順次直線走査しながら読み出すことができ
る。また、第２の読み出しモードに設定すると、
画面上の各画素の画像データを水平方向には右か
ら左へ垂直方向には下から上へ順次直線走査しな
がら読み出すことができる。また、第３の読み出
しモードに設定すると、画面上の各画素の画像デ
ータを水平方向には左から右へ垂直方向には下か
ら上へ順次直線走査しながら読み出すことができ
る。また、第４の読み出しモードに設定すると、
画面上の各画素の画像データを水平方向には右か
ら左へ垂直方向には上から下へ順次直線走査しな
がら読み出すことができる。

以上のように各読み出しモードを適宜選択して
画面上の各画素の画像データを４方向に読み出し
て処理を行なうことで、エツジ追跡をきわめて高
速に行なうことが可能となる。

一方、第１の一時記憶部によつて画像メモリか
ら順次読み出される画像データがシフトパルスに
より順次シフトされながら一時ストアされ、画像
のエツジ線になる中央の画素の画像データとその
周囲の８個の画素の画像データとが同時に送出さ
れる。また、第２の一時記憶部によつて第１の一
時記憶部にストアされた画像のエツジ点になる中
央の画素の画像データとその周囲の８個の画素の
画像データと同一の画像データが次のシフトパル
スでシフトして一時ストアされ、第１の一時記憶
部にストアされた画像のエツジ線になる中央の画
素の画像データとその周囲の８個の画素の画像デ
ータと同一の画像データが同時に送出される。

そして、評価画素選択部によつて第１の一時記
憶部から送出される周囲の８個の画素の画像デー
タの中からエツジ追跡の候補点となる隣り合う３
個の画素の画像データが選択され、この評価画素
選択部によつて選択された３個の画素の画像デー
タが第３の一時記憶部に一時ストアされる。

また、評価テーブルによつて第３の一時記憶部
にストアされた３個の画素の画像データの評価関
数値が第２の一時記憶部に記憶された画像のエツ
ジ点になる中央の画素の画像データに基づいて算
出される。評価部では、評価テーブルによつて算
出された３個の画素の画像データの評価関数値を
比較して最大の評価関数値を送出する。

以上のように、第１、第２および第３の一時記
憶部を設けることにより、評価画素選択部の動作
と評価テーブルによる評価関数の算出とを同時に
行なうことが可能となり、エツジ追跡処理に要す
る時間を短縮できる。

〔実施例〕

この発明の一実施例を第３図Ｃおよび第１３図
に基づいて説明する。この画像処理装置は、第１
図の構成にラツチ回路Ｌ１０〜Ｌ１５を追加した
第１３図の構成を全体構成とするとともに、第３
図Ｂのアドレス制御部ADC１に代えて、第３図
Ｃのアドレス制御部ADC２を用いたものである。
なお、第１３図において、第１図に示す構成要素
に対応するものには同一の参照符号を付す。この
場合、３行４列のラツチ回路Ｌ１〜Ｌ１２で請求
の範囲における第１および第２の一時記憶部が構
成され、ラツチ回路Ｌ１０，Ｌ１，Ｌ２，Ｌ１
１，Ｌ４，Ｌ５，Ｌ１２，Ｌ７，Ｌ８を第１の一
時記憶部とし、ラツチ回路Ｌ１〜Ｌ９を第２の一
時記憶部としている。また、ラツチ回路Ｌ１３〜
Ｌ１５が第３の一時記憶部を構成している。

以下、この実施例について図面を参照して詳し
く説明する。

まず、第１３図の構成について説明する。第１
３図に示す実施例は、第３のラツチ回路Ｌ１０，
Ｌ１１，Ｌ１２を追加して、３×４のマトリクス
とし、ラツチ回路Ｌ４にラツチされる画像データ
に対応する画素を中心画素とし、ラツチ回路Ｌ
１，Ｌ２，Ｌ５，Ｌ７，Ｌ８，Ｌ１０，Ｌ１１，
Ｌ１２にラツチされる画像データに対応する各画
素を周囲の８個の画素として、各画像データを評
価画素選択部STに与える。評価画素選択部STに
よつて選択された画素の画像データは、ラツチ回
路Ｌ１３，Ｌ１４，Ｌ１５で１走査周期の間だけ
保持し、次の走査周期においてラツチ回路Ｌ５に
ラツチされている画像データとともに評価テーブ
ルTB１〜TB３にそれぞれ与えて評価関数値を
算出する。

評価部HKは、前述したように評価テーブル
TB１〜TB３で計算された値についてエツジ延
長の各候補点になる画素の画像データの評価関数
値を比較して最も大きな値を評価画素書き込み部
KMに与える。評価画素書き込み部KMは、評価
部HKからの最大評価関数値に対する画素の画像
データを再びラツチ回路Ｌ１〜Ｌ４，Ｌ５〜Ｌ９
のいずれかにラツチさせ、最終的に画像メモリＭ
にストアする。タイミング制御部TMCは、第１
５図Ａに示すメモリ読み出しクロツク信号、第１
５図Ｂに示すシフトクロツク信号、第１５図Ｃに
示すラツチクロツク信号などの各種タイミング信
号を送出する。前記読み出しクロツク信号は画像
メモリＭの内容を読み出す信号であり、前記シフ
トクロツク信号はシフトレジスタSR１〜SR３の
シフト動作を行なわせる信号である。またラツチ
クロツク信号は、ラツチ回路Ｌ１〜Ｌ１２のラツ
チ動作を行なわせる信号である。第１５図Ｄに示
すパルス幅は評価画素選択部STの処理時間であ
り、第１５図Ｅに示すパルス幅は評価テーブル
TB１〜TB２の算出時間である。また第１５図
Ｆに示すパルス幅は評価部HKの処理時間であ
り、第１５図Ｇに示すパルス幅は画像メモリＭの
メモリ書き込み時間である。このように第１５図
Ｄに示すように評価画素選択処理と第１５図Ｅに
示すように評価テーブル算出とが同じタイミング
で行なわれるのでエツジ追跡などの処理時間を短
縮することができる。

第１４図Ａはラツチ回路Ｌ１〜Ｌ１２で構成さ
れる３×４のマトリクスを示し、第１４図Ｂは評
価画素選択部STで処理する３×３のマトリクス
を示し、第１４図Ｃは評価部HKで処理する３×
３のマトリクスを示す。１走査周期が終了する
と、評価画素選択部STは第１４図Ｂの３×３の
マトリクスの画像データを第１４図Ｃの３×３の
マトリクスの画像データに移す。つまり、ラツチ
回路Ｌ１０の画像データはラツチ回路Ｌ１へ移
り、ラツチ回路Ｌ１の画像データはラツチ回路Ｌ
２へ移る。同様にラツチ回路Ｌ１１の画像データ
はラツチ回路Ｌ４へ移り、ラツチ回路Ｌ４の画像
データはラツチ回路Ｌ５へ移る。他のラツチ回路
についても同様に画像データが１つ右へシフトす
る。このようにラツチ回路Ｌ１０〜Ｌ１２の３個
を追加することによつて、第１４図Ｂに示す３×
３のマトリクスで前半の計算を行ない、次に１ク
ロツクシフトした第１４図Ｃに示す３×３のマト
リクスを計算するとき第１４図Ｂに示す３×３の
マトリクスの計算結果を利用することができ、後
半の計算時間が短縮される。したがつて画像処理
に要する時間は、全体として短縮されることにな
る。

次に、第２図および第１２図を参照して、アド
レス制御部ADC２の動作を説明する。第３図Ｂ
に示すアツプダウンカウンタCT２内部をＸアド
レスとＹアドレスの２つに別けて表示すると、第
３図Ｃに示すようにアツプダウンカウンタCT３
およびCT４となる。まず第２図Ｃに示すように
エツジ追跡のための画面上の走査を画面の左下か
ら画面の右上まで１回行なう動作を説明する。画
面の画素数は、横のＸ方向に256個、縦のＹ方向
に256個あるものとし、画面の左上の画素を基準
としてカウントする。ただし、この左上の画素の
位置を画面上でＸ＝０、Ｙ＝０として考える。第
２図Ｃに示す走査の出発点となる画素の位置はＸ
＝０、Ｙ＝255であるので、アツプダウン制御部
UDC２は、アツプダウンカウンタCT３を最初０
にセツトし、アツプカウント動作させ、アツプダ
ウンカウンタCT４を最初255にセツトし、ダウン
カウント動作させる。ただし、アツプダウンカウ
ンタCT３，CT４は、初期セツトで１つカウント
したものとする。これによつて、エツジ追跡のた
めの画面上の走査は、第２図Ｃに示すように画面
の左下から右上まで行なうことができるのである
（特許請求の範囲でいう第３の読み出しモードに
対応する）。アツプダウンカウンタCT３の出力で
あるＸアドレス信号とアツプダウンカウンタCT
４の出力であるＹアドレス信号とによつて、画像
メモリＭにストアされている画像データは読み出
される。

次に第２図Ｄに示すようにエツジ追跡のための
画面上の走査を画面の右上から画面の左下まで１
回行なう動作を説明する。第２図Ｄに示す走査の
出発点となる画素の位置はＸ＝255、Ｙ＝０であ
るので、アツプダウン制御部UDC２は、アツプ
ダウンカウンタCT３を最初255にセツトしダウン
カウント動作させ、アツプダウンカウンタCT４
を最初０にセツトしアツプカウント動作させる。
これによつて、エツジ追跡のための画面上の走査
は第２図Ｄに示すように画面の右上から左下まで
行なうことができるのである（特許請求の範囲で
いう第４の読み出しモードに対応する）。

第２図Ｃに示すようなエツジ追跡のための画面
上の走査により、第１２図Ｃに示すような方向に
延びるエツジの追跡が１回の走査で可能となり、
また第２図Ｄに示すようなエツジ追跡のための画
面上の走査により第１２図Ｄに示すような方向に
延びるエツジの追跡が１回の走査で可能となる。

なお、ＸアドレスおよびＹアドレスの設定によ
つて、第２図Ａ，Ｂに示すような画面上の走査に
より、第１２図Ａ，Ｂに示すような方向に延びる
エツジの追跡も当然可能である（特許請求の範囲
でいう第１および第２の読み出しモードに対応す
る）。

この実施例においては、画面の左下から右上へ
向かつて走査し、またその逆方向に走査し、さら
に画面の左下から右上へ向かつて走査し、またそ
の逆方向に走査してエツジ追跡を行なうことがで
きるため、第１６図に関連して述べた前記別の先
行技術の問題点を解決できる。すなわち、第１６
図の画素P₂₅から画素P₇までのエツジ追跡は、第
２図Ｄの方向の走査、すなわち画面の右上から左
下へ向かつて走査することにより、その走査を１
回行なうだけで画素P₂₅からP₇までのエツジ追跡
を行なうことができ、前記別の先行技術のものに
比べ、エツジ追跡処理時間を格段に短縮すること
ができる。

〔発明の効果〕

以上のように本発明によれば、各読み出しモー
ドを適宜選択して画面上の各画素の画像データを
４方向に読み出して処理を行なうことで、エツジ
追跡処理をきわめて高速に行なうことが可能とな
る。また、第１、第２および第３の一時記憶部を
設けたことにより、評価画素選択部の動作と評価
テーブルによる評価関数の算出とを同時に行なう
ことが可能となり、エツジ追跡処理に要する時間
を一層短縮することができる。

【図面の簡単な説明】

第１図は先行技術の画像処理装置のブロツク
図、第２図は走査方向を説明するための図、第３
図Ａは先行技術のアドレス制御部のブロツク図、
第３図Ｂは別の先行技術のアドレス制御部のブロ
ツク図、第３図Ｃは本発明の一実施例のアドレス
制御部のブロツク図、第４図Ａは先行技術のアド
レス変化を説明するための図、第４図Ｂは本発明
の別の先行技術のアドレス変化を説明するための
図、第５図は一時記憶部によつて同時に画像デー
タが取り出される９個の画素の説明をするための
図、第６図は先行技術の動作を説明するためのフ
ローチヤート、第７図は先行技術の動作を説明す
るためのタイミングチヤート、第８図はエツジ追
跡時の前処理動作を行なう回路のブロツク図、第
９図は画像の微分を説明するための図、第１０図
Ａは特定のラインの画像信号、第１０図Ｂはその
微分信号、第１０図Ｃはその絶対値信号の波形
図、第１１図は評価画素選択部のブロツク図、第
１２図はエツジ追跡の方向の説明図、第１３図は
本発明の一実施例のブロツク図、第１４図は本発
明の一実施例の画素選択の説明図、第１５図は本
発明の一実施例の動作を説明するためのタイミン
グチヤート、第１６図は別の先行技術のエツジ追
跡動作の説明図である。Ｍ……画像メモリ、ADC２……アドレス制御
部、SR１〜SR３……シフトレジスタ、Ｌ１〜Ｌ
１２……ラツチ回路、ST……評価画素選択部、
TB１〜TB３……評価テーブル、HK……評価
部。

Claims

【特許請求の範囲】１テレビカメラにより撮像され、その画像信号
の各画素毎に多値化された画像データを１画面分
記憶する画像メモリと、画面上の各画素の画像データを予め定めた周期
で前記画像メモリから順次直線走査しながら読み
出すアドレス制御部と、前記画像メモリから順次読み出される画像デー
タをシフトパルスにより順次シフトしながら一時
ストアし、画像のエツジ点になる中央の画素の画
像データとその周囲の８個の画素の画像データと
を同時に送出する第１の一時記憶部と、この第１の一時記憶部にストアした画像のエツ
ジ点になる中央の画素の画像データとその周囲の
８個の画素の画像データと同一の画像データを次
のシフトパルスでシフトして一時ストアし、前記
第１の一時記憶部にストアした画像のエツジ点に
なる中央の画素の画像データとその周囲の８個の
画素の画像データと同一の画像データを同時に送
出する第２の一時記憶部と、前記第１の一時記憶部から送出される周囲の８
個の画素の画像データの中からエツジ追跡の候補
点となる隣り合う３個の画素の画像データを選択
する評価画素選択部と、この評価画素選択部によつて選択された３個の
画素の画像データを一時ストアする第３の一時記
憶部と、前記第３の一時記憶部にストアされた３個の画
素の画像データの評価関数値を前記第２の一時記
憶部に記憶された画像のエツジ点になる中央の画
素の画像データに基づいて算出する評価テーブル
と、この評価テーブルによつて算出された３個の画
素の画像データの評価関数値を比較し、最大の評
価関数値を送出する評価部と、この評価部の評価結果に基づいて前記第２の一
時記憶部に記憶された周囲の８個の画素の画像デ
ータを書き換える評価画素書き込み部とを備え、前記アドレス制御部における読み出しアドレス
の発生モードとして、画面上の各画素の画像デー
タを水平方向には左から右へ垂直方向には上から
下へ順次直線走査しながら読み出す第１の読み出
しモードと、前記画面上の各画素の画像データを
水平方向には右から左へ垂直方向には下から上へ
順次直線走査しながら読み出す第２の読み出しモ
ードと、前記画面上の各画素の画像データを水平
方向には左から右へ垂直方向には下から上へ順次
直線走査しながら読み出す第３の読み出しモード
と、前記画面上の各画素の画像データを水平方向
には右から左へ垂直方向には上から下へ順次直線
走査しながら読み出す第４の読み出しモードとを
設定し、前記第１および第２の一時記憶部を、画面上の
連続した３ラインの各々の連続した４個の画素を
それぞれストアするとともにシフトパルスにより
それぞれ行方向に順次シフトする３行４列のラツ
チ回路で構成し、第１行ないし第３行の第１列な
いし第３列の９個のラツチ回路を前記第１の一時
記憶部とし、前記３行４列のラツチ回路における
第１行ないし第３行の第２列ないし第４列の９個
のラツチ回路を前記第２の一時記憶部とした画像
処理装置。