JPS60243780A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、テレビカメラによって撮像され、多値化され
たデジタル画像情報を処理する画像処理装置に関する。

背景技術 従来から濃淡画像のパターン認識を９デなうには、まず
画像中のエツジを取り出して線画（論理「０」と論理「
１」とから成り論理（１」が連なって線を描く画像）を
作成し、その後その線画の特徴を抽出してパターンの認
識を行な一層ている。濃淡画像からエツジを抽出するに
は、画像中の濃度の変化を取り出せばよいので一般に微
分法が用いられる。その微分法により、画像のエツジ要
素を抽出することかできる。たとえば３×３−次元微分
オペレータの横方向の変化を７×とし、その縦方向の変
化を／ｙとすると、２次元釣機分値の大きさＩＥＩは次
の第１式でまる。

ｌ　Ｅ　ｌ　”ａｘ２＋ａｙ２　・・・（１）またその
変化の方向は次の第２式でまる。

ｌ　Ｅ　＝　ｔ　ａ　ｎ　−’　（Ａ　ｙ　／　１１　
ｘ　）　−（２）上記第１式および第２式の演算処理で
はは、画像のエツジ線の幅は広いので、さらにエツジ線
の幅を１個の画素の幅に細めるため更に強い微分値を有
する息を抽出すする２値化処理を行なう。この２値化処
理を行なうと、原画は大略的にエツジ線画となる。ここ
で大略的とは、原画のフントラストが十分でなかったり
、ノイズの多い画像ではエツジ線は不連続になりやすい
ということである。

このようなエツジ線の不連続を連続させるために、不連
続なエツジの端点より始めて、着目する画素とその周囲
点の画素間の評価関数を計算し、その評価関数値の最も
大きい周囲点へとエツジを延長して行き、他のエッソ点
にぶつ力・るまで延長を行なう。この評価関数ｊ−１は
、次の第３式に示すようになる。

）１＝ｌＥｉｌＸｃｏｓ（／Ｅｏ−／Ｅｉ）　・・・（
３）ただし、ＩＥｉｌ　は着目する周囲点の１点の微分
値の大きさ、ｌ　Ｅ　ｉは／Ｅ（〉に対する微分値の方
向である。従来から以上のような理論に基づいて、画像
の抽出が行なわれる。

第１図は、情報処理学会第２３回（昭和５６年後期）全
国大会において発表された富田文明氏の［エツジを利用
した領域抽出」に関する画像処理装置のブロック図であ
る。画像メモリＭは、画面上の複数の画素に個別的対応
する画像データをそれぞれストアするメモリである。ア
ドレス制御部ＡＤＣは、画像メモリＭにストアされた画
像データを第２図（Ａ）に示すように画面上を順次直線
走査すると、画面」二の左上の画素から右下の画素まで
順次走査周期毎に読み出される。アドレス制御部ＡＤＣ
は、第３図（Ａ　）に示すようにカウンタＣＴ１とコン
パレータＣＰ１とを含み枯成される。カウンタＣＴＩは
、クロック端子ＣＫに与えられた前記走査周期毎のクロ
ックパルスをカウントし、そのカラン１出力を画像メモ
リＭのアドレス１５号として画像メモリＭに与える。コ
ンパレータＣＰ】は、予め設定された最終の画素に対応
する画像データがストアされている画像メモリＭの最終
アドレスとカウンタＣＴ１の前記カウント出力であるア
ドレス信号とを比較し、一致したとき端子Ｐ＝Ｑからカ
ウンタＣＴＩのクリア端子ＣＬＩこクリアイ３号を与え
る。このクリア信号」こぶって、カウンタＣＴ１はクリ
アされ、また再び第４図（Ａ）に示すように０番地から
最終番地までカウントする。

シフトレジスタＳＲＩおよびラッチ回路Ｌｌ。

Ｌ２．Ｌ３は、画像メモリＭに予めストアされている画
面の走査線の１ライン分の画素に対応する画像データを
シフト動作によりストアするものである。このシフト動
作は、アドレス制御部Ａ　Ｄ　ＣのカウンタＣＫに与え
られる画素の表ホな１個ずつ進めている走査周期毎のク
ロックパルスにより行なわれる。ラッチ回路Ｌｌ、Ｌ２
、Ｌ３は、１画素に対応する画像データをそれぞれラッ
チするものであってシフトレジスタＳＲＩの最終段から
の画像データを順次ラッチする。シフトレジスタＳＲ２
およびラッチ回路Ｌ４　、Ｌ５　、Ｌ６は、画像メモリ
Ｍに予めストアされている画面の走査線の１ライン分の
画素に対応する画像データをシフ１動作によりストアす
るものである。この１ラインは、前記のシフトレジスタ
ＳＲＩおよびラッチ回路１．ｉ、Ｌ２、Ｌ３に関連する
１ラインの画面」二の次のラインを言う。ラッチ回路Ｌ
４　ＩＬ５　ｌｌ−６は・１画素に対応する画像データ
をそれぞれラッチするものであって、シフトレジスタＳ
　Ｒ２の最終段からの画像データを順次ラッチする。シ
フトレジスタＳ　Ｒ３およびラッチ回路Ｌ７．Ｌ８゜Ｌ
９は、画像メモリＭに予めスＩ・アされてし・る画面の
走査線の１ライン分の画素に対応する画像データをシフ
ト動作によりストアするものでアル。この１ラインは、
前記のシフトレジスタＳＲ２およびラッチ回路Ｌ４　、
Ｌ５　、Ｌ６はに関連する１ラインの画面上の次のライ
ンを言う。

最終段のラッチ回路Ｌ９から送出される画像データは、
画像メモリＭ内の予め定めた画面上の画素に対応するメ
モリ領域に再びストアされる。

このようにシフトレジスタｓＲｉ・〜ＳＲ３とラッチ回
路Ｌ１〜Ｌ９とによって、ラッチ回路Ｌ　１　＝　Ｌ　
９からは第５図に示すように中央の画素５とその周囲の
８個の画素１〜４，６〜９にそれぞれ対応する画像デー
タが同時に送出され、各画像データは評価画素選択部Ｓ
Ｔに与えられる。！ｔＴＪ５図に示す９個の画素１〜９
は、シフトレジスタＳＲＩに与えられるシフトパルスと
ラッチ回路Ｌ　１〜Ｌ９に与えられるラッチパルスによ
って画面Ｂ上を矢符Ｘで示す方向に見かけ上移動し、画
面Ｂの左上から右下方向へ順次直線走査を行なう。

評価画素選択部ＳＴは、着目する中央の画素の画像デー
タを基にして、周囲の８個の画素の画像データの中から
その中火の画素が゛移動すると思われる３方向に対応す
る３個の画素の画像データを選択し、評価テーブルＴ　
Ｂ　１　＝　Ｔ　Ｉ３３にそれぞれ与える。評価テーブ
ル′「Ｂ１〜ＴＢ３は、前記３個の画素の画像データに
関する評価関数値を算出し、評価部１−Ｉ　Ｋに与える
。評価部１（Ｋは、前記評価関数値を比較検討し、最大
の評価関数値を評価画素書き込み部Ｋ　Ｍ　ｉ：書き込
む。評価画素書き込み部ＫＭは、評価部ＨＫからの最大
評価関数値に対応する画素の画像データを再びラッチ回
路Ｌ１〜Ｌ４．Ｌ６〜Ｌ９のいずれかに書き込み、最終
的に画像メモリＭに書き込まれる。

タイミング制御部ＴＭＣは、アドレス制御部Ａ　Ｄ　Ｃ
へのクロック信号、シフ１−レジスタＳ　Ｒ１〜Ｓ’　
Ｒ３へのシフト信号およびラッチ回路１゜１〜Ｌ９への
ラッチ（ｉ号などの各種タイミング信号を送出する。

ここで第６図に示す７０−チャ−１および第７図に示す
タイミングチャーＩを参照して、第１図に示ｒ先イ）−
技術の画像処理装置の動作を説明する。画像処理装置が
動作状態に入り、ステップｎ１からステップｎ２に移る
。ステップｎ２では、アドレス制御部ＡＤＣは、画像メ
モリＭに予めストアされた１画面分の画素の画像データ
を第７図（Ａ）に示すメモリ読み出し用クロック（ｉｉ
号で読み出す。ステップｏ　３では、画像メモ１７　Ｍ
から読み出された画面の走査線の各１ライン分の画素に
対応する画像データをシフトレジスタＳＲ１とラッチ回
路Ｌｌ−Ｌ３と、シフトレジスタＳＲ２とラッチ回路Ｌ
４−Ｌ６と、シフ）レジスタＳＲ３とラッチ回ＭＬ７−
Ｌ９とにそれぞれストアする。シフトレジスタＳ　Ｒ１
−ＳＲ３は、第７図（Ｂ）に示すシフトクロック信号に
より画像メモリＭ　ｈ−らの画像データをシフト騒スト
アする。ラッチ回路Ｌ１〜Ｌ９は、第７図（Ｃ）に示す
ラッチクロック信号によりラッチ動作を行なう。ステッ
プｎ４では、評価画素選択部ＳＴは前述で説明した動作
により、着目する画牽の周囲の８＠豪の内鰭１ｈ−＃−
人と毘われる方向に位置する画素を選び出す。評価画素
選択部ＳＴは、第７図（Ｄ）に示ｒパルス幅の処理時間
を有する。

ステップｎ５において、評価テーブルＴＢＩ〜ＴＢ３は
、評価画素選択部Ｓ″Ｉ゛で選ばれた３個の画素の画像
データの評価関数値を算出する。

評価テーブルＴＢＩ〜ＴＢ３の評価関数値の算出時間は
、第７図（Ｅ）に示すパルス幅である。

ステップｎ　６およびｎ７では、評価部ＩＩ　Ｋにおい
てステップｎ５における各評価関数値をトめ定めた値で
比較し、各評価関数＆ｉのいずれがが予め定めた値より
大きいときステップｎ　）ｉに移り、それ以外のときは
ステップ１１２に戻る。評価部ＨＫの処理時間は、第７
図（１勺に１１（（パルス幅である。ステップｎ　８で
は、ステップ１１７で判断された評価部ＨＫからの最大
ａｔ’　ｌ１ｌｌｉ関数値に対応する画素の画像データ
がＩ（Ｊび最終的に画像メモリＭに書き込まれる。第７
図（（ｉ　）ｔ、二小すパルス幅は、画像メモリＭ１．
：Ｉｌ！！Ｉ像デ〜りが１１１．き込まれる時間を示す
。以上のような一連の動作が終丁するとステ゛ンプｎ　
８からステップ夏１２１こ戻り、同様な処理動作が行な
われる。

次に画像のエツジ追跡を行なう処理動作について説明す
る。エツジ追跡を行なう場合、第８図に示すようにテレ
ビカメラＣＭからの画像信号を微分回路ＤＦに通した後
、アナログ／デジタル変換器Ｐによって画面上の各画素
毎にデジタルの画像データに変換し、この画像データを
１画面分画像メモリＭにストアしている。たとえば、第
９図（Ａ）に示すような画像をテレビカメラＣＭで撮像
した場合、微分回路ＤＦで微分した後の画像は第９図（
Ｂ）に示すようなエツジ部分が強調されたものとなる。

つまり、変化の大きいエツジ部は大きな微分値を有し、
変化のないエツジ部は小さな微分値となる。第９図（Ａ
）においてラインａ上の画像信号の濃淡レベルは第１０
図（Ａ＞に示すようになり、これを微分すると第１０図
（Ｂ）に示すようになる。また第１０図（Ｂ）に示す微
分値の絶対値は第１０図（Ｃａｌこ示すようになる。第
１０図（Ｃ）に示す信号を画面」二の走査線の各ライン
毎に取り出し、合成することにより第９図（Ｂ）の微分
画像が得られる。

評価画素選択部ＳＴは、ラッチ回路り、　５にラッチさ
れる。画素の画像データを中心とした第５図に示すよう
な３×３のマトリクスにおいて、画像のエツジとして追
跡すべき画素の候補を中心画素の周囲８画素から選ぶ。

たとえば、ラッチ回路Ｌ５にラッチされている画像デー
タに対応する画素の微分方向がラッチ回路Ｌ３の方向に
向いていると外、エツジの延にの候補としてはラッチ回
路Ｌ２．Ｌ３．Ｌ６にラッチされる画像データにそれぞ
れ対応する画素が選ばれる。

ラッチ回路Ｌ５にラッチされている画像データである微
分ベクトルの大きさとノｊ向のうち微分方向をコード化
するために、第１１図に示すような評価画素選択部ＳＴ
に含まれる回路が構成される。

第１１図において、トライステートデート回路０１〜Ｇ
８は、ラッチ回路Ｌ１　、Ｌ２．Ｌ３゜ＬＢ　、１．、
．９　、ＬＢ　、Ｌ７　、Ｌ４がらの各画像データを受
信して、その各画像データの通過を制御する。ラッチ回
路ＬＡ　、ＬＢ　、ＬＣは、トライステートゲート回路
Ｇ１〜Ｇ８からの画像データをストアする。カウンタ回
路ＣＮｉは、クロック信号によってラッチ回路ＬＡ　、
ＬＢ　、ＬＣにトライステ−１デート回路Ｇ　１　＝　
Ｇ　８がらの画像データを順次ラッチさせるためのタイ
ミングイＪ号を作成する。デコーダ回路ＤＣ，は、クロ
ック信号をカウントするカウンタ回路ＣＮ２からの信号
をデコード化し、トライステートデート回路６１〜Ｇ８
のデートを開くタイミングを作成する。このカウンタ回
路ＣＮ２は、ラッチ回路Ｌ５にラッチされいてる微分方
向コードをプリセット値として与えられ、このプリセッ
ト値に対応するトライステートデート回路６１〜Ｇ８の
うち３個を順次デート解放する。

第１図に戻って、評価テーブルＴＢＩ〜ＴＢＳは評価部
ＨＫに与える評価関数値を評価関数に従って算出するｍ
ｌ蕗で木っで一膵価朋齢ｄエツジ延長の各候補画素の微
分値とエツジ延長方向を示す微分方向とラッチ回路Ｌ５
にラッチされる画像データの微分方向とによって構成さ
れる。微分方向は、水平方向と垂直方向の微分ベクトル
とによってめることができる。評価部ＨＫは、評価テー
ブルＴＢＩ〜］゛Ｂ３で計算された値についてエツジ延
長の各候補点の値を比較して最も大きな値を有する候補
点を追跡画素と評価する。評価画素書き込み部ＫＭは、
評価部ＨＫで選ばれた画素に一ついて結果をラッチ回路
Ｌ１〜Ｌ４　、Ｌ６〜Ｉ、５］のいずれかに書き込み・
画素の内容を書き換える。

りお本末は８画素全てを評価すべきであるが、８個の画
素から３個の画素を選ぶのは評価関数に直線性をもたせ
であるので、３Ｘ３のマトリクスの中心画素における微
分方向によってエツジ゛追跡で選び出されする画素が限
定されているためである。上記直線性とは、エツジの追
跡を同一方向に進めることをいう。エツジ追跡の処理を
行なう場合、中心画素がエツジであり、評価されるのは
エツジの続きの画素であるとする。

ラッチ回路Ｌ　５にラッチされている画像データに対応
する画素にエツジがあり、たとえばラッチ回路Ｌ４にラ
ッチされている画像データに対応する画素が評価部）−
Ｉ　Ｋで選び出された場合、走査周期後の次の処理では
、ラッチ回路Ｌ４にラッチされていた前記画像データを
中心にして３Ｘ３のマトリクスでエツジ追跡の処理が再
び行なわれる。つまり、３×３のマトリクス内で評価し
た画素がラッチ回路Ｌｌ　、Ｌ２　、Ｌ３　。

Ｌ４にそれぞれラッチされる画像データに対応する各画
素の場合には、それらの画素の画像データがラッチ回路
Ｌ５にラッチされたときにエツジ追跡することができ、
１画面の全画素走査中にエツジ追跡の処理動作を行なう
ことができる。しかし、評価した画素がラッチ回路Ｌ６
゜Ｌ７　、Ｌ８　、Ｌ９にラッチされている画像データ
に対応する各画素である場合には、次の画面の画素走査
を待たなければエツジ追跡処理を行なうことができない
。画面上で説明すると、第１２図（Ａ）に示すようにエ
ツジが左」二から右下へ進む場合では１度の画素走査で
エツジの追跡が完了するが、第１２図（Ｂ）に示すよう
にエツジが左下から右上−進む場合ではエツジに含まれ
る画素数の走査回数が必要となり、先行技術ではエツジ
追跡処理時間が長くなるという欠点があった 目　的 本発明の目的は、上述の技術的課題を解決し、高速で画
像処理を行なうことかで外る画像処理装置を提供するこ
とである。

実施例 第１３図は、本発明の一実施例の電気的構成を示すブロ
ック図である。第１３図において、第１図に示す構成要
素に対応するものには同一の参照符を付す。第１３図に
示す画像前処理回路は、アドレス制御部ＡＤＣｉによっ
て、画像メモ１７　Ｍからの画像データの読み出しを行
なうために第２図（Ａ）に示すように画面上を順次直線
走査を行なう。これに上り画像データは画面−Ｌ二の左
上の画素がら右下の画素まで順次走査周期毎に読み出さ
れ、エツジ追跡などの画像処理をイ）°なう。次に画像
データは第２図（Ｂ）に示すように画面上の右下の画素
から左上の画素まで順次走査周期毎に読み出され、画像
処理を行なう。その他の動作は先行技術と同様である。

アドレス制御部ＡＤＣ１は、第３図（Ｂ）に示すように
アップグランカウンタＣＴ２と、コンパレータＣＰ２と
、アップダウン制御部ＵＤＣとを含み構成される。ア゛
へプダウンヵウンタＣＴ２は、そのクロック端子ＣＫに
与えられる走査周期毎のクロックパルスをカウントし、
そのカウント出力を画像メモリＭのアドレス４３号とす
る。フンパレータＣＰ２は、端子Ｐに与えられる最終ア
ドレスと端子Ｑに与えられる前記カウント出力とを比較
し、それらが一致したとき端子Ｐ＝Ｑがら一致出カをア
ップダウン制御部ＵＤＣに与える。アップダウン制御８
１ＳＵＤＣは、前記一致出方に上りアップカウント動作
からダウンカウント動作になる。前記最終アドレスとは
、画面上の右下の画素の画像データが画像メモリＭにス
Ｆ了されている番地をいう。このように７ツプダウンカ
ウンタＣＴ２がらのカウント出力により画像メモリＭは
ｔｊＳ４図（Ｂ）に示すように０番地から最終番地まで
読み出され、最終番地がら０番地まで逆に読み出される
。

このような処理動作によって、３×３のマトリクスのラ
ッチ回路Ｌ６．１．．７　、Ｌ、８　、Ｌ９が評価され
たときにも１つの画面の走査中に処理することができ、
往復走査ですべてのエツジ追跡処理が完了する。したが
ってエツジ追跡時間は、短縮されることになる。

さらに本発明は、以下の問題点を解決して、画像処理時
間を短縮するものである。

画像処理をデジタルで行なう場合、たとえば第５図に示
すように縦と横とを２５６画素でそれぞれ分解すると、
１画面上の画素数が６５５３６個となり、処理する画素
数が大きくなる。

１画素を処理する時間Ｔは、横の画素数をＮ　１１　。

縦の画素数をＮＶ、走査周期を１’　Ｓとすると、次の
第４式に表わされる。

Ｔ　＝　Ｎ　ＨＸ　Ｎ　Ｖ　Ｘ　Ｔ　Ｓ　・・・（４）
このよう−に高分解能の処理を１１なう場合、つまり画
素数を少な（出来ない場合に時間が多くかかるという問
題か生じる。本発明は、この問題点を解決するものであ
る。

第１３図に示す本件実施例は、３個のラッチ回路Ｌ１０
　、Ｌ、１１　、Ｌ１２を追加して、３×４の７１リク
スとし、ラッチ回路Ｌ　４にラッチされる画像データに
対応する画素を中心画素とし、ラッチ回路Ｌ　１　＋　
Ｌ　２　ｒ　１−５　＋　Ｌ　７　ｒ　Ｌ　８　＋Ｌ１
０　、Ｌｌ　１　、Ｌ１２にラッチされる画像データに
対応する各画素を周囲の８個の画素として、各画像デー
タを評価画素選択部ＳＴに与える。２Ｙ価画累選択部Ｓ
Ｔによって選択された画素の画像データは、ラッチ回路
Ｌ１３　、Ｌｌ４゜Ｌ　＋、　５で１走査周期の間だけ
保長し、次の走査周期においてラッチ回路Ｌ５にラッチ
されている画像データとともに評価テーブルＴＢＩ〜Ｔ
ＢＳにそれぞれ与えて５Ｔ価関数値を算出する。

評価部ＨＫは、前述したように評価テーブルＴＢＩ〜Ｔ
Ｂ３で計算された値１．二ついてエツジ延長の各候補点
になる画素の画像データの評価関数値を比較して最も大
きな値を訛価画素書き込み部ＫＭに与える。評価画系書
き述部ＫＭは、評価部ＨＫからの最大評価関数値に対応
する画素の画像データを再びラッチ回路Ｌ　１〜Ｉ−４
゜Ｌ５〜Ｌ　９のいずれかにラッチさせ、最終的に画像
メモリＭにストアする。タイミング制御部Ｔ　Ｍ　Ｃは
、第１５図（Ａ）に示すメモリ読み出しクロック信号、
第１５図（Ｂ）に示すシフトクロック信号、第１５図（
Ｃ）に示すラッチクロック信号などの各種タイミング信
号を送出する。前記読み出しクロック信号は画像メモリ
Ｍの内容を読み出す信号であり、前記シフトクロック信
号はシフトレジスタＳ　Ｉ？　１　＝　Ｓ　Ｒ３のシフ
ト動作を行なわせる信号である。またラッチクロック信
号は、ラッチ回路Ｌ　１−　Ｌ　１２のラッチ動作を行
なわせる信号である。第１５図（Ｄ）に示すパルス幅は
評価画素選択部ＳＴの処理時ｆｉｌｌであり、第１５図
（Ｅ）に示すパルス幅は評価テーブルＴＢＩ〜′Ｉ″Ｂ
２の算出時間である。また第１５図（Ｆ゛）に示針パル
ス幅は評価部ＨＫの処理時間であり、第１５図（に）に
示すパルス幅は画像メモリＭのメモリ：２Ｊ、き込み時
間である。このように第１５間（Ｄ）に示すように評価
画素選択処理と第１５１３（Ｅ）に示すように評価テー
ブル算出とが同しタイミングでおこなわれるのでエツジ
追跡などの処理時間を短縮することができる。

第１４図（Ａ）はラッチ回路Ｌ１〜Ｉ、１２で構成され
る３×４のマトリクスを示し、第１４図（１３）はル１
′価画累選択部Ｓ′Ｆで処理する３×３のマトリクスを
示し、第１４図（Ｃ）は評価部）（Ｋで処理ｒる３×３
の７１−リクスを示す。

１走査周期が終了すると、評価画素選択部５ＴＩＪ：Ｆ
５１４ｃＩ（Ｆ３）の３×３のマトリクスの画像データ
を第１４図（Ｃ）の３×３のマトリクスの画像データに
移す。つまり、ラッチ回路Ｌ１０の画イΦデータｌ十う
ツ千ｍｌ脇１１へ欽Ｏラ・ソチ回路Ｉ、１の画像データ
はラッチ回路１，２へ移る。同様にラッチ回路ｌ−１１
の画像データはラッチ回路Ｌ４へ移り、ラッチ回路Ｌ　
４の画像データはラッチ回路Ｌ　５−＼移る。、Ｑのラ
ッチ回路に一層いても同様に画像データが１つ右・＼シ
フトする。このようにラッチ回路Ｌ１０〜１．１２の３
個を追加することによって、’（Ｓ　１７１図（Ｂ）に
示す３×３のマトリクスで＋ｉｆ　１′の、１ｌＷ−を
行ない、次に１クロツクシフトした第１４図（ｃ）に示
す３×３のマトリクスを、？ｉ算するとき第１４図（Ｂ
）に示す３×３のマトリクスの、ｉｌ　＄７．結果を利
用することができ、後半の計算時間が短縮される。した
がって画像処理に要゛Ｙる時間は、全体として短縮され
ることになる。

第３図（Ｃ）は、本発明の他の実施例のアドレス制御部
ＡＤＣ２のクロック図である。第２図および第１２図を
参照して、アドレス制御部ＡＤＣ２の動作を説明する。

第３図（Ｂ）に示すアツブグウンヵウンクＣＴ　２内部
をＸアドレス）Ｙアドレスとの２つにシ用けｆ　Ｚ　、
ｒ’：十スシ第；３図（Ｃ）に示すようにアップダウン
カウンタＣＴ３および（ｉ　Ｔ　４となる、まず第２図
（Ｃ）に示すようにエツジ追跡の走査を画面の左下から
画面の右上まで１回行なう動作を説明する画面の画素数
は、横のＸ方向に２５６回、縦のＹ方向ｌこ２５６回あ
るものとし、画面のに上の画素を基準としてカラン１す
る。ただし、この左上のｌｌ！ｉｌ累の位置を画面上で
Ｘ＝Ｏ，Ｙ＝１１として考える。第３図（Ｃ）に示す走
査の出発点となる画素の位置はＸ二〇、Ｙ＝２５５であ
るので、アップダウン制御部ＵＤＣ２は、アップダウン
カウンタＣＴ３を最初０にセットし、アップカウント動
作させ、アップダウンカウンタＣＴ４を最初２５５にセ
ットし、ダウンカウント動作させる。ただしアップダウ
ンカウンタＣＴ３　、ＣＴ４は、初期セットで１つカウ
ントしたものとする。これによって、エツジ追跡走査は
、第３図（Ｃ）に示すように画面の左下から右上までお
こなうことがで評る。アップダウンカウンタＣＴ３の出
力であるＸアドレス信号とアップダウンカウンタＣ′「
４の出力であるＹアドレス信号とによって、画像メモリ
Ｍ１こスＹ了されている画像データは読み出される。

次に第２図（Ｄ）＄こ示すようにエツジ追跡走査を画面
の右上から画面の左［：よで１回行なう動作を説明する
。第２図（Ｄ）に示す走査の出発点となる画素の位置は
Ｘ＝２５５．Ｙ−０であるので、アップダウン制御部［
１１）　Ｃ２は、アップダウンカウンタＣＴ３を最初２
５５にセットしダウンカウント動作させ、アップダウン
カウンタＣＴ４を最初Ｏにセラ１しアップカウント動作
させる。これによって、エラ／”追跡走査は第３図（■
））に示すように画面の右」二がら左下まで行なうこと
ができる。

第２図（Ｃ）に示すようなエツジ追跡走査により、第１
２図（Ｃ’　）に示すような方向のエツジ追跡が１回の
走査で可能となり、また第２図（Ｄ）に示すようなエツ
ジ追跡走査により第１２図（Ｄ　）に示すような方向の
エツジ追跡が１回の走査で可能となる。

本イ′１実施例では、第１３図に示すようにラッチ回路
＋−］〜１，１２を３×４のマトリクスに構成したが、
ＮＸ　（Ｎ＋Ｍ）のマトリクスを構成して同様な動作を
行なうようにしてもよい。

効　果 以Ｊ、のように本発明によれば、画像メモリから順次読
み出される画像データをシフトパルスにより順次シフト
しなから一時スＹ了し、画像のエツジ点しこなる中央の
画素の画像データとその周囲の画素の画像データとを同
時に送出し、その時点からのシフトパルスでＩ＋ｉｊ記
画像データをシフトして一時スドアし、その中央の画素
の画像データとその周囲のＩＩ！ｉｌ素の画像データと
を同時に送出する一時記憶部をふくむことによって、画
像処理を高速で行なうことができる。

【図面の簡単な説明】

第１図は先行技術の画像処理装置のブロック図、第２図
は走査方向を説明するための図、第：（図（Ａ）は先行
技術のアドレス制御部のプロドレス制御部のブロック図
、第３し１（Ｃ）は本発明の他の実施例のアドレス制御
部ノブロック図、第４図（Δ）は先行技術のアドレス変
化を説明側るための図、第４図（１３）は本発明の一実
施例アドレス変化を説明するｒこ−）のし１、第５図は
一時記憶部１こよって同時レニ画像データが取り出され
る９個の画素の説明をするための菌、第６図は先行技術
の動作を説明するための７０−チャート、第７図は先イ
Ｉ技術の動作を説明するためのタイミングチャート、第
８図はエツジ追跡時の前処理動作を行なう回路のブロッ
ク図、第９図は画像の微分を説明するための図、第１０
図（Ａ＞は特定のラインの画像化す、第１０図ＣＢ）は
その微分信号、第１（）図（Ｃ）はその絶対値信号の波
形図、ｔ５１１図は評価画素選択部のブロック図、第１
２図はエツジ追跡のＪｊ向の説明図、第１３図は本発明
の−・′に地側のフロック図、第１４図は本発明の一実
施例の画素選択の説明図、第１５図は本発明の一実施例
のＭ・・・画像メモリ、ＡＤＣＩ　、ＡＤＣ２・・・ア
ドレス制御部、Ｓ　Ｉ＜　１〜Ｓ　Ｒ３−・−シフトレ
ジスタ１−１〜Ｌ１２・・・ラッチ回路、ＳＴ・・−評
価画素選択部、ＴＢＩ〜ＴＢ３・・・評価テーブル、）
Ｔ　Ｋ　−＝評価部 代理人　弁理士　画数　圭一部 図面の浄書（内容に変更なし） 第１図 第１２ＩｉＩｌ （Ａ）　（Ｂ） （Ｃ）　（Ｄ） 手続補正書（方式） 昭和５９年　９月２７日 特許庁長官殿 ２、発明の名称 画像処理装置 ３、補正をする者 事件との関係　出願人 住所 名　称　（５８３）松下電工株式会社（ばか１名）代表
者 ４、代理人 住　所　大阪市西区西本町１丁目１３番３８号　新興産
ビル国装置ＥＸ　０５２５−５９８５　ＩＮＴＡＰＴ　
Ｊ国際ＦＡＸ　Ｇｎｌ＆Ｇｎ　（０６）５３Ｂ−０２４
７６、補正の対象 原書、図面および委任状 ７、補正の内容 （１）訂正願書を別紙のとおりに補充する。 （２）図面の浄書（内容に変更なし）。 （３）委任状を別紙のとおりに補充する。 以　上

Claims (1)

【特許請求の範囲】
1. テレビカメラにより撮像され、その画像信号の各画素毎
   に多値化された画像データを１画面分記憶する画像メモ
   リと、画面上の各画素の画像データを予め定めた周期で
   一方向に順次直線走査しながら読み出し、次に逆方向に
   順次直線走査しながら読み出すアドレス制御部と、前記
   画像メモリから順次読み出される画像データをシフトパ
   ルスにより順次シフトしながら一時スドアし、画像のエ
   ツジ点になる中央の画素の画像データとその周囲の画素
   の画像データとを同時に送出し、その時点からのシフト
   パルスで前記画像データをシフトして一時スドアし、そ
   の中央の画素の画像データとその周囲の画素の画像デー
   タとを同時に送出する一時記憶部と、この一時記憶部か
   ら送出される周囲の画素の画像データの中からエツジ延
   長の候補点となる画素の画像データを選択する評価画素
   選択部と、この評価画素選択部によって選択された画素
   の画像データの評価関数値を比較し、最大の評価関数値
   を送出する評価部とを含むことを特徴とする画像処理装
   置。