JPH03110650A - Ｅｅｐｒｏｍチェック方式 - Google Patents
Ｅｅｐｒｏｍチェック方式Info
- Publication number
- JPH03110650A JPH03110650A JP1246320A JP24632089A JPH03110650A JP H03110650 A JPH03110650 A JP H03110650A JP 1246320 A JP1246320 A JP 1246320A JP 24632089 A JP24632089 A JP 24632089A JP H03110650 A JPH03110650 A JP H03110650A
- Authority
- JP
- Japan
- Prior art keywords
- data
- check
- eeprom
- storage area
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータを用いた装置に使用されるＥＥＰ
ＲＯＭ （エレクトリカル・イレーザブル・プログラマ
ブルＲＯＭ）に係り、特にＥＥＰＲＯＭのチェック方式
に関する。
ＲＯＭ （エレクトリカル・イレーザブル・プログラマ
ブルＲＯＭ）に係り、特にＥＥＰＲＯＭのチェック方式
に関する。
マイクロコンピュータ等のコンピュータを搭載した装置
において、電源オフ後も保持したいデータを記憶する場
合にはＥＥＰＲＯＭが使用される。
において、電源オフ後も保持したいデータを記憶する場
合にはＥＥＰＲＯＭが使用される。
そして、ＥＥＰＲＯＭの不良チェックはＥＥＰＲＯＭに
チェックデータの書き込み／読み出し処理を所定回初期
設定時毎に（例えばＥＥＰＲＯＭが使用されている装置
の電源投入毎に）行うことにより実行している。
チェックデータの書き込み／読み出し処理を所定回初期
設定時毎に（例えばＥＥＰＲＯＭが使用されている装置
の電源投入毎に）行うことにより実行している。
しかし、ＥＥＰＲＯＭのデータ書き換え回数には制限が
あり、ＥＥＰＲＯＭが使用される装置の初期設定時毎に
所定回のチェックデータの書き換え処理を行うことはＥ
ＥＰＲＯＭに記憶されている実データを、チェックの間
退避させておかなければならないだけでなく、ＥＥＰＲ
ＯＭへの実データの書き換え回数を制限することになり
、ＥＥＰＲＯＭの寿命を短くする。
あり、ＥＥＰＲＯＭが使用される装置の初期設定時毎に
所定回のチェックデータの書き換え処理を行うことはＥ
ＥＰＲＯＭに記憶されている実データを、チェックの間
退避させておかなければならないだけでなく、ＥＥＰＲ
ＯＭへの実データの書き換え回数を制限することになり
、ＥＥＰＲＯＭの寿命を短くする。
本発明は、ＥＥＰＲＯＭ内の一部にＥＥＰＲＯＭチェッ
クのための領域を設け、しかもｒ”：ＥＦＲＯＭが使用
された装置の電源投入のｍｉ回のみチェックデータの書
き込み／読み出し処理を行うことによりＥＥＰＲＯＭの
不良チェックを行いＥＥＰＲＯＭの寿命を延ばすことが
できるものである。
クのための領域を設け、しかもｒ”：ＥＦＲＯＭが使用
された装置の電源投入のｍｉ回のみチェックデータの書
き込み／読み出し処理を行うことによりＥＥＰＲＯＭの
不良チェックを行いＥＥＰＲＯＭの寿命を延ばすことが
できるものである。
ＥＥＰＲＯＭはコンピュータの電源オフ後もデータを保
持できると共に、データの書き込み／消去が可能である
ので広く使用されている。例えば、マイクロコンピュー
タを搭載したプリンタではＥＥＰＲＯＭをトータルプリ
ント枚数のカウントに使用し、マイクロコンピュータを
搭載したＮＣ工作機械ではＥＥＰＲＯＭを機械の設定状
態の記憶に使用している。このようにコンピュータに搭
載して広く使用されるＥＥＰＲＯＭに不良があった場合
にはＥＥＰＲＯＭを搭載した装置の故障や、場合によっ
ては装置の損壊につながることもある。
持できると共に、データの書き込み／消去が可能である
ので広く使用されている。例えば、マイクロコンピュー
タを搭載したプリンタではＥＥＰＲＯＭをトータルプリ
ント枚数のカウントに使用し、マイクロコンピュータを
搭載したＮＣ工作機械ではＥＥＰＲＯＭを機械の設定状
態の記憶に使用している。このようにコンピュータに搭
載して広く使用されるＥＥＰＲＯＭに不良があった場合
にはＥＥＰＲＯＭを搭載した装置の故障や、場合によっ
ては装置の損壊につながることもある。
この為、従来ＥＥＰＲＯＭのチェックはコンピュータの
電源投入毎に行われている。例えば、このＥＥＰＲＯＭ
の不良チェックはＥＥＰＲＯＭの記憶エリアへデータを
書き込み、その後このデータを読み出し、この書き込み
データと読み出しデータを比較することにより両データ
の一致を判断することにより行われている。しかも、Ｅ
ＥＰＲＯＭのチェックを確実にする為、異なったデータ
の書き込み／読み出し処理を複数回行っている。
電源投入毎に行われている。例えば、このＥＥＰＲＯＭ
の不良チェックはＥＥＰＲＯＭの記憶エリアへデータを
書き込み、その後このデータを読み出し、この書き込み
データと読み出しデータを比較することにより両データ
の一致を判断することにより行われている。しかも、Ｅ
ＥＰＲＯＭのチェックを確実にする為、異なったデータ
の書き込み／読み出し処理を複数回行っている。
しかし、このようなＥＥＰＲＯＭのチェックではチェッ
クの際実データを退避しなければならず、チェック制御
が複雑になる為ＥＥＰＲＯＭのチェックが行われていな
い場合もある。
クの際実データを退避しなければならず、チェック制御
が複雑になる為ＥＥＰＲＯＭのチェックが行われていな
い場合もある。
上記従来のＥＥＰＲＯＭのチェック装置においては、Ｅ
ＥＰＲＯＭのデータ書き換え可能回数が現在１万回程度
である為、上記ＥＥＰＲＯＭのチェックを電源投入毎に
何度も行うとＥＥＰＲＯＭに実際にデータを書き込める
回数が少なくなる。
ＥＰＲＯＭのデータ書き換え可能回数が現在１万回程度
である為、上記ＥＥＰＲＯＭのチェックを電源投入毎に
何度も行うとＥＥＰＲＯＭに実際にデータを書き込める
回数が少なくなる。
すなわち、このことはＥＥＰＲＯＭの寿命を短くするこ
とになり、実データの退避等の制御も面倒である。
とになり、実データの退避等の制御も面倒である。
本発明の課題は、チェックによるＥＥＰＲＯＭのデータ
書き換え回数を少なくして、ＥＥＰＲＯＭの寿命をのば
し、その制御も節単にできるようにすることである。
書き換え回数を少なくして、ＥＥＰＲＯＭの寿命をのば
し、その制御も節単にできるようにすることである。
本発明の手段は次の通りである。
ＥＥＰＲＯＭＩ （第１図の機能ブロック図参照、以下
同様）には、そのメモリ領域の一部にチェック種別デー
タ記憶エリアｌａとチェックデータ記憶エリアｌｂが設
けられる。
同様）には、そのメモリ領域の一部にチェック種別デー
タ記憶エリアｌａとチェックデータ記憶エリアｌｂが設
けられる。
チェック制御手段２は、上記チェック種別データ記憶エ
リアＩａのデータに基づき上記チェックデータ記憶エリ
アｌｂに所定のチェックデータを書き込んだ後接チェッ
クデータを読み出し両データの一致を判別し、両データ
が一致しているか否かによりＥＥＰＲ，ＯＭの良／不良
をチェックする。
リアＩａのデータに基づき上記チェックデータ記憶エリ
アｌｂに所定のチェックデータを書き込んだ後接チェッ
クデータを読み出し両データの一致を判別し、両データ
が一致しているか否かによりＥＥＰＲ，ＯＭの良／不良
をチェックする。
本発明の手段の作用は次の通りである。
チェック制御手段２はチェック処理を実行する際、チェ
ックデータ記憶エリアｌｂにチェックデータを書き込み
、また占き込んだデータを読み出す処理を行い、さらに
両データを比較して両データが一致するか否かを判別し
てＥＥＰＲＯＭの良／不良のチェックを行う。その際ど
のようなチェックデータの書き込み／読み出し処理を行
うかをＥＥＰＲＯＭＩ内の一部の領域に設けられたチェ
ック種別データ記憶エリアｌａのデータに基づいて行う
。
ックデータ記憶エリアｌｂにチェックデータを書き込み
、また占き込んだデータを読み出す処理を行い、さらに
両データを比較して両データが一致するか否かを判別し
てＥＥＰＲＯＭの良／不良のチェックを行う。その際ど
のようなチェックデータの書き込み／読み出し処理を行
うかをＥＥＰＲＯＭＩ内の一部の領域に設けられたチェ
ック種別データ記憶エリアｌａのデータに基づいて行う
。
したがって、ＥＥＰＲＯＭの使用寿命を延ばし、その制
御も節単にできる。
御も節単にできる。
以下、第２図乃至第４図を参照しながら実施例を説明す
る。
る。
第２図は一実施例のＥＥＰＲＯＭチェック装置のシステ
ム構成図である。同図はある制御装置のｃｐｕ （中央
処理袋！りとＥＥＰＲＯＭのシステムを示すものでもあ
る。したがって、ＣＩ’Ｕ６はその制御装置の全体制御
を行い、ＥＥＰＲＯＭ７は上記制御処理の間作成される
データの中で電源オフ後も保存したいデータを書き込む
メモリである。すなわち、ＣＰＵ６は不図示のシステム
ＲＯＭに接続され、装置の全体制御処理を行う。
ム構成図である。同図はある制御装置のｃｐｕ （中央
処理袋！りとＥＥＰＲＯＭのシステムを示すものでもあ
る。したがって、ＣＩ’Ｕ６はその制御装置の全体制御
を行い、ＥＥＰＲＯＭ７は上記制御処理の間作成される
データの中で電源オフ後も保存したいデータを書き込む
メモリである。すなわち、ＣＰＵ６は不図示のシステム
ＲＯＭに接続され、装置の全体制御処理を行う。
ＥＥＰＲＯＭ７はチｓ、ｙりＮｏ、記憶エリア７ａ、チ
ェックデータ記憶エリア７ｂ、実データ記憶工リア７ｃ
で構成されている。チェック阻記憶エリア７ａは１〜４
までのナンバーのいずれか一つを記憶し、チェックＮｏ
、記憶エリア７ａに記憶されるナンバーはＥＥＰＲＯＭ
７のチェックが行われる毎に１→２→３→４→ｌ→・・
・と更新される。
ェックデータ記憶エリア７ｂ、実データ記憶工リア７ｃ
で構成されている。チェック阻記憶エリア７ａは１〜４
までのナンバーのいずれか一つを記憶し、チェックＮｏ
、記憶エリア７ａに記憶されるナンバーはＥＥＰＲＯＭ
７のチェックが行われる毎に１→２→３→４→ｌ→・・
・と更新される。
ＣＰＵ６はＥＥＰＲＯＭ７のチェックを行う時上記チェ
ックＮα記憶エリア７ａからナンバーデータを読み出す
と共に、ＥＥＰＲＯＭ７のチェック終了後はチェック漱
記憶エリア７ａヘナンバーの更新信号を出力する。また
、ＣＰＵ６は詳しくは後述するようにＥＥＰＲＯＭ７の
チェックの時にはチェックＮｏ、記憶エリア７ａから読
み出したナンバーデータにしたがった処理を行う。
ックＮα記憶エリア７ａからナンバーデータを読み出す
と共に、ＥＥＰＲＯＭ７のチェック終了後はチェック漱
記憶エリア７ａヘナンバーの更新信号を出力する。また
、ＣＰＵ６は詳しくは後述するようにＥＥＰＲＯＭ７の
チェックの時にはチェックＮｏ、記憶エリア７ａから読
み出したナンバーデータにしたがった処理を行う。
チェックデータ記憶エリア７ｂはＣＰＵ６が上記のよう
に読み出したナンバーデータに基づいて対応するチェッ
ク処理を行う時、所定のチェックデータが書き込まれ、
また書き込まれたチェックデータが読み出されるエリア
である。
に読み出したナンバーデータに基づいて対応するチェッ
ク処理を行う時、所定のチェックデータが書き込まれ、
また書き込まれたチェックデータが読み出されるエリア
である。
実データ記憶エリア７ＣはＣＰＵ６の処理により作成さ
れ、記憶を必要とする実際のデータを記憶するエリアで
ある。
れ、記憶を必要とする実際のデータを記憶するエリアで
ある。
以下、ＥＥＰＲＯＭ７のチェック処理動作を第３図のフ
ローチャート及び第４図の処理工程図を用いて説明する
。
ローチャート及び第４図の処理工程図を用いて説明する
。
本実施例のＥＥＰＲＯＭ７を使用する装置の電源を投入
すると、ＣＰＵ６は装置の初期設定処理を実行する。こ
の初期設定処理の中で第３図に示すＥＥＰＲＯＭ７のチ
ェック処理が行われる。二〇ＥＥＰＲＯＭ７のチェック
処理は、先ずＥＥＰＲＯＭ７のチェックＮα記憶エリア
７ａに記憶されているナンバーデータをＣＰＵ６に読み
−出すことから始まる（ステップ（以下Ｓで示す）１）
。但し、ＥＥＰＲＯＭ７を装置に取り付は初めて使用す
る時には上記チェックＮα記憶エリア７ａにはナンバー
データとして“１″が設定されているものとする。ＣＰ
Ｕ６は上記最初の処理ではナンバーデータとしてデータ
“１”を読出す為ナンバーデータ“ｌ”に対応したチェ
ック処理を以下実行する（３２、Ｓ３）。この処理は、
第４図に胤１として示す処理であり、ＣＰＵ６からチェ
ックデータ記憶エリア７ｂ内の全てのエリアに同じ１６
進のチェックデータ“５，５”を書き込み、さらに書き
込んだデータ“５５”をＣＰＵ６へ読み出す処理である
。また、同図に示すチェックデータ記憶エリア７ｂの下
位エリアに示すデータ“００”はまだチェックデータ“
５５”が書き込まれていない状態を示す、そして、ＣＰ
Ｕ６はチェックデータ記憶エリア７ｂへ出力したチェッ
クデータとチェックデータ記憶エリア７ｂの同じエリア
から読み出したデータを比較し、同一データであるか判
断する。この処理をチェックデータ記憶エリア７ｂ内の
全てのエリアに対して行い、書き込んだデータと読み出
たデータが全てのエリアに対して同一であればＥＥＰＲ
ＯＭ７に不良は無いものと判断する。一方、チェックデ
ータ記憶エリア７ｂ内のいずれか一つのエリアでも書き
込みデータと読み出しデータが一致しなければＥＥＰＲ
ＯＭ７は不良であると判断する。尚、上記処理はナンバ
ーデータ“１“を指定することにより不図示のシステム
ＲＯＭ内に書き込まれたプログラムにより行われる。
すると、ＣＰＵ６は装置の初期設定処理を実行する。こ
の初期設定処理の中で第３図に示すＥＥＰＲＯＭ７のチ
ェック処理が行われる。二〇ＥＥＰＲＯＭ７のチェック
処理は、先ずＥＥＰＲＯＭ７のチェックＮα記憶エリア
７ａに記憶されているナンバーデータをＣＰＵ６に読み
−出すことから始まる（ステップ（以下Ｓで示す）１）
。但し、ＥＥＰＲＯＭ７を装置に取り付は初めて使用す
る時には上記チェックＮα記憶エリア７ａにはナンバー
データとして“１″が設定されているものとする。ＣＰ
Ｕ６は上記最初の処理ではナンバーデータとしてデータ
“１”を読出す為ナンバーデータ“ｌ”に対応したチェ
ック処理を以下実行する（３２、Ｓ３）。この処理は、
第４図に胤１として示す処理であり、ＣＰＵ６からチェ
ックデータ記憶エリア７ｂ内の全てのエリアに同じ１６
進のチェックデータ“５，５”を書き込み、さらに書き
込んだデータ“５５”をＣＰＵ６へ読み出す処理である
。また、同図に示すチェックデータ記憶エリア７ｂの下
位エリアに示すデータ“００”はまだチェックデータ“
５５”が書き込まれていない状態を示す、そして、ＣＰ
Ｕ６はチェックデータ記憶エリア７ｂへ出力したチェッ
クデータとチェックデータ記憶エリア７ｂの同じエリア
から読み出したデータを比較し、同一データであるか判
断する。この処理をチェックデータ記憶エリア７ｂ内の
全てのエリアに対して行い、書き込んだデータと読み出
たデータが全てのエリアに対して同一であればＥＥＰＲ
ＯＭ７に不良は無いものと判断する。一方、チェックデ
ータ記憶エリア７ｂ内のいずれか一つのエリアでも書き
込みデータと読み出しデータが一致しなければＥＥＰＲ
ＯＭ７は不良であると判断する。尚、上記処理はナンバ
ーデータ“１“を指定することにより不図示のシステム
ＲＯＭ内に書き込まれたプログラムにより行われる。
ＣＰＵ６は上記処理を終了すると、チェックＮα記憶エ
リア７ａへ随更新信号を出力しチェックＮα記憶エリア
７ａに記憶されていたナンバーデータを“１”から“２
°”へ更新する（Ｓ４）。さらに、上記更新データがデ
ータ“４″より大きいか判断し、もし上記更新データが
データ“４”より大きければチェック阻記憶エリア７ａ
に記憶するナンバーデータを“１″とする（Ｓ５．３６
）。しかし、上記最初の処理ではナンバーデータは“２
”である為、処理（Ｓ６）を実行することなくＥＥＰＲ
ＯＭ７のチェック処理を終了する。
リア７ａへ随更新信号を出力しチェックＮα記憶エリア
７ａに記憶されていたナンバーデータを“１”から“２
°”へ更新する（Ｓ４）。さらに、上記更新データがデ
ータ“４″より大きいか判断し、もし上記更新データが
データ“４”より大きければチェック阻記憶エリア７ａ
に記憶するナンバーデータを“１″とする（Ｓ５．３６
）。しかし、上記最初の処理ではナンバーデータは“２
”である為、処理（Ｓ６）を実行することなくＥＥＰＲ
ＯＭ７のチェック処理を終了する。
以上のようにして、装置への電源投入後のＥＥＰＲＯＭ
７のチェックを終了すると、装置の通常の処理が実行さ
れる０例えば、装置がプリンタであればプリント処理が
実行され、ＥＥＰＲＯＭ７の実データ記憶エリア７Ｃに
トータルプリント枚数等のデータ記憶を行わせる。
７のチェックを終了すると、装置の通常の処理が実行さ
れる０例えば、装置がプリンタであればプリント処理が
実行され、ＥＥＰＲＯＭ７の実データ記憶エリア７Ｃに
トータルプリント枚数等のデータ記憶を行わせる。
次に、上記処理を終了し装置の電源をオフした後、例え
ば再度衣の日に装置を使用する為電源を投入すると、装
置の初期設定の際前述のようにＥＥＰＲＯＭ７のチェッ
ク処理も同時に行われる。
ば再度衣の日に装置を使用する為電源を投入すると、装
置の初期設定の際前述のようにＥＥＰＲＯＭ７のチェッ
ク処理も同時に行われる。
この時の（２回目の）ＥＥＰＲＯＭ７のチェック処理で
は、ＥＥＰＲＯＭＶ内のチェックＮα記憶エリア７ａに
前述のようにナンバーデータとして°“２°゛が設定さ
れていることから、ＣＰＵ６はチェックＮα記憶エリア
７ａからデータ“２”を読み出し対応する処理を実行す
る（Ｓｌ、Ｓ２．３７）この処理は第４図のＮα２に示
すように、１６進データのチェックデータ“ＡＡ″をチ
ェックデータ記憶エリア７ｂ内の全てのエリアに書き込
み、さらに書き込んだデータを読み出し、ＣＰＵ６は前
述と同様側データの一致を判断する。そして、書き込ん
だデータと読み出たデータが全てのエリアに対して同一
であればＥＥＰＲＯＭ７は異常無しと判断し、一方、い
ずれか一つのエリアでもデータの一致がなければＥ Ｅ
Ｐ ’ＲＯＭ ７は不良であると判断する（尚、第４
図のＮα２の処理の下位に示すデータ“５５°”は前述
のＮα１の処理で書き込まれたチェックデータ“５５″
がまだ新たなチェックデーラダ’ Ａ Ａ ”に変換さ
れる前の状態であることを示す）。
は、ＥＥＰＲＯＭＶ内のチェックＮα記憶エリア７ａに
前述のようにナンバーデータとして°“２°゛が設定さ
れていることから、ＣＰＵ６はチェックＮα記憶エリア
７ａからデータ“２”を読み出し対応する処理を実行す
る（Ｓｌ、Ｓ２．３７）この処理は第４図のＮα２に示
すように、１６進データのチェックデータ“ＡＡ″をチ
ェックデータ記憶エリア７ｂ内の全てのエリアに書き込
み、さらに書き込んだデータを読み出し、ＣＰＵ６は前
述と同様側データの一致を判断する。そして、書き込ん
だデータと読み出たデータが全てのエリアに対して同一
であればＥＥＰＲＯＭ７は異常無しと判断し、一方、い
ずれか一つのエリアでもデータの一致がなければＥ Ｅ
Ｐ ’ＲＯＭ ７は不良であると判断する（尚、第４
図のＮα２の処理の下位に示すデータ“５５°”は前述
のＮα１の処理で書き込まれたチェックデータ“５５″
がまだ新たなチェックデーラダ’ Ａ Ａ ”に変換さ
れる前の状態であることを示す）。
その後前述と同様、ＣＰＵ６はチェックＮｏ記憶エリア
７ａへＮｏ、更新信号を出力し、ナンバーデータをデー
タ“２”から“３°°に更新し、更新されたデータが°
“４“より大きいが否かの判断を行って第２回目のＥＥ
ＰＲＯＭ７のチェック処理を終了する。
７ａへＮｏ、更新信号を出力し、ナンバーデータをデー
タ“２”から“３°°に更新し、更新されたデータが°
“４“より大きいが否かの判断を行って第２回目のＥＥ
ＰＲＯＭ７のチェック処理を終了する。
上記ＣＰＵ６の１回目のチェックデータ“５５”は２進
数では”０１０１０１０１”であり、２回目のチェック
データ“’ＡＡ″は２進数では“１゜１０１０１０”で
ある。すなわち、これらの交互に異なるデータを用いて
ＥＥＰＲＯＭ７の不良を判断することはＥＥＰＲＯＭ７
とＣＰＵ６間のデータバスの配線不良も同時に判断でき
るものである。
数では”０１０１０１０１”であり、２回目のチェック
データ“’ＡＡ″は２進数では“１゜１０１０１０”で
ある。すなわち、これらの交互に異なるデータを用いて
ＥＥＰＲＯＭ７の不良を判断することはＥＥＰＲＯＭ７
とＣＰＵ６間のデータバスの配線不良も同時に判断でき
るものである。
次に、同様にして装置の電源を投入すると（３回目）、
チェックＮｏ、記憶エリア７ａに記憶されたナンバーデ
ータ“３°“に基づく処理をＣＰＵ６は実行し、チェッ
クデータ記憶エリア７ｂにチェックデータ“ｏｉ””、
ｏ２”、“０４″ ・・・と２進数で表した場合にいず
れが１ビツトのみにデータ“１“が含まれるデータを書
き込む。そして、同様に上記データを読み出して両デー
タの一致を確認する（Ｓ １−３２ →５８−３４−３
５−３６）さらに、例えば第４回目に装置の電源を投入
するときにはチェックＮα記憶エリア７ａに記憶された
ナンバーデータ“４″に基づく処理をＣＰＵ６は実行し
、チェックデータ記憶エリア７ｂにチェックデータ“ｆ
ｅ”、“ｆｄ”、”ｆｂ″ ・・・と２進数で表した場
合にいずれが１ビツトのみにデータ“Ｏｏ”が含まれる
データを書き込み、同様に上記データを読み出して両デ
ータの一致を確認する（Ｓ １ →Ｓ ２ →Ｓ ９−
３４ →Ｓ ５−３６ ） 、上記処理Ｓ８、Ｓ９はチ
ェックデータのいずれが１ビツトにデータ“°ｌ′、又
は０”を含むデータであり、このチェックで両データが
一致しない場合には特にＥＥＰＲＯＭ７の不良のみなら
ずＣＰＵ６とＥＥＰＲＯＭ７との間のアドレスバスに異
常がある場合もあり、上記処理によりＥＥＰＲＯＭ７の
チェックのみならずアドレスバスのチェックも含んで行
うことができる。
チェックＮｏ、記憶エリア７ａに記憶されたナンバーデ
ータ“３°“に基づく処理をＣＰＵ６は実行し、チェッ
クデータ記憶エリア７ｂにチェックデータ“ｏｉ””、
ｏ２”、“０４″ ・・・と２進数で表した場合にいず
れが１ビツトのみにデータ“１“が含まれるデータを書
き込む。そして、同様に上記データを読み出して両デー
タの一致を確認する（Ｓ １−３２ →５８−３４−３
５−３６）さらに、例えば第４回目に装置の電源を投入
するときにはチェックＮα記憶エリア７ａに記憶された
ナンバーデータ“４″に基づく処理をＣＰＵ６は実行し
、チェックデータ記憶エリア７ｂにチェックデータ“ｆ
ｅ”、“ｆｄ”、”ｆｂ″ ・・・と２進数で表した場
合にいずれが１ビツトのみにデータ“Ｏｏ”が含まれる
データを書き込み、同様に上記データを読み出して両デ
ータの一致を確認する（Ｓ １ →Ｓ ２ →Ｓ ９−
３４ →Ｓ ５−３６ ） 、上記処理Ｓ８、Ｓ９はチ
ェックデータのいずれが１ビツトにデータ“°ｌ′、又
は０”を含むデータであり、このチェックで両データが
一致しない場合には特にＥＥＰＲＯＭ７の不良のみなら
ずＣＰＵ６とＥＥＰＲＯＭ７との間のアドレスバスに異
常がある場合もあり、上記処理によりＥＥＰＲＯＭ７の
チェックのみならずアドレスバスのチェックも含んで行
うことができる。
したがって、チェックＮα記憶エリア７ａに順次ナンバ
ーデータ“１″〜“４”を繰り返して入力することによ
り、ＣＰＵ６はＮα１〜ＮＯ，４のチェック処理を装置
の電源投入毎に繰り返して行い、不良の無いＥＥＰＲＯ
Ｍ７に実データの記憶を行わせることができる。しかも
、本実施例のＥＥＰＲＯＭのチェックは装置の電源投入
の時の１回しか行わない為、ＥＥＰＲＯＭ７の寿命を短
くすることもなく、またチェックデータ記憶エリア７ｂ
を特別にＥＥＰＲＯＭ７に設けこのチェックデータ記憶
エリア７ｂへチェックデータの書き込み処理を行うこと
によりＥＥＰＲＯＭ７のチェックを行うので、実データ
を記憶する時に実データ記憶エリア７ｃのデータ記憶処
理の障害となることもない。
ーデータ“１″〜“４”を繰り返して入力することによ
り、ＣＰＵ６はＮα１〜ＮＯ，４のチェック処理を装置
の電源投入毎に繰り返して行い、不良の無いＥＥＰＲＯ
Ｍ７に実データの記憶を行わせることができる。しかも
、本実施例のＥＥＰＲＯＭのチェックは装置の電源投入
の時の１回しか行わない為、ＥＥＰＲＯＭ７の寿命を短
くすることもなく、またチェックデータ記憶エリア７ｂ
を特別にＥＥＰＲＯＭ７に設けこのチェックデータ記憶
エリア７ｂへチェックデータの書き込み処理を行うこと
によりＥＥＰＲＯＭ７のチェックを行うので、実データ
を記憶する時に実データ記憶エリア７ｃのデータ記憶処
理の障害となることもない。
尚、本実施例ではチェックＮα記憶エリア７ａへ記憶す
るナンバーデータとして１〜４を用いたが、４つに限る
わけではない。また、本実施例ではＣＰＵ６からチェッ
クＮα記憶エリア７ａへＮα更新信号を出力するように
構成したが、チェックＮα記憶エリア７ａから自動的に
更新されたナンバーデータが出力されるように構成して
も良い。
るナンバーデータとして１〜４を用いたが、４つに限る
わけではない。また、本実施例ではＣＰＵ６からチェッ
クＮα記憶エリア７ａへＮα更新信号を出力するように
構成したが、チェックＮα記憶エリア７ａから自動的に
更新されたナンバーデータが出力されるように構成して
も良い。
［発明の効果〕
本発明によれば、ＥＥＰＲＯＭへの実データの書き込み
回数を増すことができ、ＥＥＰＲＯＭの寿命を延ばすこ
とが可能となり、さらにこのＥＥＰＲＯＭを搭載した装
置の使用期間を延ばすことも可能となる。
回数を増すことができ、ＥＥＰＲＯＭの寿命を延ばすこ
とが可能となり、さらにこのＥＥＰＲＯＭを搭載した装
置の使用期間を延ばすことも可能となる。
マタ、ＥＥＰＲＯＭへのバス線のチェックも可能となる
。
。
第１図は本発明の機能ブロック図、
第２図は一実施例のＥＥＰＲＯＭチェック装置のシステ
ム構成図、 第３図は一実施例のＥＥＰＲＯＭチェック装置のフロー
チャート、 第４図は一実施例のＥＥＰＲＯＭチェック装置の処理工
程図である。 ■ ・ ＥＥＰＲＯＭ、 ・チェック制御手段。
ム構成図、 第３図は一実施例のＥＥＰＲＯＭチェック装置のフロー
チャート、 第４図は一実施例のＥＥＰＲＯＭチェック装置の処理工
程図である。 ■ ・ ＥＥＰＲＯＭ、 ・チェック制御手段。
Claims (1)
- ＥＥＰＲＯＭのメモリ領域の一部をチェック種別デー
タ記憶エリアとチェックデータ記憶エリアとし、チェッ
ク制御手段は、上記チェック種別データ記憶エリアのデ
ータに基づき上記チェックデータ記憶エリアに所定のチ
ェックデータを書き込んだ後このチェックデータを読み
出して両データの一致を判別することによりチェックを
行うことを特徴とするＥＥＰＲＯＭチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246320A JPH03110650A (ja) | 1989-09-25 | 1989-09-25 | Ｅｅｐｒｏｍチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246320A JPH03110650A (ja) | 1989-09-25 | 1989-09-25 | Ｅｅｐｒｏｍチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110650A true JPH03110650A (ja) | 1991-05-10 |
Family
ID=17146803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1246320A Pending JPH03110650A (ja) | 1989-09-25 | 1989-09-25 | Ｅｅｐｒｏｍチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110650A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869213A (ja) * | 1994-08-30 | 1996-03-12 | Canon Inc | 画像形成装置および画像形成方法 |
| JP2012523599A (ja) * | 2009-04-08 | 2012-10-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 有限の耐久性および／または持続性を有するメモリ装置からのモニタ・データの情報を分析する方法およびシステム |
| JP2014532953A (ja) * | 2011-11-01 | 2014-12-08 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 省電力混合電圧不揮発性メモリ集積回路 |
| JP2018142053A (ja) * | 2017-02-27 | 2018-09-13 | クラリオン株式会社 | 不揮発性メモリー判定装置、不揮発性メモリー判定装置の制御方法、及び、車載装置 |
-
1989
- 1989-09-25 JP JP1246320A patent/JPH03110650A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869213A (ja) * | 1994-08-30 | 1996-03-12 | Canon Inc | 画像形成装置および画像形成方法 |
| JP2012523599A (ja) * | 2009-04-08 | 2012-10-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 有限の耐久性および／または持続性を有するメモリ装置からのモニタ・データの情報を分析する方法およびシステム |
| JP2014532953A (ja) * | 2011-11-01 | 2014-12-08 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 省電力混合電圧不揮発性メモリ集積回路 |
| CN104681087A (zh) * | 2011-11-01 | 2015-06-03 | 硅存储技术公司 | 具有功率节省的混合电压非易失性存储器集成电路 |
| US9378838B2 (en) | 2011-11-01 | 2016-06-28 | Silicon Storage Technology, Inc. | Mixed voltage non-volatile memory integrated circuit with power saving |
| JP2018142053A (ja) * | 2017-02-27 | 2018-09-13 | クラリオン株式会社 | 不揮発性メモリー判定装置、不揮発性メモリー判定装置の制御方法、及び、車載装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3764167B2 (ja) | プログラマブル不揮発性記憶装置用のオンチップメモリ冗長回路及びそのプログラミング方法 | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| US6336176B1 (en) | Memory configuration data protection | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| JPH07114497A (ja) | 半導体集積回路装置 | |
| JPS63133238A (ja) | デジタルデータ処理システム | |
| JP2001501000A (ja) | エラー検出および訂正を有する半導体メモリ装置 | |
| DE102007058418A1 (de) | Fehlerkorrektur in Speicherbauteilen | |
| US6546517B1 (en) | Semiconductor memory | |
| KR100377608B1 (ko) | 데이터 처리장치 및 데이터 처리방법 | |
| JPH03110650A (ja) | Ｅｅｐｒｏｍチェック方式 | |
| JPH03147086A (ja) | Ｉｃカード | |
| JP3225938B2 (ja) | 半導体装置およびその故障救済方法 | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| CN117573155B (zh) | 产品信息处理方法及芯片 | |
| JP2701591B2 (ja) | 自動車電話装置の自己診断方法 | |
| JP2713583B2 (ja) | 電子機器 | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JP2000194605A (ja) | フラッシュメモリのリフレッシュ装置、そのリフレッシュ方法及びフラッシュメモリ | |
| JPH07122087A (ja) | Ｅｅｐｒｏｍエラーチェック方式 | |
| JPH03211619A (ja) | データ処理装置 | |
| JP2024081896A (ja) | 不揮発性メモリの検査方法及び不揮発性メモリの検査装置 | |
| JP2001075796A (ja) | マイクロコンピュータ及びそのファームウェア書込みシステム及び書込み方法 | |
| JPH07192498A (ja) | 不揮発性メモリ及びその検査方法 | |
| JPH02310642A (ja) | マイクロコンピュータシステムおよびデータ書込み方法 |