JPH03110852A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、バイポーラトランジスタを集積した半導体
装置に関するものである。

［従来技術］ 従来、バイポーラ・ＩＣにおける素子の分離としては、
第１８図に示すようにＰＮ接合により行なわれている。

つまり、埋込Ｎ　領域１を形成した後にＮ−エピタキシ
ャル領域２を形成し、Ｎエピタキシャル領域２内に素子
を形成するとともにその周囲にアイソレーション領域（
Ｐ　領域）３を配置していた。さらに、素子（トランジ
スタ）の回りにディープＮ＋領域４を形成して飽和電圧
ｙｓａｔを下げるようにしている。

［発明が解決しようとする課題］ ところが、素子の絶縁分離のために素子の回りにアイソ
レーション領域（Ｐ　領域）３を形成する必要があり、
微細化の障害となっていた。又、飽和電圧ｙｓａｔを下
げるために素子の回りにディープＮ＋領域４を形成しよ
うとすると、アイソレーション領域（Ｐ　領域）３との
間に隙間を設ける必要があるとともに、基板表面方向か
らのイオンの打込み時及びその後のアニールの際にディ
ープＮ＋領域４が横方向にも広がるために素子（トラン
ジスタ）の占有面積が大きくなってしまっていた。又、
このアニールの際に埋込Ｎ　領域１も広がってしまうと
いう問題があった。さらに、埋込Ｎ＋領領域を形成する
ためのマスクが必要であったために、ロス１〜高となっ
ていた。

この発明の第１の目的は、バイポーラトランジスタの絶
縁分離を行なうとともに飽和電圧を下げ、かつ微細化を
図ることができる半導体装置を提供することにある。又
、第２の目的は、製造が容易な半導体装置の製造方法を
提供することにある。

［課題を解決するための手段］ 第１の発明は、基板と、前記基板上に配置され、第１導
電型半導体からなる島と、前記島の外周部に形成された
絶縁層と、コレクタの一部となり、前記島における前記
基板上又は前記絶縁層の内側の少なくともいずれか一方
に形成され、前記第１導電型半導体の不純物濃度より高
濃度の不純物濃度を有する第１導電型の領域と、前記島
内に形成される第２導電型のベース領域と、前記島内に
形成される第１導電型のエミッタ領域とを備えてなる半
導体装置をその要旨とする。

第２の発明は、基板上に所定の不純物ａ度の第１導電型
半導体を形成する第１工程と、前記第１導電型半導体を
トランジスタ島に区画する第２工程と、前記トランジス
タ島の外周より第１導電型不純物を導入して該トランジ
スタ島の外周部にコレクタの一部となる前記所定の不純
物濃度よりも高濃度の不純物濃度を有する領域を形成す
るとともに、当該高不純物濃度領域の外周部に絶縁層を
形成する第３工程とからなる半導体装置の製造方法をそ
の要旨とする。

第３の発明は、第２の発明におりる第３工程がトランジ
スタ島の外周部とエミッタ領域に同時に第１導電型不純
物を導入するものである半導体装置の製造方法をその要
旨とする。

［作用］ 第１の発明は、バイポーラトランジスタの形成領域の外
周部に素子分離を図るための絶縁層が配置されるととも
に、飽和電圧を下げるための第１導電型の高不純物濃度
領域が形成されるが、絶縁層を表面からの拡散によらず
、島の外周部から形成でき微細化が可能となる。

第２の発明は、第１工程により基板上に所定の不純物濃
度の第１導電型半導体が形成され、第２工程により第１
導電型半導体がトランジスタ島に区画され、第３工程に
よりマスクなしに１〜ランジスタ島の外周より第１導電
型不純物が導入されトランジスタ島の外周部にコレクタ
の一部となる所定の不純物濃度よりも高濃度の不純物ｍ
度を有する領域が形成されるとともに、この高不純物濃
度領域の外周部に絶縁層が形成される。

第３の発明は、第２の発明での第３工程においてトラン
ジスタ島の外周部とエミッタ領域に同時に第１導電形不
純物が導入され、工程の短縮化が図られる。

［第１実施例］ 以下、この発明を具体化した一実施例を図面に従って説
明する。

第１図には本実施例のバイポーラトランジスタを集積し
た半導体装置の断面図を示し、第２図〜第１０図にはそ
の製造工程を示す。

まず、第２図に示すように、Ｎ型シリコン基板１０の表
面を鏡面研磨するとともに、気相拡散法を用いてアンチ
モンを拡散させ厚さ３μｍのバイポーラトランジスタの
コレクタの一部となるＮ＋領域１１を形成する。又、第
３図に示すように、Ｐ型シリコン基板１２の表面を鏡面
研磨するともに、熱酸化して０．９μｍの厚さの絶縁層
としてのシリコン酸化膜１３を形成する。そして、第４
図に示すように、前記シリコン基板１０のＮ＋領域１１
とＰ型シリコン基板１２のシリコン酸化膜１３とが対向
するようにして側基板１０．１２を張り合せ、１１００
℃に加熱することにより直接接合法で接合させる。

次に、第５図のように研磨法を用いてＮ型シリコン基板
１０の不要部分を除去し、Ｎ型シリコン基板１０の厚さ
を５μｍにする。これにより、従来の埋込エピウェハに
相当するり板が形成される。

水沫では、製品の種類（品種）によって埋込みエビのよ
うに基板が変わらないので、このウェハをストックし、
ベース形成工程からマスク工程がスタートすることが可
能である。

尚、ここまでの基板の表面の絶縁層上に、バイポーラト
ランジスタのコレクタの一部となるＮ＋領賊１１を有す
る半導体層の配置は、上述したものの他に、第５図にお
Ｃプるシリコン酸化膜１３及びＰ型シリコン基板１２の
代りにガラス基板や法フッイヤ基板を用いて行なったり
、あるいは、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎｂｙ　
　Ｉｍｐｌａｎｔｅｄ　　Ｏｘｙｇｅ−ｎ）により同様
な構造を作ってもよい。又は、Ｐ型シリコン基板と高濃
度Ｎ型基板を酸化シリコン層が間にある状態で接合し、
研磨法を用いて高濃度Ｎ型基板の不要部分を除去した後
、エピタキシャル法で低濃度Ｎ型シリコンを形成するこ
とにより、同様な構造を作ってもよい。

引続き、第６図に示すように、ベース形成用マスクを用
いて、通常のホトエッチ技術及びボロン拡散技術を用い
て、Ｎ型シリコン基板１０にＰ型領域１４を形成する。

さらに、Ｎ型シリコン基板１０の表面に表面絶縁膜とし
てシリコン酸化膜１５を形成する。

そして、第７図に示すように、エミッタ形成用マスクを
用いたホトエツチング及び気相拡散によるリン拡散を行
い、Ｎ型シリコン基板１０にエミッタ領域及びコレクタ
領域となるＮ＋領域１６を形成する。

次に、第８図に示すように、レジスト１７をマスクにし
てＨＦ系エツヂング液を用いてトランジスタ形成領域の
周囲のシリコン酸化膜１５を除去し、ざらに、Ｓ「６系
エツヂングガスを用いた反応性イオンエツチング装置を
用いてＮ型シリコン基板１０をエツチングし、張り合せ
界面にあるシリコン酸化膜１３に到達するトレンチ１８
を形成する。その結果、１ヘランジスタ島が形成される
。

そして、第９図に示すように、ＰＯＣ，１！３を用いた
気相拡散にてトレンチ１８の側壁にバイポーラトランジ
スタのコレクタの一部となるＮ＋領１ｊ１１９を形成す
る。同時に、トレンチ１８の側壁に絶縁層としてのシリ
コン酸化膜２０を０．７μｍ形成する。

尚、Ｎ＋領域１９の形成は気相拡散の他にも、トレンチ
１８に対し斜めにイオン注入することによりＮ＋領域１
９を形成したり、ＬＰＣＶＤ法によりトレンチ１８の側
壁にＰＳＧを配置して熱処理することによりＮ＋領域１
９を形成してもよい。

次に、＠１０図に示すように、ＬＰＣＶＤ法を用いてポ
リシリコン２１をトレンチ１８の部分が穴埋めできる膜
厚形成する。このとき、表面のシリコン酸化膜１５の上
にもポリシリコン２１が形成され表面に凹凸が形成され
るので、ドライエツチング法を用いて、レジストとポリ
シリコンのエッヂング速度を調整して平坦化処理を行う
。その後、ポリシリコン２１の表面を酸化し、シリコン
酸化膜２２を形成する。

引続き、第１図に示すように、通常の方法でコンタクト
ボールを形成した後、アルミ配線２３を形成して、バイ
ポーラＩＣが形成される。このようにして、絶縁分離さ
れたバイポーラトランジスタを集積したＩＣが１ｑられ
る。

このように本実施例では、Ｐ型シリコン基板１２のシリ
コン酸化膜１３上に、コレクタの一部となるＮ＋領域１
１を有する所定の不純物濃度のＮ型シリコン基板１０を
形成しく第１工程）、Ｎ型シリコン基板１０をトランジ
スタ島に区画しく第２工程）、トランジスタ島の外周よ
りＮ型不純物を導入してトランジスタ島の外周部にコレ
クタの一部となる所定の不純物濃度よりも高濃度の不純
物濃度を有するＮ＋領域１９を形成するとともに、Ｎ＋
領域１９の外周部にシリコン酸化膜２０（絶縁層）を形
成した（第３工程）。その結果、シリコン酸化膜１３を
有するＰ型シリコン基板１２と、Ｐ型シリコン基板１２
のシリコン酸化膜１３上に配置され、Ｎ型シリコン基板
１０からなる島と、島の外周部に形成されたシリコン酸
化膜２０（絶縁層）と、コレクタの一部となり、島にお
けるＰ型シリコン基板１２のシリコン酸化膜１３上とシ
リコン酸化膜２０（絶縁層）の内側に形成され、Ｎ型シ
リコン基板１０の不純物濃度より高濃度の不純物濃度を
有するＮ　領域１１．１９と、島内に形成されるＰ型の
ベース領域（Ｐ帯領域１４）と、島内に形成されるＮ型
のエミッタ領域（Ｎ型領域１６）とを備えた半導体装置
が形成される。

よって、シリコン酸化膜１３を挟んで張り合せたときの
シリコン酸化膜１３により下面が絶縁分離され、トレン
チ形成後の側壁のシリコン酸化膜２０により側面が絶縁
分離されるので、従来のＰＮ接合分離方式のアイソレー
ション領域（Ｐ＋領域）３を用いずに全周が絶縁体で素
子分離されたバイポーラトランジスタを集積したＩＣが
得られ、微細化することができる。又、トレンチ形成後
、つづいてＰＯＣｌ２３を用いた気相拡散を行うことに
より、第１８図に示す接合分離方式に比ベマスク追加な
しでしかも、トランジスタ島の側面全部をＮ　＋領域１
１，１６．１９で囲むことができ、工程を簡単化した上
でバイポーラトランジスタの飽和電圧Ｖ　ｓａｔを電圧
を低くでき、電流容量を人きくできる。尚、従来のＰＮ
接合分離方式では、マスクを１枚追加してディープＮ＋
領域４を形成することにより飽和電圧ｙｓａｔの小ざい
バイポーラトランジスタを形成していた。又、従来のＰ
Ｎ接合分離方式では、飽和電圧Ｖｓａｔを下げるために
素子の回りにディープＮ＋領域４を形成しようとすると
アイソレーション領域（Ｐ＋領域）３との間に隙間を設
ける必要があったが、そのようなことがなくシリコン酸
化膜２０と接触した状態でＮ＋領域１９を配置すること
ができる。

又、従来のＰＮ接合分離方式でのバイポーラ・ＩＣにお
いてはディープＮ　領域４の形成の際にイオン注入及び
その後のアニールにより横方向へもディープＮ＋領１１
１４が広がりその幅が５〜６μｍとなってしまうが、本
実施例では１〜レンチ側壁よりの拡散を用いるため、Ｎ
　領域」９の幅を２〜３μｍと小ざくできる。ざらに、
従来のＰＮ接合分離方式では埋込Ｎ＋領領域の形成後に
熱処理を行なうと、埋込Ｎ＋領領域が広がってしまって
いたが、本実施例ではそのようなことがなく微細化が可
能となる。

このようにして、第１図と第１８図とを比較すると明ら
かなように、本実施例では不要部分の少ないトランジス
タの能動領域（ベース、エミッタ、コレクタ）のみより
構成できることとなる。

さらに、従来のＰＮ接合分離方式ではアイソレーション
領域３とベース間で生じたパンチスルーによるブレイク
ダウンやアイソレーションとコレクタ間で生じるリーチ
スルーによるブレイクダウンが発生する欠点があったが
、本実施例ではその欠点はない。さらには、従来の絶縁
分離方式ではベース＠域とアイソレーション領域３との
間に寄生ＭＯＳトランジスタができるが、本実施例では
その欠点もない。

又、Ｐ型シリコン基板１２を用いてＩＧＢＴやＤＭＯ３
を集積化する際に、バイポーラトランジスタのコレクタ
の電位が固定されているので、ＩＧＢＴやＤＭＯ３の基
板電位から悪影響を受けることが未然に防止される。

さらに、第１マスクがベース形成用マスクとなり、従来
のＰＮ接合分離方式での埋込みエビ形成のマスクを不要
にできる。又、第５図に示す張り合せによるＮ型シリコ
ン基板１０／Ｎ＋シリコン１１／シリコン酸化膜１３／
シリコン基板１２の積層構造のウェハは、製品の種類（
品種）によらないので、まとめて作りストックできる。

このように、埋込み層形成用マスクが必要なく、又、基
板をストックできるので製造期間が短縮できる。

さらには、本実施例ではトランジスタ島の全部をＮ＋＋
域１１，１６．１９で囲むことができ、このＮ＋＋域１
１，１６，１９をシールド層とづることができる。

［第２実施例］ 第３の発明に対応する第２実施例を説明する。

この実施例では、第１実施例における第６図に示すよう
に、ベース領域形成後において第１１図〜第１６図に示
すようにしてバイポーラＩ　Ｃ１造するものである。

まず、第１１図に示すように、ＬＰＣＶＤ法を用いてＮ
型シリコン基板１０の全面にシリコン窒化膜２４を形成
し、エミッタ形成領域Δ１、コレクタ・トレンチ形成領
域Ａ２及びトレンチ形成領域Ａ３のシリコン窒化膜２４
をボトエッチ技術を用いて除去する。そして、第１２図
に示すように、ホト工程により、Ｎ型シリコン基板１０
上にトレンチ形成部分を除いてレジスト２５を配置する
。

ざらに、第１３図に示すように、１〜レンチ２６を形成
し、その後、レジスト２５を除去する。引続き、シリコ
ン窒化膜２４をマスクにしてエミッタ及びコレクタ形成
領域のシリコン酸化膜１５を除去する。

次に、第１４図に示すように、ＰＯＣＩ！３を用いて気
相拡散によりエミッタ拡散及びトレンチ２６の側壁拡散
を行ないコレクタの一部となるＮ＋型領領域２７形成し
、ざらに、この領域にシリコン酸化膜２８を形成する。

そして、第１５図に示すように、ポリシリコン２９によ
る穴うめ及び表面シリコン酸化膜３０の形成を行った後
、コンタクト、アルミ配線３１を形成する。

その結果、絶縁分離されたバイポーラトランジスタを集
積したＩＣが製造される。

この実施例によれば、エミッタ拡散と側壁Ｎ゛拡散同時
に行なうので工程数を短かくすることができる。

尚、この発明は上記第１及び第２実施例に限定されるも
のではなく、例えば、Ｂｉ　０ＭＯ３などのデジタル素
子を含むＩＣに用いても良い。又、種々の能動素子や受
動素子を集積したＩＣにおいて、バイポーラトランジス
タの島を絶縁物で取囲みたいときに使用してもよい。

ざらには、第１６図に示すように、ラテラルＰＮＰトラ
ンジスタ３５とラテラルＮＰＮトランジスタ３６を集積
化してもよい。即ち、絶縁ＶＩＡ３２上にその底面にＮ
−領域３３を有するＮ−シリコン基板３４をＰＮＰトラ
ンジスタ３５の島として配置するとともに、絶縁膜３２
上にＮＰＮトランジスタ３６のＰ−型半導体よりなる島
を形成し、ＰＮＰトランジスタ３５の島の一側面にＮ　
領域３７を形成し、さらにエミッタ領域３８、コレクタ
領域３９、シリコン酸化膜４４を形成する。−方、ＮＰ
Ｎトランジスタ３６の島にＮ＋のエミッタ領域４０及び
コレクタ領域４１を形成するとともにＰ−拡散領域４２
を形成した後、Ｐ＋ベース領域４３を形成する。

又、第１７図に示すように、第１図におけるシリコン酸
化膜１３をなくした構造としてもよい。

さらに、第１図におけるＮ　領域１９の代りにシリサイ
ド等の導電性材料を使用して、Ｎ　領域１１とＮ＋領ｖ
１１６とを電気的に接続してもよい。

ざらには、第１図におけるＮ　領域１１の代りに導電性
材料を用い、Ｎ＋＠ｙＪ、１６．１９を電気的に接続し
てもよい。

又、第２図に示す状態（Ｎ型シリコン基板１０上にＮ＋
＋域１１が形成された状態）からＮ型シリコン基板１０
の表面に環状の溝を形成し、その表面にシリコン酸化膜
１３を有するＰ型シリコン塁板１２を接合して、その後
、Ｎ型シリコン基板１０の裏面側を研磨してトランジス
タ島を区画してもよい。

さらに、バイポーラ１〜ランジスタのコレクタの一部と
なるＮ＋＋域１９は、島の全周に形成する必要はなく、
例えば四角形状のトランジスタ島の３つの辺に設り残り
の一辺には設けないＩ造としてもよい。

［発明の効果］ 以上詳述したようにこの発明によれば、バイポーラトラ
ンジスタの絶縁分離を行なうとともに飽和電圧を下げ、
かつ微細化を図ることができる半導体装置を提供でき、
さらに、製造が容易な半導体装置の製造方法を提供する
ことができる優れた効果を発揮する。

【図面の簡単な説明】

第１図〜第１０図は第１実施例を示し、第１図はバイポ
ーラ・ＩＣの断面図、第２図は製造工程を示す図、第３
図は製造工程を示す図、第４図は製造工程を示す図、第
５図は製造工程を示す図、第６図は製造工程を示す図、
第７図は製造工程を示す図、第８図は製造工程を示す図
、第９図は製造工程を示す図、第１０図は製造工程を示
す図、第１１図〜第１５図は第２実施例を示し、第１１
図は製造工程を示す図、第１２図は製造工程を示す図、
第１３図は製造工程を示す図、第１４図は製造工程を示
ず図、第１５図は製造工程を示す図、第１６図は別例を
示すバイポーラ・ＩＣを示す図、第１７図は他の別例を
示すバイポーラ・ＩＣを示す図、第１８図は従来のバイ
ポーラ・ＩＣを示す図である。 １０はＮ型シリコン基板、１１はＮ＋領領域１Ｂはトレ
ンチ、１９はＮ＋領領域２０は絶縁層としてのシリコン
酸化膜、２７はエミッタ領域としてのＮ゛領域

Claims (1)

1. 【特許請求の範囲】 １、基板と、 前記基板上に配置され、第１導電型半導体からなる島と
   、 前記島の外周部に形成された絶縁層と、 コレクタの一部となり、前記島における前記基板上又は
   前記絶縁層の内側の少なくともいずれか一方に形成され
   、前記第１導電型半導体の不純物濃度より高濃度の不純
   物濃度を有する第１導電型の領域と、 前記島内に形成される第２導電型のベース領域と、 前記島内に形成される第１導電型のエミッタ領域と を備えてなる半導体装置。 ２、基板上に所定の不純物濃度の第１導電型半導体を形
   成する第１工程と、 前記第１導電型半導体をトランジスタ島に区画する第２
   工程と、 前記トランジスタ島の外周より第１導電型不純物を導入
   して該トランジスタ島の外周部にコレクタの一部となる
   前記所定の不純物濃度よりも高濃度の不純物濃度を有す
   る領域を形成するとともに、当該高不純物濃度領域の外
   周部に絶縁層を形成する第３工程と からなる半導体装置の製造方法。 ３、第３工程は、前記トランジスタ島の外周部とエミッ
   タ領域に同時に第１導電型不純物を導入するものである
   請求項２に記載の半導体装置の製造方法。