JPH0311092B2 - - Google Patents

Info

Publication number
JPH0311092B2
JPH0311092B2 JP61219901A JP21990186A JPH0311092B2 JP H0311092 B2 JPH0311092 B2 JP H0311092B2 JP 61219901 A JP61219901 A JP 61219901A JP 21990186 A JP21990186 A JP 21990186A JP H0311092 B2 JPH0311092 B2 JP H0311092B2
Authority
JP
Japan
Prior art keywords
etching
polysilicon
silicon
doped
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61219901A
Other languages
English (en)
Other versions
JPS62106631A (ja
Inventor
Wangu Baootai
An Ooarienzo Uendei
Gurangu Reinhaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62106631A publication Critical patent/JPS62106631A/ja
Publication of JPH0311092B2 publication Critical patent/JPH0311092B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】
Ａ 産業上の利用分野 本発明はシリコンのエツチング溶液及びエツチ
ング方法、さらに具体的には固有抵抗に応じてエ
ツチング速度が異なるシリコン用エツチング溶液
及びエツチング方法に関する。 Ｂ 従来技術 シリコン・ウエハのウエツト・エツチングに関
連する原理は1950年代後半から知られている。最
初はウエハの化学的研摩もしくは結晶の不完全性
を顕わにするエツチ・ピツト（etch pits）の現
像に興味がもたれた。最も広く使用されている溶
液は還元剤としてのHF、水、減速剤もしくは希
釈剤としての酢酸及びHNO3、H2O2、Br2及びI2
の様な一つもしくは多くの酸化剤を含んでいる。
これ等の組成は１乃至40ミクロン／分と極めてエ
ツチング速度が高い。これ等のエツチング剤の利
点は結果のウエハの表面が平坦な点にある。 1960及び1970年代にはシリコンのエツチング能
力に、多様性をもたらす新しい化学的エツチング
剤が開発された。例えば２つの新しい異方性エツ
チング剤であるKOH／H2O及びエチレン・ジア
ミン／ピロカテコール（EDp）が開発されて超小
型の機械的装置の製造に使用されている。これ等
のエツチング剤は〈100〉面を〈111〉面よりも30
乃至400倍食刻する。CrO3の様な新しい酸化剤は
HF／酢酸／水の溶液に加えて、欠陥を顕わに
し、エピタキシアル層の評価に使用されている。 このHF／HNO3／酢酸／水（HNA）溶液が
見直されて、メサ型ダイオードの製造に使用され
ている。この製造には固有抵抗によつてエツチン
グ速度に差がある事が要求されている。初期の
1970年代には１（容量）部のHF、３部HNO3及び
８部CH3COOHを含むエツチング溶液が、高ド
ープド（１×10exp17原子／cm3よりも高い）単結
晶シリコンを低ドープド材料よりもはるかに速く
エツチングする事が報告されている。エツチング
速度は固有抵抗が0.01オームcm以下のシリコンの
場合には0.7乃至３ミクロン／分であり、固有抵
抗が0.068オーム／cmよりも高い場合にはエツチ
ングは生じない。 或る半導体装置の製造時には種々のレベルにド
ープされた一層もしくは複数の層をエツチングす
る事が通常必要である。例えば、ドープド・ポリ
シリコンの薄膜がVLSIチツプの製造に使用され
ていて、FET構造のゲート電極、バイポーラ装
置のポリシリコンのベースもしくはエミツタ領域
もしくは抵抗器として使用されている。各場合
に、ポリシリコンには高い分解能及び鮮鋭に画定
された辺を有する線パターンをエツチ出来る能力
がある事が期待されている。通常種々のプラズ
マ・エツチングがポリシリコンの薄膜にレジスト
で画定したパターンを形成している。方向性のあ
るイオン・エツチングが優れた線の分解能及び辺
の画定を与える。さらにエツチングすべきポリシ
リコンの薄膜のパターンは一部しかエツチングさ
れないSiO2薄膜を含む場合があるので、異方性
プラズマ・エツチングはSiO2領域のアンダーカ
ツトの形成を防止する。しかしながらポリシリコ
ンのベースを有するバイボーラ装置を製造する場
合には、次にエミツタとなる領域のポリシリコン
薄膜を除去しなければならない。それには添加ポ
リシリコン薄膜のエツチング速度がそれなりに高
く、その下のシリコン結晶が全くエツチングされ
ないか少くともより緩慢にエツチングされる必要
がある。この様なエツチング停止の条件を満すプ
ラズマもしくはイオン・エツチング法は現在知ら
れていない。さらにイオン・エツチングは或る量
の傷を表面に与え、この様な損傷領域に形成した
半導体装置の特性に有害である。真性もしくは軽
ドープト表面上のドープト・ポリシリコンをエツ
チングするためにRIEを使用した表面のSEM写
真は格子の損傷により表面が平らでない事を示し
ている。さらにプラズマ・エツチングの問題は、
エツチング剤がステンレス鋼の室の壁を侵食し
て、ニツケル及び鉄をエツチング雰囲気に導入す
る事である。これ等の元素はウエハ中に埋込ま
れ、デバイスのもれ電流の原因となる。 これ等の事を考慮に入れると、ウエツト化学エ
ツチングは或るタイプの半導体デバイスの製造に
は著しく有利である事がわかる。１：３：８容積
比のHNAはこの目的には不適合である。それは
エツチング速度が極めて高いからである。そのエ
ツチング速度はドープト・ポリシリコンで350
Å／秒である。従つてこの溶液は薄膜のエツチン
グ制御には不適当である。即ち、処理を早目に中
断するとエツチングが不十分であり、遅目に中断
するとアンダーカツトが著しくなる。このエツチ
ング剤も水もしくは酢酸で希釈すると、エツチン
グ速度は低下するが、ポリシリコンの残渣によつ
て表面に斑点が出来る。そこで、第２のエツチ溶
液を使用して鏡面状の表面にしているが、この追
加の工程にも欠点がある。それは追加のレベルの
プロセル制御が必要であり、第２のエツチング浴
によるウエハの汚染の可能性があるからである。 Ｃ 発明が解決しようとする問題点 本発明の目的は、ドープド・シリコンをエツチ
ングするための改良エツチング剤及びエツチング
方法を与えることにある。 本発明の他の目的は、ドープド・シリコンの固
有抵抗に対して差異を示す改良エツチング剤及び
エツチング方法を与えることにある。 本発明のさらに他の目的は、プロセス制御が可
能な程度に十分エツチング速度が低い、ドープ
ド・シリコン薄膜のエツチング剤が与えられる。 本発明のさらに他の目的は、シリコンの残渣を
残すことなく清浄な、次工程に適した鏡面状の結
晶表面を与えるドープド・シリコンのエツチング
剤を与えることにある。 本発明のさらに他の目的は、SiO2よりもかな
り速くドープド・シリコンをエツチングするエツ
チング剤を与えることにある。 Ｄ 問題点を解決するための手段 本発明は真性もしくは軽く添加した結晶領域の
上に存在するドープド・シリコンの薄膜の固有抵
抗に差を示す改良エツチング剤組成及びエツチン
グ方法を与える。このエツチング剤の組成は0.2
−６モル％のフツ化水素酸、14−28モル％の硝
酸、及び66−86モル％の酢酸／水を含む。このエ
ツチング剤はシリコンの残渣を残さず、軽くドー
プされた、もしくは真性領域でエツチングを停止
する。 Ｅ 実施例 E1 用語 ドープドもしくは高ドープド：ドーピング・
レベルが1018原子／cm3以上の場合を指す。 ドープド：ドーピング・レベルが1016原子／
cm3以下の場合を指す。 斑点がなく鏡面状の：10000倍迄拡大した時
に特徴がない事を指す。 固有抵抗に対して差異を示す：所定の固有抵
抗の範囲内では他の固有抵抗の範囲内のシリコ
ンよりもシリコンをかなり速くエツチングする
というエツチング剤の性質。任意のシリコンに
ついて、この性質はドーピング・レベルと相関
がある（第２図）。 E2 エツチング剤の調製及び使用方法 本発明に従うエツチング剤は49容量％のフツ
化水素酸水溶液、70％の硝酸水溶液、開始剤と
して99％酢酸を使用して調製する。組成は或る
容積比を選んで混合し、調製中にたえず撹拌す
る。撹拌には超音波もしくは磁気的撹拌器を使
用する。先ず、混合器中にフツ化水素酸を入
れ、次に硝酸最後に酢酸を入れる。本発明の好
ましい割合の組成を得るためには、混合器中に
１容量部のHFを入れ、これに夫々50容量部の
硝酸及び100容量部の酢酸を追加する。エツチ
ング剤の貯蔵寿命は使用する酸の寿命と同じで
なければならない。 本発明に従つて処理されるウエハはたえず撹
拌しているエツチング剤の浴中にウエハを浸漬
する事によつてエツチングされる。すべての実
験は室温で行つた。エツチング速度もしくはエ
ツチングの選択性の温度依存性についてのデー
タは求めなかつた。しかしながら、20乃至30℃
の間では満足すべき結果が得られるものと考え
られる。撹拌は超音波もしくは磁気撹拌器によ
つた。これに代つて、流れ撹拌もしくはスプレ
イ型エツチ装置を使用出来る。使用中のエツチ
ング剤の寿命は処理されるウエハの量に依存す
る。 E3 テスト・ウエハの説明 次に第３図（第３Ａ乃至第３Ｅ図）を参照し
てテスト・ウエハについて説明する。 下の基板１１は＜100＞配向の単結晶ケイ素
であるが、＜111＞配向のものも使用出来る。基
板１１に1016原子／cm3のレベルのヒ素を添加し
た。1018原子／cm3迄の任意の添加レベルを使用
する事が出来る。熱的酸化物１２を900℃で、
酸素、HC及び水蒸気のドライ／ウエツト／
ドライ・サイクルで1000Åの厚さに成長した
が、熱的酸化は種々の一般に知られた方法で行
う事が出来る。熱的酸化物１２の付着後、ウエ
ハの右３分の１に当るレジスト・マスクを形成
した。次に熱的酸化物１２を希釈HFで除去
し、レジストをはがした（第３Ａ図参照）。 次に625−650℃でシランをホウ素含有気体と
共に熱分解する事によつて3100Åのドープド・
ポリシリコン１３を付着した（第３Ｂ図）。こ
の層の均一性は±６％であり、ドーピング・レ
ベルは1019原子／cm3よりも高いか等しい事が２
次イオン質量分析（SIMS）で知られた。固有
抵抗を４点プローブで測定したところ0.4オー
ムcmであつた。ヒ素及びリン・ドープド・ポリ
シリコンの両方も使用した。ポリシリコン１３
の付着後、レジストを付着して、現像し、ウエ
ハの中央の1/3の部分に窓を開けた（第３Ｃ
図）。ポリシリコン１３をウエハのこの部分か
らCF4を使用したRIEで除去し、希釈HFで熱
的酸化物１２を除去し、次にレジストをはがし
た。 最後に435℃の低温／低圧のCVDによつて
3000Åの２酸化シリコン１４を付着した（第３
Ｄ図）。最後のレジスト・マスクを付着し、
CVD酸化物中のウエハの各1/3の上に３つの窓
を開けた。これ等の窓の下のCVD酸化物を緩
衝HFでエツチングし、レジストをはがした。
従つてウエハの左1/3には熱的酸化物１２の上
に存在するドープド・ポリシリコン１３を露出
する窓１６があり、ウエハの中央の1/3には単
結晶基板１１を露出する窓１７があり、ウエハ
の右半分には単結晶基板１１上のドープド・ポ
リシリコンを露出する窓１８がある（第４Ａ図
及び第４Ｂ図参照、第４図で第３図の右は下に
対応している）。ウエハを小板にひき割つて、
各小板を異なる時間をかけてエツチングした。 E4 エツチング速度 低温２酸化ケイ素の初期厚さ（第６Ａ図の厚
さＡ）を干渉計もしくは楕円計のいずれかを使
用して光学的に測定した。エツチング後、残つ
た低温２酸化シリコンの厚さ（第６Ｂ図の厚さ
Ｂ）を同じ様にして測定した。２酸化シリコン
とポリシリコン間に出来た段差（第６Ｂ図の厚
さＣ）をプロフイロメータを使用して測定し
た。厚さＣから厚さＢを引いて、ポリシリコン
のエツチングの量を測定した。この数値をエツ
チング時間で割つてエツチング速度を得た。以
上の測定はウエハの下（第４図で）1/3につい
て行つたものである。ウエハの上（第４図で）
１／３は熱酸化物上のドープド・ポリシリコンに
対するエツチング剤の選択性を研究するのに使
用した。ウエハの中1/3は下の真性もしくは軽
添加基板に対する侵食の量を決定するのに使用
した。 種々のプロセス段階に使用するレジストは光
学的に露光するAZ型のものもしくはＥビーム
型のいずれでも良く、標準的な技術に従つて処
理される。レジストはエツチング中に形をくず
さないために、露光及び現像後にベークもしく
はプラズマ硬化（或いはその両方）しなければ
ならない。又レジストの厚さは処理に耐えるも
のでなければならない。このウエハ処理には略
10000Åの厚さのレジストを使用した。 E5 実験と結果 HNAエツチングの濃度依存性について３元
状態図を使用して説明する。第１図はエツチン
グのHNA群の状態図の興味ある領域（Ａ−Ｂ
−Ｃ−Ｄ）を示す。一つの頂点はフツ化水素酸
の最大40％のモル％、他の頂点は硝酸のモル
％、第３の頂点は最大100％の酢酸及び水の和
のモル％を示す。状態図の影線領域はポリシリ
コンの残渣を残す事なく添加ポリシリコンを選
択的にエツチング出来るが、エツチング速度が
50Å／秒以下で本発明の好ましい実施例に従つ
てプロセス制御が出来る組成を示している。 最初、酸化剤（HNO3）の還元剤（HF）に
対するモル比をダツシユ（Dash）・エツチング
（・）で示した様に1.61の一定値に保つて、
１：３：８のHNAエツチング（ダツシユ・エ
ツチングを酢酸で希釈して緩慢な、固有抵抗に
差異を示すエツチングを調製しようと試みた。
希釈によつては期待通りのエツチング速度の減
少が見られず、しかも望ましくない副次効果が
ある事がわかつた。このエツチング剤の選択性
はかなり高くポリシリコン層と下の真性もしく
は軽添加表面の間の界面にある高ドープド・ポ
リシリコンのエツチは失敗した。従つてポリシ
リコンの残渣がエツチ後も残る。エツチが均一
でないだけでなく、エツチングの開始前の溶液
の温置（incubation）期間が一様でないので悩
された。従つて一定の厚さのポリシリコンの薄
膜を除去するのに要する時間が変る。これ等の
実験結果を第表にまとめてあげる。
【表】 低速の選択的エツチングのための探索を酸化
剤のHFに対する比が1.61よりも大きい組成に
拡張した。すると、温置期間を必要とせず、斑
点のない鏡面状の結晶基板表面を有するほどよ
く低い、再現性のあるエツチング速度を有する
エツチング剤が得られた。広範囲のエツチング
剤組成について繰返し実験した結果、略14モル
％の硝酸のところに組成の境界がある事がわか
つた。第１図の相図に示す様に、この線（Ｃ−
Ｄ）上に存在するエツチの組成は均一で滑らか
な基板表面を与え、他方これより下では非均一
で、ポリシリコンの残渣が残る。この事は
SEM写真より明らかにされた事である。又第
２図の状態図に示す様に50Å／秒のエツチング
速度を有するエツチング剤組成を画する線があ
る。この線は相図の−・−・−・−・で示して
ある。この線の上側の組成ではエツチング速度
は50Å／秒より高く、下側では50Å／秒以下で
ある。 第１図の状態図の影線領域内に存在するいく
つかのエツチングについて系統的なテストを行
つた。テストした特定の組成のうちいくつかの
組成及び特性を第表に提示する。すべてのエ
ツチング速度はホトリソグラフイによつてパタ
ーン化したウエハ面全体にわたつて均一であり
再現可能である事がわかつた。基板表面の
SEM分析は表面が鏡面状をなし、斑点がない
事を示した。
【表】 本発明に従う好ましいエツチング剤組成は第
表の第３番目の組成であり、１容量部の
HF、50要量部の硝酸、及び100容量部の開始
剤硝酸を含む溶液である。この割合は0.76モル
％のHF、20.5％の硝酸、45.3モル％の酢酸及
び33.4モル％の水に対応する。この組成のドー
プド・ポリシリコンに対するエツチング速度は
7.3Å／秒である。本発明に従うエツチング剤
の場合には、ポリシリコンのエツチング速度は
７乃至12Å／秒の範囲にあり、優れた選択性を
与える軽ドープド基板のエツチング速度よりも
少なく共に25倍高い。この好ましい組成のエツ
チング速度は3100Åの厚さのドープド・ポリシ
リコンの薄膜を７ 1/2で除去出来、この速度は
プロセス制御を行うのに十分遅い。他の組成も
より厚いもしくは薄いドープド・ポリシリコン
薄膜の応用に適している。薄い薄膜（即ち、略
3000Åもしくはこれ以下）の場合には、各組成
はおそらく第２図の状態図の50Å／秒線の下側
に存在する領域から選択される。厚い薄膜の場
合には50Å／秒線の上側に存在する組成を使用
する。 E6 応 用 本発明に従うエツチング剤は真性もしくは軽
ドープド・シリコン上に存在する高ドープド・
ポリシリコン層の除去を必要とする任意の応用
に使用される。真性もしくは軽ドープド・シリ
コンは単結晶でなくても良く、ポリシリコンで
もよい。選択する特定の組成は除去すべきポリ
シリコンの厚さによつて決まり、プロセス制御
にとつて適切なエツチング速度を与える事が出
来る。本発明のエツチング剤は下層が２酸化シ
リコンもしくは窒化シリコンである、即ち２酸
化シリコンもしくは窒化シリコン層が限られた
時間、特別な手段を講じない限りエツチング剤
に露らされる場合の応用に使用出来る。 エツチング剤の他の用途には電子顕微鏡の分
野がある。シリコン・デバイスの構造の断面を
形成する時には、拡散した不純物の拡がりを検
べる事がしばしば望まれる。第２図に示す様
に、本発明に従う好ましい組成は略1019原子／
cm3の添加レベルでエツチング速度に鋭い減少を
示す。等濃度線はエツチング剤に断面を露らす
事によつて画定出来る。エツチング剤はドーパ
ントの型に関係なく、ドーピング・レベルもし
くは固有抵抗によつて差を示すので、ｎ＋領域
に隣接するｎ領域もしくはｐ＋領域に隣接する
ｐ領域でも区別する事が出来る。 Ｆ 発明の効果 本発明に従い、添加ケイ素の固有抵抗に対して
差異を示す改良エツチング剤が与えられる。
【図面の簡単な説明】
第１図はエツチングのHNA群の状態図の興味
ある領域を示した図である。第２図はエツチング
速度（Å／秒）対ホウ素添加濃度（Å／cm3）の全
対数グラフである。第３Ａ図、第３Ｂ図、第３Ｃ
図、第３Ｄ図及び第３Ｅ図は使用するテスト・ウ
エハの製造方法を示した図である。第４Ａ図及び
第４Ｂ図はテスト・ウエハの最終レイアウトを示
した図である。第５Ａ図及び第５Ｂ図はエツチン
グされるCVD酸化物及びドープド・ポリシリコ
ンの厚さを決定する方法を示す図である。 １１……基板、１２……熱的酸化物、１３……
ドープド・ポリシリコン、１４……２酸化シリコ
ン、１６，１７，１８……窓。

Claims (1)

    【特許請求の範囲】
  1. １ 0.2乃至６モル％のフツ化水素酸と、14乃至
    28モル％の硝酸及び66乃至88モル％の酢酸を含
    む、真性または軽くドープされた結晶表面上のド
    ープド・シリコン層をエツチングするための選択
    的エツチング剤。
JP61219901A 1985-10-31 1986-09-19 選択性エツチング剤 Granted JPS62106631A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/793,402 US4681657A (en) 1985-10-31 1985-10-31 Preferential chemical etch for doped silicon
US793402 1985-10-31

Publications (2)

Publication Number Publication Date
JPS62106631A JPS62106631A (ja) 1987-05-18
JPH0311092B2 true JPH0311092B2 (ja) 1991-02-15

Family

ID=25159844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61219901A Granted JPS62106631A (ja) 1985-10-31 1986-09-19 選択性エツチング剤

Country Status (4)

Country Link
US (1) US4681657A (ja)
EP (1) EP0224022B1 (ja)
JP (1) JPS62106631A (ja)
DE (1) DE3689032T2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215041A (ja) * 1987-03-04 1988-09-07 Toshiba Corp 結晶欠陥評価用エツチング液
AU602114B2 (en) * 1987-09-08 1990-09-27 Ebara Solar, Inc. Method for texturing a silicon surface of any crystallographic orientation using an isotropic etch and photolithography and silicon crystals made thereby
GB8813891D0 (en) * 1988-06-11 1988-07-13 Micro Image Technology Ltd Solutions of perhalogenated compounds
JP2787788B2 (ja) * 1990-09-26 1998-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 残留物除去方法
JP3077304B2 (ja) * 1991-10-09 2000-08-14 日産自動車株式会社 エッチング装置
DE4305297C2 (de) * 1993-02-20 1998-09-24 Telefunken Microelectron Strukturbeize für Halbleiter und deren Anwendung
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
US5580800A (en) * 1993-03-22 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of patterning aluminum containing group IIIb Element
US5486804A (en) * 1993-12-03 1996-01-23 Hughes Aircraft Company Integrated magnetoresistive sensor fabrication method and apparatus
KR950019922A (ko) * 1993-12-28 1995-07-24 김주용 다결정실리콘 습식식각용액
EP0799495A4 (en) * 1994-11-10 1999-11-03 Lawrence Semiconductor Researc Silicon-germanium-carbon compositions and processes thereof
US6313048B1 (en) * 1997-03-03 2001-11-06 Micron Technology, Inc. Dilute cleaning composition and method for using same
US6514875B1 (en) 1997-04-28 2003-02-04 The Regents Of The University Of California Chemical method for producing smooth surfaces on silicon wafers
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6277758B1 (en) 1998-07-23 2001-08-21 Micron Technology, Inc. Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
US6790785B1 (en) * 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
WO2002103752A2 (en) 2000-11-27 2002-12-27 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch to produce porous group iii-v materials
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
US6559058B1 (en) * 2002-01-31 2003-05-06 The Regents Of The University Of California Method of fabricating three-dimensional components using endpoint detection
US6770568B2 (en) * 2002-09-12 2004-08-03 Intel Corporation Selective etching using sonication
US6746967B2 (en) * 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
US20040188387A1 (en) * 2003-03-25 2004-09-30 Brask Justin K. Removing silicon nano-crystals
DE10344351A1 (de) * 2003-09-24 2005-05-19 Infineon Technologies Ag Verfahren zum anisotropen Ätzen von Silizium
TWI236053B (en) * 2003-11-25 2005-07-11 Promos Technologies Inc Method of selectively etching HSG layer in deep trench capacitor fabrication
US7153734B2 (en) * 2003-12-29 2006-12-26 Intel Corporation CMOS device with metal and silicide gate electrodes and a method for making it
JP4442446B2 (ja) * 2005-01-27 2010-03-31 信越半導体株式会社 選択エッチング方法
US8916768B2 (en) * 2005-04-14 2014-12-23 Rec Solar Pte. Ltd. Surface passivation of silicon based wafers
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US20070227578A1 (en) * 2006-03-31 2007-10-04 Applied Materials, Inc. Method for patterning a photovoltaic device comprising CIGS material using an etch process
NO20061668L (no) * 2006-04-12 2007-10-15 Renewable Energy Corp Solcelle og fremgangsmate for fremstilling av samme
US7563670B2 (en) * 2006-11-13 2009-07-21 International Business Machines Corporation Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same
US7762152B2 (en) * 2008-02-12 2010-07-27 Honeywell International Inc. Methods for accurately measuring the thickness of an epitaxial layer on a silicon wafer
RU2376676C1 (ru) * 2008-07-17 2009-12-20 Государственное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ обработки кристаллов кремния
US8048807B2 (en) * 2008-09-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for thinning a substrate
KR100997669B1 (ko) * 2008-11-04 2010-12-02 엘지전자 주식회사 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법
CA2814584A1 (en) 2010-10-22 2012-04-26 California Institute Of Technology Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials
CN102815661A (zh) * 2011-06-07 2012-12-12 无锡华润华晶微电子有限公司 硅膜制备方法
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
CN102338758A (zh) * 2011-08-03 2012-02-01 上海华碧检测技术有限公司 一种双极型晶体管器件掺杂结构的pn结染色方法
US9595653B2 (en) 2011-10-20 2017-03-14 California Institute Of Technology Phononic structures and related devices and methods
WO2013109729A1 (en) 2012-01-17 2013-07-25 Silicium Energy, Inc. Systems and methods for forming thermoelectric devices
KR20130106151A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
CN104756268B (zh) 2012-08-17 2017-10-24 美特瑞克斯实业公司 用于形成热电装置的系统和方法
WO2014070795A1 (en) * 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
CN106537621B (zh) 2014-03-25 2018-12-07 美特瑞克斯实业公司 热电设备和系统
US9378966B2 (en) * 2014-06-10 2016-06-28 International Business Machines Corporation Selective etching of silicon wafer
US11322361B2 (en) * 2014-06-10 2022-05-03 International Business Machines Corporation Selective etching of silicon wafer
TW201809931A (zh) 2016-05-03 2018-03-16 麥崔克斯工業股份有限公司 熱電裝置及系統
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
CN111106045A (zh) * 2019-12-31 2020-05-05 中芯集成电路（宁波）有限公司 半导体结构及其加工方法、刻蚀机

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS513474B1 (ja) * 1970-06-25 1976-02-03
NL167277C (nl) * 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
JPS5341142B2 (ja) * 1972-09-08 1978-10-31
US3892606A (en) * 1973-06-28 1975-07-01 Ibm Method for forming silicon conductive layers utilizing differential etching rates
DE2359511C2 (de) * 1973-11-29 1987-03-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zum lokalisierten Ätzen von Gräben in Siliciumkristallen
FR2294549A1 (fr) * 1974-12-09 1976-07-09 Radiotechnique Compelec Procede de realisation de dispositifs optoelectroniques
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US4029542A (en) * 1975-09-19 1977-06-14 Rca Corporation Method for sloping the sidewalls of multilayer P+ PN+ junction mesa structures
US4215174A (en) * 1978-03-24 1980-07-29 General Electric Company Insulating coating for transformer wires
US4372803A (en) * 1980-09-26 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Method for etch thinning silicon devices
US4345969A (en) * 1981-03-23 1982-08-24 Motorola, Inc. Metal etch solution and method
US4512875A (en) * 1983-05-02 1985-04-23 Union Carbide Corporation Cracking of crude oils with carbon-hydrogen fragmentation compounds over non-zeolitic catalysts
JPS6066825A (ja) * 1983-09-22 1985-04-17 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0224022A2 (en) 1987-06-03
EP0224022A3 (en) 1988-10-05
JPS62106631A (ja) 1987-05-18
DE3689032D1 (de) 1993-10-21
EP0224022B1 (en) 1993-09-15
DE3689032T2 (de) 1994-04-14
US4681657A (en) 1987-07-21

Similar Documents

Publication Publication Date Title
JPH0311092B2 (ja)
Declercq et al. Optimization of the Hydrazine‐Water Solution for Anisotropic Etching of Silicon in Integrated Circuit Technology
Lee Anisotropic etching of silicon
US3497407A (en) Etching of semiconductor coatings of sio2
US6833084B2 (en) Etching compositions
US6004881A (en) Digital wet etching of semiconductor materials
US3909325A (en) Polycrystalline etch
JPH0324778B2 (ja)
JPS63280424A (ja) シリコン基板中に凹みをエツチングする方法
US4742025A (en) Method of fabricating a semiconductor device including selective etching of a silicide layer
TWI309862B (en) Method of measuring crystal defects in thin si/sige bilayers
CN86107855A (zh) 应用侧壁及去除技术制做亚微米掩模窗口的方法
US4071397A (en) Silicon metallographic etch
KR100392362B1 (ko) 습식방법에 의한 실리콘의 선택적 식각 방법
US5409566A (en) Slope etching process
US5930650A (en) Method of etching silicon materials
JP3188902B2 (ja) シリコンウエハのエッチング方法及びこれを用いるエッチング溶液
JPH06163662A (ja) 半導体基板表面ラフネス値の測定方法
JPS61271839A (ja) パタ−ン形成方法
Miller The etch rate of gadolinium gallium garnet in concentrated phosphoric acid of varying composition
EP2090675B1 (en) Defect etching of germanium
Kal et al. Slope etching of silicon dioxide
JP3201793B2 (ja) Ｓｉ基体の加工方法
JPS59208744A (ja) 半導体装置
US6486075B1 (en) Anisotropic wet etching method