JPS62106631A - 選択性エツチング剤 - Google Patents

選択性エツチング剤

Info

Publication number
JPS62106631A
JPS62106631A JP61219901A JP21990186A JPS62106631A JP S62106631 A JPS62106631 A JP S62106631A JP 61219901 A JP61219901 A JP 61219901A JP 21990186 A JP21990186 A JP 21990186A JP S62106631 A JPS62106631 A JP S62106631A
Authority
JP
Japan
Prior art keywords
etching
polysilicon
silicon
doped
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61219901A
Other languages
English (en)
Other versions
JPH0311092B2 (ja
Inventor
バオ−タイ・ワング
ウエンデイ・アン・オウ−アリエンゾ
レインハード・グラング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62106631A publication Critical patent/JPS62106631A/ja
Publication of JPH0311092B2 publication Critical patent/JPH0311092B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/60Wet etching
    • H10P50/64Wet etching of semiconductor materials
    • H10P50/642Chemical etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明はシリコンのエツチング溶液及びエツチング方法
、さらに具体的には固有抵抗に応じてエツチング速度が
異なるシリコン用エツチング溶液及ヒエッチング方法に
関する。
B、従来技術 シリコン・ウェハのウェット・エツチングに関連する原
理は1950年代後半から知られている。
最初はウェハの化学的研摩もしくは結晶の不完全性を顕
わにするエッチ・ピッ) (etch  pits)の
現像に興味がもたれた。最も広く使用されている溶液は
還元剤としてのHF、水、減速剤もしくは希釈剤として
の酢酸及び)INO5、H2O2、B r 2及び工、
の様な一つもしくは多くの酸化剤を含んでいる。これ等
の組成ば1乃至40ミクロン/分と極めてエツチング速
度が高い。これ等のエツチング剤の利点は結果のウェハ
の表面が平坦な点にある。
1960及び1970年代にはシリコンのエツチング能
力に、多様性をもたらす新しい化学的エツチング剤が開
発された。例えば2つの新しい異方性エツチング剤であ
るK OH/H20及びエチレン・ジアミン/ピロカテ
コール(FDP)が開発されて超小型の機械的装置の製
造に使用されている。これ等のエツチング剤は(100
)面ヲ〈111〉面よりも30乃至400倍食刻する。
Cry、:の様な新しい酸化剤はHF/酢酸/水の溶液
に加えて、欠陥を顕わにし、エピタキシアル層の評価に
使用されている。
このHF/HNO3/酢酸/水(HNA)溶液が見直さ
れて、メサ型ダイオードの製造に使用されている。この
製造には固有抵抗によってエツチング速度に差がある事
が要求されている。初期の1970年代には1(容量)
部のHF、3部のHN O、。
及び8部CH3CO0Hを含むエツチング溶液が、高ド
ープド(1x 10 exp 17原子/cm”よりも
高い)単結晶シリコンを低ドープド材料よりもはるかに
速くエツチングする事が報告されている。
エツチング速度は固有抵抗が0.01オ一ムcm以下の
シリコンの場合には0.7乃至3ミクロン/分であり、
固有抵抗が0.068オ一ム/cmよりも高い場合には
エツチングは生じない。
成る半導体装置の製造時には種々のレベルにドープされ
た一層もしくは複数の層をエツチングする事が通常必要
である。例えば、ドープド・ポリシリコンの薄膜がVL
S Iチップの製造に使用されていて、FET構造のゲ
ート電極、バイポーラ装置のポリシリコンのベースもし
くはエミッタ領域もしくは抵抗器として使用されている
。各場合に、ポリシリコンには高い分解能及び鮮鋭に画
定された辺を有する線パターン?エッチ出来る能力があ
る事が期待されている。通常様々のプラズマ・エツチン
グがポリシリコンの薄膜にレジストで画定したパターン
を形成している。方向性のあるイオン・エツチングが優
れた線の分解能及び辺の画定を与える。さらにエツチン
グすべきポリシリコンの薄膜パターンは一部しかエツチ
ングされないS jO2薄膜を含む場合があるので、異
方性プラズマ・エツチングは5102領域のアンダーカ
ットの形成を防止する。しかしながらポリシリコンのベ
ース?有するバイポーラ装置を製造する場合には、次に
エミッタとなる領域のポリシリコン薄膜を除去しなけれ
ばならない。それには添加ポリシリコン薄膜のエツチン
グ速度がそれなりに高く、その下のシリコン結晶が全く
エツチングされないか少くともより緩慢にエツチングさ
れる必要がある。この様なエツチング停止の条件を満す
プラズマもしくはイオン・エツチング法は現在知られて
いない。さらにイオン・エツチングは成る量の傷を表面
に与え、この様な損傷領域に形成した半導体装置の特性
に有害である。真性もしくは軽ドープト表面上のドープ
ト・ポリシリコンをエツチングするためにRIEi使用
した表面のSEM写真は格子の損傷により表面が平らで
ない事を示している。さらにプラズマ・エツチングの問
題は、エツチング剤がステンレス鋼の室の壁を侵食して
、ニッケル及び鉄をエツチング雰囲気に導入する事であ
る。これ等の元素はウェハ中に埋込まれ、デバイスのも
れ電流の原因となる。
これ等の事を考慮に入れると、ウェット化学エツチング
は成るタイプの半導体デバイスの製造には著しく有利で
ある事がわかる。1 :3:8容積比のHNAはこの目
的には不適合である。それはエツチング速度が極めて高
いからである。そのエツチング速度はドープト・ポリシ
リコンで350λ/秒である。従ってこの溶液は薄膜の
エツチング制御には不適当である。即ち、処理を早目に
中断するとエツチングが不十分であり、遅目に中断する
とアンダーカットが著しくなる。このエツチング剤を水
もしくは酢酸で希釈すると、エツチング速度は低下する
が、ポリシリコンの残渣によって表面に斑点が出来る。
そこで、第2のエッチ溶液を使用して鏡面状の表面にし
ているが、この追加の工程にも欠点がある。それは追加
のレベルのプロセス制御が必要であり、第2のエツチン
グ浴によるウェハの汚染の可能性があるからである。
C8発明が解決しようとする問題点 本発明の目的は、ドープド・シリコンをエツチングする
ための改良エツチング剤及びエツチング方法を与えるこ
とにある。
本発明の他の目的は、ドープド・シリコンの固有抵抗に
対して差異を示す改良エツチング剤及びエツチング方法
を与えることにある。
本発明のさらに他の目的は、プロセス制御が可能な程度
に十分エツチング速度が低い、ドープド・ンリコン薄膜
のエツチング剤が与えられる。
本発明のさらに他の目的は、シリコンの残渣を残すこと
なく清浄な、次工程に適した鏡面状の結晶表面を与える
ドープド・シリコンのエツチング剤を与えることにある
本発明のさらに他の目的は、5102よりもかなり速く
ドープド・シリコンをエツチングするエツチング剤を与
えることにある。
D1問題点を解決するための手段 本発明は真性もしくは軽く添加し7た結晶領域の上に存
在するドープド・シリコンの薄膜の固有抵抗に差を示す
改良エツチング剤組成及びエツチング方法を与える。こ
のエツチング剤の組成は0.2−6モル係のフッ化水素
酸、14−28モモル係硝酸、及び66−86モモル係
酢酸/水を含む。
このエツチング剤はシリコンの残渣を残さず、軽くドー
プされた、もしくは真性領域でエツチングを停止する。
E、実施例 E1用語 ドープドもしくは高ドープド:ドーピング・しベルが1
0  原子7cm5以上の場合を指す。
ドープド:ドーピング・レベルが1016原子/cm3
以下の場合を指す。
斑点がなく鏡面状の:1oooo倍迄拡゛(ニジた時に
特徴がない事を指す。
固有抵抗に対して差異全示t:所定の固有抵抗の範囲内
では他の固有抵抗の範囲内のシリコンよりもシリコン?
かなり速くエツチングするというエツチング剤の性質。
任意のシリコンについて、この性質はドーピング・レベ
ルと相関がある(第2図)。
E 2.  エツチング剤の調製及び使用方法本発明だ
従うエツチング剤は49容量チのフッ化水素酸水溶液、
70%の硝酸水溶液、開始剤として99%酢酸を使用し
て調製する。組成は成る容積比を選んで混合し、調製中
にたえず攪拌する。
攪拌には超音波もしくは磁気的攪拌器を使用する。
先ず、混合器中にフッ化水素酸を入れ、次に硝酸最後に
酢酸全入れる。本発明の好ましい割合の組成を得るだめ
には、混合器中に1容量部のHF金入れ、これに夫々5
0容量部の硝酸及び100容量部の酢酸を追加する。エ
ツチング剤の貯蔵寿命は使用する酸の寿命と同じでなけ
ればならない。
本発明に従って処理されるウエノ・はたえず攪拌してい
るエツチング剤の浴中にウェハを浸漬する事によってエ
ツチングされる。すべての実験は室温で行った。エツチ
ング速度もしくはエツチングの選択性の温度依存性につ
いてのデータは求めなかった。しかしながら、20乃至
30°Cの間では満足すべき結果が得られるものと考え
られる。攪拌は超音波もしくは磁気攪拌器によった。こ
れに代って、流れ攪拌もしくはスプレィ型エッチ装置を
使用出来る。使用中のエツチング剤の寿命は処理される
ウェハの量に依存する。
E 5.  テスト・ウェハの説明 次に第6図(第5A乃至第6E図)を参照してテスト・
ウェハについて説明する。
下の基板11は(100>配向の単結晶ケイ素であるが
、〈111〉配向のものも使用出来る。
基板11に1016原子/cm3のレベルのヒ素を添加
した。10  原子7cm5迄の任意の添加レベルを使
用する事が出来る。熱的酸化物12を9000Cで、酸
素、HCQ及び水蒸気のドライ/ウェット/ドライ・サ
イクルで1oooXの厚さに成長したが、熱的酸化は種
々の一般に知られた方法で行う事が出来る。熱的酸化物
12の付着後、ウェハの右6分の1に当るレジスト・マ
スク全形成した。
次に熱的酸化物12を希釈HFで除去し7、レジストを
はがした(第6A図参照)。
次に625−650°Cでシランをホウ素含有気体と共
に熱分解する事によって3100Xのドープド・ポリシ
リコン15を付着した(第3B図)。この層の均一性は
16%であり、ドーピング・レベルは1019原子/c
m3よりも高いか等しい事が2次イオン質量分析(SI
MS)で知られた。固有抵抗全4点プローブで測定した
ところ0,4オ一ムcmであった。ヒ素及びリン・ドー
プド・ポリシリコンの両方も使用した。ポリシリコン1
3の付着後、レジストを付着して、現像し、ウエノ・の
中央の1/3の部分に窓を開けた(第3C図)。ポリシ
リコン16をウェハのこの部分からCF4を使用したR
IEで除去し、希釈HFで熱的酸化物12を除去し、次
にレジストをはがした。
最後に435°Cの低温/低圧のCVDによって500
0^の2酸化シリコン14を付着した(第3D図)。最
後のレジスト・マスクを付着し、CVD酸化物中のウェ
ハの各1/3の上に3つの窓を開けた。これ等の窓の下
のCVD酸化物を緩衝I(F’でエツチングし、レジス
トをはがした。従ってウェハの左1/3には熱的酸化物
12の上に存在するドープド・ポリシリコン13を露出
する窓16があシ、ウェハの中央の1/6には単結晶基
板11を露出する窓17があり、ウェハの右半分には単
結晶基板11上のドープド・ポリシリコンを露出する窓
18がある(第4A図及び第4B図参照、第4図で第3
図の右は下に対応している)。
ウェハ全小板にひき割って、各小板全異なる時間をかけ
てエツチングした。
E4゜ エツチング速度 低温2酸化ケイ素の初期厚さく第6A図の厚さA)を干
渉計もしくは楕円計のいずれかを使用して光学的に測定
した。エツチング後、残った低温2酸化シリコンの厚さ
く第6B図の厚さB)を同じ様にして測定した。2酸化
シリコンとポリシリコン間に出来た段差(第6B図の厚
さC)をプロフィロメータを使用して測定した。厚さC
から厚さBを、引いて、ポリシリコンのエツチングの量
を測定した。この数値をエツチング時間で割ってエツチ
ング速度を得た。以上の測定はウェハの下(第4図で)
115について行ったものである。ウェハの上(第4図
で)1/3は熱酸化物上のドープド・ポリシリコンに対
するエツチング剤の選択性を研究するのに使用した。ウ
エノ・の中1/6は下の真性もしくは軽添加基板に対す
る侵食の量を決定するのに使用した。
種々のプロセス段階に使用するレジストは光学的に露光
するAZ型のものもしくはEビーム型のいずれでも良く
、標準的な技術に従って処理される。レジストはエツチ
ング中に形をくずさないために、露光及び現像後にベー
クもしくはプラズマ硬化(或いはその両方)しなければ
ならない。又レジストの厚さは処理に耐えるものでなけ
ればならない。このウェハ処理には略10000^の厚
さのレジストを使用した。
E 5.  実験と結果 HNAエツチングの濃度依存性について3元状態図を使
用して説明する。第1図はエツチングの)INA群の状
態図の興味ある領域(A−B−C−D)乞示す。一つの
頂点はフッ化水素酸の最大40%のモル係、他の頂点は
硝酸のモル係、第6の頂点は最大100チの酢酸及び水
の相のモル係を示す。状態図の影線領域はポリシリコン
の残渣を残す事なく添加ポリシリコンを選択的にエツチ
ング出来るが、エツチング速度が50X/秒以下で本発
明の好ましい実施例に従ってプロセス制御が出来る組成
を示している。
最初、酸化剤(HNO3)の還元剤(HF)に対スルモ
ル比をダッシュ(Dash)・エツチング(・)で示し
た様に1.61の一定値に保って、1:6:8のHNA
エッチンク(ダッシュ・エツチングを酢酸で希釈して緩
慢な、固有抵抗に差異を示すエツチングを調製しようと
試みた。希釈によっては期待通りのエツチング速度の減
少が見られず、しかも望ましくない副次効果がある事が
わかった。
このエツチング剤の選択性はかなり高くポリシリコン層
と下の真性もしくは軽添加表面の間の界面にある高ドー
プド・ポリシリコンのエッチは失敗した。従ってポリシ
リコンの残渣がエッチ後も残る。エッチが均一でないだ
けでなく、エツチングの開始前の溶液の製置(1ncu
bation)期間が一様でないので悩された。従って
一定の厚さのポリシリコンの薄膜を除去するのに要する
時間が変る。これ等の実験結果を第1表にまとめてあげ
る。
第1表 組 成 (モル係) 低速の選択的エツチングのための探索を酸化剤のHFに
対する比が1.61よりも大きい組成に拡張した。する
と、温室期間を必要とせず、斑点のない鏡面状の結晶基
板表面を有するほどよく低い、再現性のあるエツチング
速度を有するエツチング剤が得られた。広範囲のエツチ
ング剤組成について繰返し実験した結果、略14モル係
の硝酸のところに組成の境界がある事がわかった。第1
図の相図に示す様に、この線(C−D)上に存在するエ
ッチの組成は均一で滑らかな基板表面を与え、他方これ
よυ下では非均−で、ポリシリコンの残渣が残る。この
事はSEM写真より明らかにされた事である。又第2図
の状態図に示す様に50X/秒のエツチング速度を有す
るエツチング剤組成を画する線がある。この線は相図の
−・−・−・−・で示しである。この線の上側の組成で
はエツチング速度は50久/秒より高く、下側では50
^/秒以下である。
第1図の状態図の影線領域内に存在するいくつかのエツ
チングについて系統的なテストt−行った。
テストした特定の組成のうちいくつかの組成及び特性を
第■表に提示する。すべてのエツチング速度はホトリソ
グラフィによってパターン化したウェハ面全体にわたっ
て均一であり再現可能である事がわかった。基板表面の
SEM分析は表面が鏡面状をなし、斑点がない事を示し
た。
第■表 組 成 (モル%) 本発明に従う好ましいエツチング剤組成は第■表の第3
番目の組成であ)、1容量部のHF’、50容量部の硝
酸、及び1.00容量部の開始剤酢酸を含む溶液である
。この割合は0.76モモル係HF。
20.5%の硝酸、453モル係の酢酸及び66.4モ
ル係の水に対応する。この組成のドープド・ポリシリコ
ンに対するエツチング速度は7.3久/秒である。本発
明に従うエツチング剤の場合には、ポリシリコンのエツ
チング速度は7乃至12X/秒の範囲にあシ、優れた選
択性を与える軽ドープド基板のエツチング速度よシも少
なく共25倍高い。この好ましい組成のエツチング速度
は310oXの厚さのドープド・ポリシリコンの薄膜全
71/2分で除去出来、この速度はプロセス制御を行う
のに十分遅い。他の組成もより厚いもしくは薄いドープ
ド・ポリシリコン薄膜の応用に適している。薄い薄膜(
即ち、略300()Xもしくはこれ以下)の場合には、
各組成はおそらく第2図の状態図の50久/秒線の下側
に存在する領域から選択される。厚い薄膜の場合には5
0X/秒線の上側に存在する組成を使用する。
E 6.応用 本発明に従うエツチング剤は真性もしくは軽ドープド・
シリコン上に存在する高ドープド・ポリシリコン層の除
去を必要とする任意の応用に使用される。真性もしくは
軽ドープド・シリコンは単結晶でなくても良く、ポリシ
リコンでもよい。選択する特定の組成は除去すべきポリ
シリコンの厚さによって決まp、プロセス制御にとって
適切なエツチング速度全厚える事が出来る。本発明のエ
ツチング剤は下層が2酸化シリコンもしくは窒化シリコ
ンである、即ち2酸化シリコンもしくは窒化シリコン層
が限られた時間、特別な手段を講じない限りエツチング
剤に露らされる場合の応用に使用出来る。
エツチング剤の他の用途には電子顕微鏡の分野がある。
シリコン・デバイスの構造の断面を形成する時には、拡
散した不純物の拡がりを検べる事がしばしば望まれる。
第2図に示す様に、本発明に従う好ましい組成は略10
19原子/cm6の添加レベルでエツチング速度に鋭い
減少を示す。等濃度線はエツチング剤に断面を露らす事
によって画定出来る。エツチング剤はドーパントの型に
関係なく、ドーピング・レベルもしくは固有抵抗によっ
て差を示すので、n中領域に隣接するn領域もしくはp
中領域に隣接するp領域でも区別する事が出来る。
F1発明の効果 本発明に従い、添加ケイ素の固有抵抗に対して差異を示
す改良エツチング剤が与えられる。
【図面の簡単な説明】
第1図はエツチングのHNA群の状態図の興味ある領域
を示した図である。第2図はエツチング速度(X7秒)
対ボウ素添加濃度(’A/’ cm 3)の全対数グラ
フである。第3A図、第3B図、第3C図、第3D図及
び第3E図は使用するテスト・ウニ・・の製造方法を示
した図である。第4A図及び第4B図はテスト・ウェハ
の最終レイアラ) it示した図である。第5A図及び
第5B図はエツチングされるCVD酸化物及びドープド
・ポリシリコンの厚さを決定する方法を示す図である3
、11・・・・基板、12・・・・熱的酸化物、15・
・・・ドープド・ポリシリコン、14・・・・2酸化シ
リコン、16.17.18・・・・窓。 ・ γソシュエ、ジヂ 才1(21 h(ラドよしの4久慈、口 f2 日 国         勾 o               LLIro    
           r0テスト・ウニへの 殿終しイアウ1− 第4△図 λrす法定 第5A 図 第4日日 庸さ法定 才5B図

Claims (1)

    【特許請求の範囲】
  1. フッ化水素酸、硝酸及び酢酸を含み、硝酸のフッ化水素
    酸に対するモル比の割合いが2.0より大きく、硝酸の
    モル百分率が14モル%よりも大きい、真性もしくは軽
    くドープされた結晶表面上のドープド・シリコン層をエ
    ッチングするための選択性エッチング剤。
JP61219901A 1985-10-31 1986-09-19 選択性エツチング剤 Granted JPS62106631A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US793402 1985-10-31
US06/793,402 US4681657A (en) 1985-10-31 1985-10-31 Preferential chemical etch for doped silicon

Publications (2)

Publication Number Publication Date
JPS62106631A true JPS62106631A (ja) 1987-05-18
JPH0311092B2 JPH0311092B2 (ja) 1991-02-15

Family

ID=25159844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61219901A Granted JPS62106631A (ja) 1985-10-31 1986-09-19 選択性エツチング剤

Country Status (4)

Country Link
US (1) US4681657A (ja)
EP (1) EP0224022B1 (ja)
JP (1) JPS62106631A (ja)
DE (1) DE3689032T2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215041A (ja) * 1987-03-04 1988-09-07 Toshiba Corp 結晶欠陥評価用エツチング液
AU602114B2 (en) * 1987-09-08 1990-09-27 Ebara Solar, Inc. Method for texturing a silicon surface of any crystallographic orientation using an isotropic etch and photolithography and silicon crystals made thereby
GB8813891D0 (en) * 1988-06-11 1988-07-13 Micro Image Technology Ltd Solutions of perhalogenated compounds
JP2787788B2 (ja) * 1990-09-26 1998-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 残留物除去方法
JP3077304B2 (ja) * 1991-10-09 2000-08-14 日産自動車株式会社 エッチング装置
DE4305297C2 (de) * 1993-02-20 1998-09-24 Telefunken Microelectron Strukturbeize für Halbleiter und deren Anwendung
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
US5580800A (en) * 1993-03-22 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of patterning aluminum containing group IIIb Element
US5486804A (en) * 1993-12-03 1996-01-23 Hughes Aircraft Company Integrated magnetoresistive sensor fabrication method and apparatus
KR950019922A (ko) * 1993-12-28 1995-07-24 김주용 다결정실리콘 습식식각용액
EP0799495A4 (en) * 1994-11-10 1999-11-03 Lawrence Semiconductor Researc Silicon-germanium-carbon compositions and processes thereof
US6313048B1 (en) 1997-03-03 2001-11-06 Micron Technology, Inc. Dilute cleaning composition and method for using same
US6514875B1 (en) 1997-04-28 2003-02-04 The Regents Of The University Of California Chemical method for producing smooth surfaces on silicon wafers
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6277758B1 (en) * 1998-07-23 2001-08-21 Micron Technology, Inc. Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US6833084B2 (en) 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
US6790785B1 (en) * 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
AU2001297876A1 (en) 2000-11-27 2003-01-02 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch to produce porous group iii-v materials
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
US6559058B1 (en) * 2002-01-31 2003-05-06 The Regents Of The University Of California Method of fabricating three-dimensional components using endpoint detection
US6770568B2 (en) * 2002-09-12 2004-08-03 Intel Corporation Selective etching using sonication
US6746967B2 (en) * 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
US20040188387A1 (en) * 2003-03-25 2004-09-30 Brask Justin K. Removing silicon nano-crystals
DE10344351A1 (de) * 2003-09-24 2005-05-19 Infineon Technologies Ag Verfahren zum anisotropen Ätzen von Silizium
TWI236053B (en) * 2003-11-25 2005-07-11 Promos Technologies Inc Method of selectively etching HSG layer in deep trench capacitor fabrication
US7153734B2 (en) * 2003-12-29 2006-12-26 Intel Corporation CMOS device with metal and silicide gate electrodes and a method for making it
JP4442446B2 (ja) * 2005-01-27 2010-03-31 信越半導体株式会社 選択エッチング方法
WO2006110048A1 (en) * 2005-04-14 2006-10-19 Renewable Energy Corporation Asa Surface passivation of silicon based wafers
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US20070227578A1 (en) * 2006-03-31 2007-10-04 Applied Materials, Inc. Method for patterning a photovoltaic device comprising CIGS material using an etch process
NO20061668L (no) * 2006-04-12 2007-10-15 Renewable Energy Corp Solcelle og fremgangsmate for fremstilling av samme
US7563670B2 (en) * 2006-11-13 2009-07-21 International Business Machines Corporation Method for etching single-crystal semiconductor selective to amorphous/polycrystalline semiconductor and structure formed by same
US7762152B2 (en) * 2008-02-12 2010-07-27 Honeywell International Inc. Methods for accurately measuring the thickness of an epitaxial layer on a silicon wafer
RU2376676C1 (ru) * 2008-07-17 2009-12-20 Государственное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ обработки кристаллов кремния
US8048807B2 (en) * 2008-09-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for thinning a substrate
KR100997669B1 (ko) 2008-11-04 2010-12-02 엘지전자 주식회사 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법
US9419198B2 (en) 2010-10-22 2016-08-16 California Institute Of Technology Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials
CN102815661A (zh) * 2011-06-07 2012-12-12 无锡华润华晶微电子有限公司 硅膜制备方法
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
CN102338758A (zh) * 2011-08-03 2012-02-01 上海华碧检测技术有限公司 一种双极型晶体管器件掺杂结构的pn结染色方法
US9595653B2 (en) 2011-10-20 2017-03-14 California Institute Of Technology Phononic structures and related devices and methods
US10205080B2 (en) 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
KR20130106151A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
EP2885823B1 (en) 2012-08-17 2018-05-02 Matrix Industries, Inc. Methods for forming thermoelectric devices
WO2014070795A1 (en) * 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
CN106537621B (zh) 2014-03-25 2018-12-07 美特瑞克斯实业公司 热电设备和系统
US11322361B2 (en) * 2014-06-10 2022-05-03 International Business Machines Corporation Selective etching of silicon wafer
US9378966B2 (en) * 2014-06-10 2016-06-28 International Business Machines Corporation Selective etching of silicon wafer
EP3452875A4 (en) 2016-05-03 2019-11-20 Matrix Industries, Inc. THERMOELECTRIC DEVICES AND SYSTEMS
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
CN111106045A (zh) * 2019-12-31 2020-05-05 中芯集成电路(宁波)有限公司 半导体结构及其加工方法、刻蚀机

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945035A (ja) * 1972-09-08 1974-04-27

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS513474B1 (ja) * 1970-06-25 1976-02-03
NL167277C (nl) * 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
US3892606A (en) * 1973-06-28 1975-07-01 Ibm Method for forming silicon conductive layers utilizing differential etching rates
DE2359511C2 (de) * 1973-11-29 1987-03-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zum lokalisierten Ätzen von Gräben in Siliciumkristallen
FR2294549A1 (fr) * 1974-12-09 1976-07-09 Radiotechnique Compelec Procede de realisation de dispositifs optoelectroniques
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US4029542A (en) * 1975-09-19 1977-06-14 Rca Corporation Method for sloping the sidewalls of multilayer P+ PN+ junction mesa structures
US4215174A (en) * 1978-03-24 1980-07-29 General Electric Company Insulating coating for transformer wires
US4372803A (en) * 1980-09-26 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Method for etch thinning silicon devices
US4345969A (en) * 1981-03-23 1982-08-24 Motorola, Inc. Metal etch solution and method
US4512875A (en) * 1983-05-02 1985-04-23 Union Carbide Corporation Cracking of crude oils with carbon-hydrogen fragmentation compounds over non-zeolitic catalysts
JPS6066825A (ja) * 1983-09-22 1985-04-17 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945035A (ja) * 1972-09-08 1974-04-27

Also Published As

Publication number Publication date
DE3689032T2 (de) 1994-04-14
EP0224022A3 (en) 1988-10-05
DE3689032D1 (de) 1993-10-21
EP0224022B1 (en) 1993-09-15
US4681657A (en) 1987-07-21
JPH0311092B2 (ja) 1991-02-15
EP0224022A2 (en) 1987-06-03

Similar Documents

Publication Publication Date Title
JPS62106631A (ja) 選択性エツチング剤
Declercq et al. Optimization of the Hydrazine‐Water Solution for Anisotropic Etching of Silicon in Integrated Circuit Technology
Lee Anisotropic etching of silicon
CN101884095B (zh) 硅蚀刻液和蚀刻方法
JPH03149817A (ja) シリコンプレートを電気化学的にエッチングする方法
Tenney et al. Etch rates of doped oxides in solutions of buffered HF
TW200416806A (en) Silicon semiconductor substrate and its manufacturing method
US3909325A (en) Polycrystalline etch
EP0416126A1 (en) Sulfuric acid composition having low surface tension
Fiedler et al. Material-selective etching of InP and an InGaAsP alloy
Adachi et al. Chemical etching of GaAs
WO1998009320A1 (en) Surface treatment for micromachining
KR102836971B1 (ko) 하드 마스크의 제거 방법
Nagasima et al. Local Crystallization of Thermal Oxide Film of Silicon
EP2090675B1 (en) Defect etching of germanium
Miller The etch rate of gadolinium gallium garnet in concentrated phosphoric acid of varying composition
JPS61271839A (ja) パタ−ン形成方法
CN114507859A (zh) 一种蚀刻液及其制备方法、金属膜材处理方法
US7479461B2 (en) Method of etching silicon anisotropically
US6486075B1 (en) Anisotropic wet etching method
Koszi et al. {332} Ga Habit Planes Formed on GaAs during Br2: CH 3 OH Etching
JP3201793B2 (ja) Si基体の加工方法
KR100453908B1 (ko) 반도체 소자의 산화막 식각용 화학 용액
KR100646730B1 (ko) 실리콘 웨이퍼의 결정 결함 평가용 부식액 및 이를 이용한결정결함 평가방법
SU1767582A1 (ru) Способ определени толщины эпитаксиального сло кремниевых структур