JPH04234196A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPH04234196A
JPH04234196A JP41844990A JP41844990A JPH04234196A JP H04234196 A JPH04234196 A JP H04234196A JP 41844990 A JP41844990 A JP 41844990A JP 41844990 A JP41844990 A JP 41844990A JP H04234196 A JPH04234196 A JP H04234196A
Authority
JP
Japan
Prior art keywords
green sheet
bump
gold
filled
gold paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP41844990A
Other languages
English (en)
Inventor
Yoshinobu Kobayashi
吉伸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP41844990A priority Critical patent/JPH04234196A/ja
Publication of JPH04234196A publication Critical patent/JPH04234196A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はバンプの形成方法に関し
、特にガラスセラミック基板上に形成された基板接合用
のバンプの形成方法に関する。
【0002】
【従来の技術】従来この種のバンプ形成方法においては
、一般的には厚膜印刷法やメッキ法により形成している
。厚膜印刷法においては図3に示すように、厚膜金ペー
スト11をガラスセラミック12上に、約20〜30μ
m塗布し、乾燥後約850〜920℃で焼成を行ってい
る。ペーストには金ペーストを使用し、一般的には有機
,無機比率が15wt%,85wt%程度のものを使用
する。このため、焼結時の膜収縮により15〜25μm
になっている。
【0003】また、ガラスセラミック基板同士を接合す
る目的で形成するバンプにおいては、ガラスセラミック
基板の面状態によっては確実な接合を得るために、約5
0〜100μm程度の厚みが必要であり、厚膜印刷で3
〜5回印刷を実施して目的のバンプ膜厚を得ている。
【0004】またメッキ法においては、図4に示すよう
にガラスセラミック基板12上に先ず、メッキ下地用金
属13を真空蒸着やスパッター法により形成し、次にホ
トレジスト14を塗布し、プリベーク後露光,現像工程
を経てバンプパターンを形成し、アディティブメッキ法
により金メッキ15を実施している。メッキ完了後ホト
レジストを剥離し、メッキ下地をウェットエッチングし
、目的のパターンを得ている。
【0005】
【発明が解決しようとする課題】しかし上述した従来の
技術においては以下の問題点が発生する。すなわち、厚
膜印刷法においては、目的のバンプ膜厚を得るために印
刷が複数回必要になり印刷工数がかかる。またグリーン
シートの焼結時の収縮率に応じたスクリーンが必要にな
り、グリーンシートの焼結収縮率を前以って確認してお
く必要があるなど、量産性において問題を生ずる。メッ
キ法においてはメッキ下地を真空蒸着やスパッターによ
り実施し、次にホトレジストを形成後、露光現像をし金
メッキを実施している。メッキ完了後レジスト剥離し、
次にメッキ下地をエッチングし、目的のパターンを得て
いるため、工程が複雑になると同時に高価な生産設備が
必要になり、量産性及び費用面で問題がある。
【0006】本発明の目的は、容易に高アスペクト比の
バンプを形成するバンプ形成方法を提供することにある
【0007】
【課題を解決するための手段】上記目的を達成するため
、本発明によるバンプ形成方法においては、グリーンシ
ートに予め形成されたスルーホールに対してビアフィル
導体を充填し、焼結することによりグリーンシートの収
縮率とビアフィル導体の収縮率との差に対してビアフィ
ル導体の焼結物をグリーンシートの焼結面に突起させる
ものである。
【0008】
【作用】グリーンシートと金ペーストとは焼結時の収縮
率が異なり、その収縮率の差に応じて半球状に突き出し
たバンプが形成される。
【0009】
【実施例】次に図面を参照して本発明について説明する
。図1は、グリーンシートに対してスルーホール形成後
、厚膜金ペーストを充填した状態を示す。図2は、ペー
スト充填後の焼結状態を示す。図1において、グリーン
シート1にはVIAホール(スルーホール)3が形成さ
れており、さらにスルーホール3には厚膜金ペーストが
スクリーン印刷法により充填されている。今グリーンシ
ート1は、無機粉末(アルミナ粉末とガラス粉末の混合
体)と有機バインダー,有機溶剤,可塑剤の混練物(ス
ラリー)をシート化して作られている。本発明に使用し
たグリーンシートの場合は、無機,有機比率が67wt
%,33wt%である。充填用金ペースト2は、平均粒
径が1.6〜2.3μmの金粉末に有機ビヒクル,溶剤
,焼結助剤等を添加したものを使用しており、本発明に
おいては、無機,有機比率が90wt%,10wt%で
ある。図中、8はスクリーン、9は内層パターンである
【0010】次にグリーンシート1に充填された金ペー
スト2を80〜100℃の温度条件において5〜15分
程度乾燥した後、所望の回路構成に応じパターン印刷を
実施し、VIA印刷と同様に乾燥する。このようにVI
A充填及びパターン印刷されたグリーンシート1を所望
の構成で積層し、熱プレスで熱圧着し、グリーンシート
積層体を作成する。
【0011】次にこのグリーンシート積層体を300〜
500℃の雰囲気で脱バインダーした後、850〜95
0℃の焼成条件で焼成する。このときグリーンシート1
の無機/有機比率と金ペーストの無機/有機比率の差に
よりスルーホール3内に充填された金ペーストが自らの
表面張力によりグリーンシートの積層体表面に半球面形
状に突き出てバンプ7を形成する。バンプ7の形状はグ
リーンシート1と金ペースト2との収縮率差、金ペース
ト2の焼結性によりコントロールできる。
【0012】また導体金属の種類については金以外に銀
パラジューム,銀,銅など厚膜導体材料が使用できる。 この場合導体の種類によって焼結方法を変える必要があ
り、例えば銅を使用するケースにおいては還元雰囲気で
焼成する必要がある。
【0013】
【発明の効果】以上説明したように、グリーンシートと
金ペーストとの焼結時の収縮率差を利用することにより
、容易にバンプが形成できるという効果がある。
【図面の簡単な説明】
【図1】グリーンシートにスクリーン印刷法でVIAを
充填した状態を示す断面図である。
【図2】前記グリーンシートの焼結状態を示す断面図で
ある。
【図3】厚膜印刷法で実施する方法の断面図である。
【図4】薄膜メッキ法で実施する方法の断面図である。
【符号の説明】
1  グリーンシート 2  金ペースト 3  VIAホール 4  メッキ下地用金属 5  ホトレジスト 6  金メッキ 7  バンプ 8  スクリーン 9  内層パターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  グリーンシートに予め形成されたスル
    ーホールに対してビアフィル導体を充填し、焼結するこ
    とによりグリーンシートの収縮率とビアフィル導体の収
    縮率との差に対してビアフィル導体の焼結物をグリーン
    シートの焼結面に突出させることを特徴とするバンプ形
    成方法。
JP41844990A 1990-12-28 1990-12-28 バンプ形成方法 Pending JPH04234196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41844990A JPH04234196A (ja) 1990-12-28 1990-12-28 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41844990A JPH04234196A (ja) 1990-12-28 1990-12-28 バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH04234196A true JPH04234196A (ja) 1992-08-21

Family

ID=18526285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41844990A Pending JPH04234196A (ja) 1990-12-28 1990-12-28 バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH04234196A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112191A (ja) * 1989-09-27 1991-05-13 Toshiba Corp セラミック配線基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112191A (ja) * 1989-09-27 1991-05-13 Toshiba Corp セラミック配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
US4510000A (en) Method for palladium activating molybdenum metallized features on a ceramic substrate
WO2006033402A1 (ja) セラミック電子部品の製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH11224984A (ja) セラミック多層基板の製造方法
JPH07122839A (ja) セラミックス配線基板の製造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
JP2893116B2 (ja) セラミック多層配線基板の製造方法
JPS61113298A (ja) スル−ホ−ル印刷法
JPH07202428A (ja) 多層回路基板の製造方法
JPH0250494A (ja) 積層セラミック基板の製造方法
JP2515165B2 (ja) 多層配線基板の製造方法
JPS6231514B2 (ja)
JPH10294561A (ja) 高脱バインダ性多層配線基板およびその製法
JP2002160978A (ja) ガラスセラミック基板の製造方法
JP2000269380A (ja) 多層セラミックチップサイズパッケージ及びその製造方法
JPS60160691A (ja) 厚膜パタ−ン形成方法
JPH0786747A (ja) セラミック多層基板の製造方法
JPS62144394A (ja) バイアホ−ルの形成法
JPH0561799B2 (ja)
JPH0497590A (ja) 多層セラミック回路基板及びその製造方法
JPH01289274A (ja) セラミックパッケージ及びその製造方法
JPS63132497A (ja) ムライト配線基板の製造方法
JPH11177241A (ja) 低温焼成基板
JPS6323394A (ja) 複合焼結体の製造法