JPH03113493A - 外字メモリのアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通常使用されるＪＩＳ　Ｃ６２２６で規定さ
れた第１水準および第２水準の文字とは別にユーザによ
り作成された外字を外字メモリに対して登録あるいは読
出す際の外字メモリのアクセス方法に関するものである
。

［従来の技術］ 文字、数字、記号等のキャラクタのうち、ユーザが作成
した外字をメモリに登録あるいはメモリから読出しをす
るフォントメモリ装置では、キャラクタを画面表示する
にあたって、ＣＲＴコントローラからコードバッファに
アドレス信号を送出し、このアドレス信号によってコー
ドバッファから出力されるデータを外字メモリへのアド
レス信号とし、さらに、この外字メモリの出力がドツト
データとなって画面に表示されるようになっている。

第６図はこの種の従来のフォントメモリ装置を示してい
る。この装置ではコードバッファ２０と外字メモリ２１
の間にＣＰＵ２３には直結していないバス２２が使用さ
れ、ＣＰｔＪ２３と外字メモリ２１との間は、外字アド
レス用レジスタ２５、書込み用レジスタ２６および読出
し用レジスタ２７を介して接続されている。

そして、外字メモリ２１に外字を登録する場合には、外
字アドレス用レジスタ２５はＣＰＵ２３からのアドレス
書込み信号Ｓ２によってＣＰＵ２３から送られた外字メ
モリ２１のアドレスをラッチし、書込み用レジスタ２６
はＣＰＵ２３からの書込み信号Ｓ４によってユーザの作
成したドツトデータをラッチする。次に、外字アドレス
用レジスタ２５および書込み用レジスタ２６はＣＰＯ２
３からのイネーブル信号Ｓ３およびＳ７によってイネー
ブル状態になり、ＣＰＵ２３からの書込み信号＄５によ
って外字メモリ２１の所定のアドレスに外字のドツトデ
ータが８ビット単位で書込まれる。

また、外字メモリ２１に記憶された外字を読出す場合に
は、外字アドレス用レジスタ２５はＣＰＵ２３からのア
ドレス書込み信号Ｓ２によりＣＰＵ２３から送られた外
字メモリ２１のアドレスをラッチし、ＣＰＵ２３からの
イネーブル信号Ｓ３によってイネーブル状態になる０次
に、外字メそす２１はＣＰＵ２３からの読出し信号Ｓ６
によって外字のドツトデータを出力する。読出し用レジ
スタ２７はＣＰＵ２３からの読出し信号Ｓ８によって外
字メモリ２１から出力された外字のドツトデータをラッ
チし、ＣＰＵ２３からのイネーブル信号Ｓ９によってラ
ッチした外字のドツトデータを出力する。

［発明が解決しようとする課題］ しかしながら、上述した従来のアクセス方法では、外字
の登録および読出し時にＣＰＵ２３のマシンサイクルと
して外字メモリ２１のアドレスの書込みＳ２、ドツトデ
ータの書込みＳ４あるいは読出しＳ６、外字書込みＳ５
あるいは読出しＳ８の最低３サイクルを必要とするため
、１文字当たりの外字のアクセスに時間がかかり、別の
処理を行なうに当たって支障を来し、能率的な処理を行
なうことができなかった。

また、この種の一般の漢字表示を行なう装置では、漢字
フォントのドツト構成が全角で２２ないしは２４ドツト
であり、外字メモリを構成するには８ビット幅のメモリ
および外字データ用のレジスタが書込み用、読出し用と
それぞれが最低でも３つずつ必要であった。従って、必
要以上にメモリ容量が大きくなり、部品、屯数が多くコ
スト高の原因になるとともに、装置に対する占有面積が
増して装置小型化の妨げになっていた。

そこで、本発明は上述した問題点に鑑みてなされたもの
であって、その目的は、外字の登録および読出しにかか
るアクセス時間の短縮が図れ、メモリ容量を減少してコ
ストの低減およびスペースファクタの向上が図れる外字
メモリのアクセス方法を提供することにある。

［課題を解決するための手段］ 上記目的を達成するため、本発明による外字メモリのア
クセス方法は、ｌキャラクタの外字データが複数のビッ
ト群に分けられて記憶される外字メモリなＣＰＵのメモ
リマツプ上に配置し、前記ＣＰＵのアドレスの一部に割
り当てられた外字コードにラインカウントアドレスと前
記各ビット群の読出し順序を規定するコードを付加した
ものを前記外字メモリのアドレスとして、前記外字メモ
リに対する外字データの登録および読出しを行なうこと
を特徴としている。

［作用Ｊ １キャラクタの外字データが複数のビット群に分けられ
て記憶される外字メモリに対する外字データの登録また
は読出しを行なう場合には、外字メモリをＣＰＵのメモ
リマツプ上に配置してＣＰＵのアドレスの一部に割り当
てられた外字コードにラインカウントアドレスと各ビッ
ト群の読出し順序を規定するコードを付加したものを外
字メモリのアドレスとする。そして、このアドレスに基
づいて外字メモリに外字データの登録または読出しを行
なう。

［実施例Ｊ 第１図は本発明による外字メモリのアクセス方法が適用
されるフォントメモリ装置の一実施例を示すブロック構
成図である。

この実施例によるフォントメモリ装置は、外字をフォン
ト幅に応じて複数のビット群のデータに分け、ＣＰＵ５
のアドレスの一部を使用し、ユーザによって設定される
外字コードにラインカウントアドレスと読出し順序コー
ドを付加したものを外字メモリ４のアドレスとして入力
することで、ＣＰＵのメモリマツプ上で外字の登録ある
いは読出しを行なっており、ＣＲＴコントローラ１゜コ
ードバッファ２、タイミング発生手段３、外字メモリ４
、ＣＰＵ５、レジスタ６を備えて概略構成されている。

ＣＲＴコントローラ１はユーザによって作成された外字
を外字メモリ４からＣＲＴに表示するために読出すにあ
たって、外字の読出しの順序を記憶したコードバッファ
２に対して外字を読出す順番毎のアドレスＡｌを出力し
ている。また、外字メモリ４に対してラインカウントア
ドレスＡ３を出力し、かつｌライン毎にこのラインカウ
ントアドレスＡ３を更新している。

なお、ラインカウントアドレスＡ３は表示画面上のドツ
トラインを走査するためのアドレスである。

コードバッファ２はＣＲＴコントローラｌからのアドレ
スＡ１によって後に詳述する外字アクセスアドレスＡ２
、外字コードＣ１の揃ったデータを第１のデイスプレィ
バス７に出力している。

ここで、外字アクセスアドレスＡ２とはＣＰＴＪ５のメ
モリマツプ上に配置された外字メモリ４をアクセスする
ためのアドレスであり、外字コードＣＩが示す１文字の
外字が幾つのビット群データよりなっているかの情報も
含んでいる。また、外字コードＣＩとはユーザが作成し
た外字を外字メモリ４に登録するために任意に設定され
て入力されるコードである。

タイミング発生手段３はドツトクロックカウンタ３ａと
セレクタ３ｂによって構成され、ドツトクロックカウン
タ３ａはドツトクロックを８ドツトカウントする毎に１
パルスをセレクタ３ｂに出力しており、セレクタ３ｂは
ドツトクロックカウンタ３ａからのパルスに基づいて第
１のデイスプレィバス７上のデータのうちの外字アクセ
スアドレスＡ２から読出し順序コードＣ２を作り外字メ
モリ４に出力している。また、レジスタ６に対して同期
用のクロック信号ＧＫ（ＧＫＩ〜ＣＫ３）およびイネー
ブル信号Ｅ（Ｅｌ〜Ｅ３）を出力している。

なお、読出し順序コードＣ２は複数に分割されて各アド
レスに記憶された８ドツト単位の各ビット群データの読
出し順序を規定するコードであり、これによって外字メ
モリ４の読出しアドレスが変更される。

外字メモリ４はＣＰＵ５のメモリマツプ上に配置され、
ユーザによって作成される外字をフォント幅、つまりド
ツト数に応じて複数のビット群のデータに分けて記憶し
ている。すなわち、通常使用される外字のドツト数は、
１６ドツトあるいは２４ドツトであるため、８ドツト単
位で各アドレスに記憶しており１例えば２４ドツトの外
字の場合には、第２図に示すように３つのビット群デー
タＤ１．Ｄ２．Ｄ３に分けられて各アドレス毎に記憶さ
れている。従って、この実施例ではｌキャラクタの外字
が２４ドツトであれば３つのビット群データＤｉ、Ｄ２
．Ｄ３に、また１６ドツトであれば２つのビット群デー
タＤｉ、Ｄ２にそれぞれ分けて各アドレスに記憶してい
る。

ＣＰＵ５は外字を外字メモリ４に登録あるいは外字メモ
リ４から読出すにあたり、外字メモリ４のアドレスを指
定するＣＰＵアドレスを、アドレスバス８上に出力して
おり、このＣＰＵアドレスはバッファ９を介して第１の
デイスプレィバス７等に出力されて外字メモリ４に供給
される。このＣＰＵアドレスは第３図（ａ）に示すよう
に最上位ビットＭＳＢ側より外字アクセスアドレスＡ２
、外字コードＣ１、ラインカウントアドレスＡ３、読出
し順序コードＣ２で構成されている。

また、ＣＰＵ５はＣＰＵアドレスの出力と同時に外字コ
ードＣＩ、ラインカウントアドレスＡ３および読出し順
序コードＣ２に対応するドツトデータをデータバス１０
上に出力しており、このデータはバッファ１１を介して
第２のデイスプレィバス１３上に出力される。

レジスタ６は表示される外字のフォント幅に応じて複数
設けられるもので、ここでは２４ドツトの外字の表示に
対応できるように３つ設けられている。各レジスタ６ａ
、６ｂ、６ｃはコードバッファ２およびセレクタ３ｂか
らのアドレス（Ｃ１＋Ａ３＋Ｃ２）の指定により第２の
デイスプレィバス１３上に外字メモリ４から出力された
ドツトデータを、タイミング発生手段３からのクロック
信号ＣＫのタイミングに基づいて外字メモリ４の読出し
順序コードＣ２の変更毎にラッチしており、各レジスタ
６ａ、６ｂ、６ｃがデータをラッチしてｌキャラクタの
１ライン分のデータが揃うと、タイミング発生手段３か
らのイネーブル信号Ｅによって各データを一斉に第３の
デイスプレィバス１４上に出力している。

次に、上記のように構成されるフォントメモリ装置によ
る外字の登録および読出しの動作を第４図および第５図
の動作チャート図に基づいて説明する。

まず、ユーザの作成した外字を外字メモリ４に登録する
場合には、登録する外字の外字コードＣ１にラインカウ
ントアドレスＡ３と読出し順序コードＣ２を付加してＣ
ＰＬＩ５から外字メモリ４へのＣＰＵアドレスとして揃
える（ＳＴＩ）、プログラムされたＣＰＵアドレスに基
づいて８ビツトのドツトデータを外字メモリ４に書込む
（Ｓｒ１）、続いて、ドツトデータのビット幅に従い、
読出し順序コードＣ２をインクリメントして８ビツトの
ドツトデータを外字メモリに書込むことにより、１つの
外字コードに対する１つのラインカウントアドレスのデ
ータが揃う（Ｓｒ１）、次に、ラインカウントアドレス
をインクリメントしてＳＴＩ〜ＳＴ３の動作を繰り返し
て行ない、すべてのラインカウントアドレスにデータを
書込み、外字の登録を終了する（Ｓｒ１）。

次に、外字メモリ４に登録された外字を読出してＣＲＴ
に表示する場合には、ＣＲＴコントロラｌから出力され
たラインカウントアドレスＡ３と、フードバッファ２か
ら出力された外字アクセスアドレスＡ２と外字コードＣ
１のうちの０１と、またＡ２からセレクタ３ｂで生成さ
れたＣ２とが外字メモリ４に入力される（Ｓｒ１）。次
に、このＡ３．Ｃ１，Ｃ２で指定されたアドレスのドツ
トデータが外部メモリ４から出力される。

まず、最初に１ライン目の１番目のビット群デタＤ１が
出力され、セレクタ３ｂからレジスタ６ａヘクロック信
号ＣＫＩが出力されることによってレジスタ６ａヘラツ
チされる。続いて、セレクタ３ｂにおいて読出し順序コ
ードＣ２がインクリメントされて読出しアドレスの変更
がなされると（Ｓｒ１）、外字メモリ４から２番目のビ
ット群データＤ２が出力され、セレクタ３ｂからレジス
タ６ｂヘクロツタ信号ＣＫが出力されラッチされる。同
様にして３番目のビット群データがレジスタ６Ｃにラッ
チされる（Ｓｒ１）、この動作はコードバッファ２から
１読出しサイクル（外字のフォント幅に応じて複数に分
けられたデータ全てを読出すのに要する時間）内に予め
決められた読出しの数分だけ行なわれる。そして、全て
のビット群データが各レジスタ６ａ、６ｂ、６ｃにラッ
チされて揃うと（Ｓｒ１）、各レジスタ６ａ、６ｂ、６
ｃをイネーブルにして第３のデイスプレィバス１４上に
データを出力する（ＳＴ１０）。この結果、出力された
データが図示しない後段の回路においてビデオ信号に変
換されて対応する外字の１ライン目がデイスプレィ画面
上に表示される（ＳＴＩＩ）。この動作が２ライン目、
３ライン目と繰り返されて、対応する外字がデイスプレ
ィ画面上に表示される。

従って、この実施例では、ＣＰＵ５からのアドレスの一
部分を外字のコードとして使用し、ｃｐｕｓから外字メ
モリ４へのＣＰＵアドレスの出力時に、外字のドツトデ
ータをデータバス１０上に出力する構成なので、従来の
ようにＣＰＵデータバスから外字専用のレジスタを介し
てデイスプレィバスから間接的に外字メモリをアクセス
することな（、ＣＰＵ５から直接外字メモリ４を１マシ
ンサイクルでアクセスすることができ、従来に比べて外
字の登録および読出しにかがるアクセス時間の短縮が図
れ、また外字登録に必要な部品点数が減少する。また、
ｌキャラクタの外字を８ビット単位に分け、コードバッ
ファ２から読出した外字メモリ４に人力する外字コード
に８ビット単位で読出す順序を規定した読出し順序コー
ドＣ２を付加したので、この読出し順序コードＣ２を１
読出しサイクル内で変化させることによってデイスプレ
ィバスが８ビツトバスのみの構成においても、１キャラ
クタの外字毎に外字メモリ４から８ビツト以上のフォン
トパターンを読出すことができる。また、これにより、
外字データは共通の外字メモリ４に複数のアドレスに分
けて記憶されるので、従来に比べてメモリの数を減少し
てコストの低減が図れるとともに、装置に対するメモリ
の占有面積を小さくしてスペースファクタの向上が図れ
、装置の小型化に対応することができる。

ところで、上述した実施例では、１つの外字を８ビツト
単位で３つに分け、これに対応して３つのレジスタ６ａ
、６ｂ、６ｃを備えて１６ドツトおよび２４ドツトによ
る外字の登録および読出しに対応できる構成としたが、
２４ドツト以上の外字を登録あるいは読出す場合には、
ドツト数に応じてその外字を８ビツト単位で複数に分け
、この数に対応する数のレジスタを設ければよい。

なお、外字を複数の単位に分ける場合には、８ビツトに
限ることなく、ＣＰＵやバスのビット数に応じて変えて
もよい。

［発明の効果］ 以上説明したように、本発明の外字メモリのアクセス方
法によれば、外字データは従来のようにデイスプレィバ
スを介さずに直接ＣＰＵからアドレスバスな介してアク
セスできるので、外字の登録および読出しにかかるアク
セス時間の短縮が図れる。また、外字のドツトデータは
共通のメモリに対し、複数のビット群に分けられて記憶
されるので、従来に比べてメモリの数を減少してコスト
の低減が図れるとともに、装置に対するメモリの占有面
積を小さくしてスペースファクタの向上が図れ、装置の
小型化に対応することができる。

【図面の簡単な説明】

第１図は本発明による外字メモリのアクセス方法が適用
されるフォントメモリ装置の一実施例を示すブロック構
成図、第２図は外字メモリに記憶される外字の表示フォ
ーマットを示す図、第３図は同装置におけるＣＰＵのア
ドレス構成を示す図、第４図は同装置による外字の登録
動作を示す動作チャート図、第５図は同装置による外字
の読出し動作を示す動作チャート図、第６図は従来のフ
ォントメモリ装置の一例を示すブロック構成図である。 ■・・・ＣＲＴコントローラ、２・・・コードバッファ
、３・・・タイミング発生手段、４・・・外字メモリ、
５・・・ＣＰＵ、６・・・レジスタ、１０・・・データ
バス、Ａ２・・・外字アクセスアドレス、Ａ３・・・ラ
インカウントアドレス、Ｃ１・・−外字コード、Ｃ２・
・・読出し順序コード。

Claims (1)

【特許請求の範囲】
1. １　キャラクタの外字データが複数のビット群に分けら
   れて記憶される外字メモリをＣＰＵのメモリマップ上に
   配置し、前記ＣＰＵのアドレスの一部に割り当てられた
   外字コードにラインカウントアドレスと前記各ビット群
   の読出し順序を規定するコードを付加したものを前記外
   字メモリのアドレスとして、前記外字メモリに対する外
   字データの登録および読出しを行なうことを特徴とする
   外字メモリのアクセス方法。