JPH03113548A - 拡張メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータシステムに利用する。本発明はマ
イクロプロセッサ回路の実アドレス空間を越えた拡張メ
モリのアクセスとメモリ保護を行うことができ、拡張メ
モリ上でマルチクスキングを容易に実行することができ
る装置に関する。

〔概要〕

本発明はマイクロプロセッサ回路、主メモリ、および回
路メモリを備えた拡張メモリ制御装置において、 拡張メモリを制御する回路を別のハードウェアで設け、
マイクロプロセッサ回路の制御命令およびアドレス情報
を取込みこの拡張メモリにアドレス情報および制御命令
を与えることにより、拡張メモリを意識することなくア
プリケーションプログラムの開発ができ、マルチタスキ
ングを容易に行えるようにし、メモリ保護ができるよう
にしたものである。

〔従来の技術〕

従来の拡張メモリ制御装置は、マイクロプロセッサ回路
と、このマイクロプロセッサ回路からアクセスされ読出
し出力がこのマイクロプロセッサ回路に取込まれる主メ
モリと、読出し出力がこのマイクロプロセッサ回路に取
込まれる拡張メモリとを備え、第６図に示すように拡張
メモリ３が複数の論理ページＸ、ＹＳＺに分割され、こ
れをマツピングするために主メモリ２上の特定のアドレ
ス範囲が物理ページフレーム５として対応付けられてい
た。物理ページフレーム５は１６ＫＢのページ４枚で構
成され、最大６４ＫＢの論理ページをアクセスすること
ができ、論理ページのアクセスや制御は拡張メモリマネ
ージャ（８ＭＭ：　Ｅｘｐａｎｄｅｄ　ＭｅｍｏｒｙＭ
ａｎａｇｅｒ）を介して行われていた。

〔発明が解決しようとする問題点〕

上述した従来技術では、マイクロプロセッサ回路を使用
して小規模なコンピュータシステムを構成する場合、マ
イクロプロセッサ回路にメモリ保護機能が無いことやア
ドレス空間が非常に狭いなどの問題があり、後者の場合
、メモリ拡張制御の一方法として拡張メモリ仕様（ＢＭ
Ｓ：Ｂｘｐａｎｄｅｄ　ＭｅｍｏｒｙＳｐｅｃｉｆ　１
ｃａｔｉｏｎ）が一般的であるが、論理ページ上のプロ
グラム実行やデータアクセスが不便であり、十分な性能
が発揮できないなどリアルタイムマルチタスク応用には
不敵であり、下記の問題を有していた。

■　拡張メモリ上のデータ参照やプログラムを実行する
ための手続きを全てユーザプログラムで記述しなければ
ならず負担が大きい。

■　従来の拡張メモリ、制御装置（例えば日本電気株式
会社製ＰＣ９８／ＲＡ）では、拡張メモリ上のデータを
アクセスする場合、拡張メモリ上の論理ページが主メモ
リ上の物理ページにマツプあるいはアンマツプのたびに
１６ＫＢのデータ転送が行われリアルタイム処理には適
さない。

■　物理ページと論理ページの対応付は処理の時間がか
かりすぎる。例えば、前記ＰＣ９８／ＲＡでは６１１１
８．また拡張メモリ仕様（ＢＭＳ）をハードウェアで実
現した場合には１４０μＳと大幅に改善されるがリアル
タイム処理には負荷が大きすぎる。

■　物理ページがマシンによっては必ずしも連続してい
るとはかぎらず、物理ページフレームが１６ＫＢ単位と
狭いため、ページをまたがるデータのアクセスやプログ
ラムの実行が必ずしも保証されていない。

■　拡張メモリのメモリ保護機能がないためにマルチタ
スク環境で必要となるデータやプログラムのアクセス保
護ができない。

■　ページ切り換え中は割込みが禁止されるのでシステ
ム全体の性能としては好ましくない。

本発明はこのような問題を解決するもので、アドレス空
間が狭く、メモリ保護機能を持たないマイクロプロセッ
サ回路でコンピュータシステムを構成する場合、拡張メ
モリを意識することなくアプリケーションプログラムを
開発することができ、マルチタスキングを容易に行い、
メモリ保護ができる装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、マイクロプロセッサ回路と、このマイクロプ
ロセッサ回路からアクセスされ読出し出力がこのマイク
ロプロセッサ回路に取込まれる主メモリと、読出し出力
がこのマイクロプロセッサ回路に取込まれる拡張メモリ
とを備えた拡張メモリ制御装置において、前記マイクロ
プロセッサの制御命令およびアドレス情報を取込み前記
拡張メモリにアドレス情報および制御命令を与える拡張
メモリ制御回路を別のハードウェアにより設け、この拡
張メモリ制御回路は、前記マイクロプロセッサから入力
するアドレス情報が前記拡張メモリにアクセスすべきも
のであるかを判定する手段と、この判定する手段により
拡張メモリにアクセスすべきものであることが判定され
たときに前記入力するアドレス情報からアクティブペー
ジのベースアドレスを読出す手段と、この読出す手段か
ら与えられたベースアドレスにあらかじめ設定されたオ
フセットアドレスを加算する演算手段と、この演算手段
の出力アドレス情報の妥当性および保護設定の有無を検
査するアドレス検査手段とを備えたことを特徴とする。

〔作用〕

マイクロプロセッサ回路の制御命令およびアドレス情報
を取込み、拡張メモリにアドレス情報および制御命令を
与える。すなわち、マイクロプロセッサ回路から入力す
るアドレス情報が拡張メモリにアクセスすべきものであ
るか否かを判定し、拡張メモリにアクセスすべきもので
あることが判定されたときに、入力するアドレス情報か
らアクティブページのベースアドレスを読出す。この読
出されたベースアドレスにあらかじめ設定されたオフセ
ットアドレスを加算して出力し、この出力アドレス情報
の妥当性および保護設定の有無を検査し、メモリアクセ
スを実行する。

これにより、リアルタイムオペレーティングシステムに
よるマルチタスキングが容易となり、メモリ保護ができ
るためにシステムの信頼性を向上させることができる。

またタスク切り換えを高速に行うことができ、上位マイ
クロプロセッサ回路への移行が容易になる。

〔実施例〕

次に、本発明実施例を図面に基づいて説明する。

第１図は本発明実施例の全体構成を示すブロック図、第
２図は本発明実施例の拡張メモリ制御回路４の構成を示
すブロック図、第３図は本発明実施例のソフトウェアの
構成を示す図である。

本発明実施例拡張メモリ制御装置は、マイクロプロセッ
サ回路１と、このマイクロプロセッサ回路１からアクセ
スされ読出し出力がこのマイクロプロセッサ回路に取込
まれる主メモリ２と、読出し出力がこのマイクロプロセ
ッサ回路１に取込まれる拡張メモリ３とを備え、さらに
マイクロプロセッサ回路１の制御命令およびアドレス情
報を取込み拡張メモリ３にアドレス情報および制御命令
を与える拡張メモリ制御回路４を別のハードウェアによ
り設け、この拡張メモリ制御回路４は、前記マイクロプ
ロセッサから入力するアドレス情報が拡張メモリ３にア
クセスすべきものであるかを判定するアドレス判定手段
４１と、このアドレス判定手段４Ｉにより拡張メモリ３
にアクセスすべきものであることが判定されたときに入
力するアドレス情報からアクティブページのベースアド
レスを読出す読出し手段４２と、この読出し手段４２か
ら与えられたベースアドレスにあらかじめ設定されたオ
フセットアドレスを加算する演算手段４３と、この演算
手段４３の出力アドレス情報の妥当性および保護設定の
有無を検査するアドレス検査手段４４とを備える。

マイクロプロセッサ回路１は、アドレスバス２０ビツト
、データバス１６ビツトであり、アドレス空間の一部が
拡張メモリ制御回路４により拡張メモす３にマツピング
される。ページ切り換えは主メモリ２上にあるシステム
ソフトウェア（必ずしもオペレーディングシステムでな
くてもよい）からの人出力コマンドにより行われる。

拡張メモリ制御回路は、マイクロプロセッサ回路１と主
メモリ２および拡張メモリ３の間に介在し、マイクロプ
ロセッサ回路１から出力される２０ビツトアドレスをあ
らかじめシステムソフトウェアが設定した内部テーブル
を参照して拡張メモリ３上の３２ビツトアドレスに変換
する。また同時にマイクロプロセッサ回路１から出力さ
れるメモリの読出しくＭＲＤ）および書き込み（ＭＷＲ
）信号とあわせてアクセスプロテクションチエツクを行
い、またページ切り換えを高速（１コマンドで）で実行
する。

拡張メモリ３は最大４ＧＢ（３２ビツト）までアドレッ
シング可能であり、マルチタスキングを効率よく行うた
め最大ＩＭＢのプログラムをローダにより複数置くこと
ができる。それぞれの論理ページは主メモリ２上のペー
ジフレームに対応しマ０ イクロプロセッサ回路１からは連続アドレス空間として
みなされる。

主メモリ２上には拡張メモリマツピングの切り換えを指
示するシステムソフトウェアが常駐する。

必ずしもマルチタスクオペレーティングシステムは不用
で、簡単なファンクションキー割り込みからページを切
り換えてプログラムを実行するキーボード割り込みハン
ドラ程度であってもよい。

次に、このように構成された本発明実施例の拡張メモリ
制御回路４のアドレス変換方法について説明する。第４
図（ａ）、（ｂ）、（Ｃ）は本発明実施例のアクティブ
ページレジスタ、ページフレーム管理レジスタ、および
拡張メモリ制御回路アドレス変換テーブルを示す図、第
５図は本発明実施例の処理の流れを示す流れ図であ−る
。第４図（Ｃ）のＷＰは書込み禁止を示し、アクセスレ
ベルはタスク間の保護を示し、例えばレベル１のタスク
がレベル０の領域をアクセスすることはできない。

まず、マイクロプロセッサ回路１が送信した２０ビツト
のアドレスがページフレーム内（拡張メモリアクセス〉
のアドレスであるか否かをアドレス判定手段４１がチエ
ツクし、もしページフレーム外であれば主メモリ２に対
し書込み（ＭＭＷＲ）または読出しくＭＭＲＤ）のアク
セスを行う（ステップ■）。

拡張メモリ制御回路４が現在マツピング中のページＮｏ
、を保持するアクティブページレジスタのページＮｏ、
から拡張メモリ制御回路アドレス変換テーブルを参照し
、アドレス変換、プロテクションチエツクを行う。この
レジスタの内容は主メモリ２上のシステムプログラムに
より変更される（ステップ■）。

次いで、現在マツピング中のページＮｏ、からページベ
ースアドレスが索引され（ステップ■）、マイクロプロ
セッサ回路１から与えられる２０ビツトの主メモリ２上
の物理アドレスであるオフセットアドレスが拡張メモリ
３上のページ内オフセットアドレスとなる（ステップ■
）。

マイクロプロセッサ回ｖ＠１から与えられた２０ビツト
のアドレスとページベースアドレスを加算して拡張メモ
リ３上の３２ビツト物理アドレスを生成する（ステップ
■）。ステップ■で生成した拡張メモリ３上の３２ビツ
ト物理アドレスがアクティブページ内にあるか否かのチ
エツクを行い、範囲外のアドレスの場合にはマイクロプ
ロセッサ回路１１ご対してバスエラー（ＢＥＲＲ）を送
信する。

マイクロプロセッサ回路１から送信されたメモリ読出し
くＭＲＤ）信号とメモリ書き込み（ＭＷＲ）信号から拡
張メモリ３へのアクセスが正当か否かのプロテクション
チエツクを行い、不当の場合にはマイクロプロセッサ回
路ｌに対してプロテクションエラー（ＰＥＲＲ）を送信
しくステップ■）、正当の場合には拡張メモリ書込み（
ＥＭＷＲ）または拡張メモリ読出しくＥＭＲＤ）信号を
送信してメモリアクセスを実行する（ステップ■）この
ように、拡張メモリ仕様で必要とした拡張メモリドライ
バの機能（ページ管理とプログラム実行）は、メモリマ
ネジメントコントローラ（ＭＭＣ）とメモリ上のシステ
ムプログラムにより行われるために、ユーザは拡張メモ
リ３上のプログ３ ラムアドレスを意識したアプリケーションプログラムの
作成や実行が不要となり、また、メモリマネジメントコ
ントローラ（ＭＭＣ）はマルチタスクを意識したセグメ
ント管理とメモリ保護機能を有することになる。

メモリマネジメントコントローラ（ＭＭＣ）が管理する
セグメントはＶＥＣＴＯＲ（割り込みベクタ領域）　、
ＤＡＴＡ　（データ領域）、Ｃ０ＤＥ（コード領域）、
５ＴＡＣＫ（スタック領域）、Ｃ０ＭＭ０Ｎ　（共有メ
モリ）があり、メモリ保護機能にはセグメント単位のア
クセス保護とアクセスレベルがある。

また、拡張メモリ３上の任意のアドレスをベースに最大
ＩＭＢの連続したメモリを１ページに割付け、マルチタ
スク環境では１ページに１タスクを割り付けることがで
きる。物理フレームは割り込みベクタやオペレーティン
グシステム領域を除く主メモリ２上のどの位置にも置く
ことが可能となり、拡張メモリ３上のページに対してア
クセスレベルやプロテクションを指定できるために、拡
４ 張メモリ３上にプログラムをロードする際、コード部は
自動的に書き込み禁止にするなどの指定ができ、ページ
切り換えをハードウェアで実現しているために、タスク
切り換えを高速に実行することができる。

〔発明の効果〕

以上説明したように本発明によれば、最大ＩＭＢのプロ
グラムを複数常駐させ並行に動作させることができるた
めにリアルタイムオペレーティングシステムによるマル
チタスキングが容易となり、比較的大きなソフトウェア
を動作させるマルチタスクシステムにおいてはメモリ保
護が実現できるためにシステムの信頼性を向上させるこ
とができる。また、１ページに１タスクを対応させてペ
ージ切り換えをハードウェアにより行えることによって
リアルタイムオペレーティングシステムのスケジューラ
におけるタスク切り換えを高速に行うことができ、さら
に拡張メモリを意識したインタフェースをプログラミン
グの際に持ち込まないことからプロテクト機能や大きな
アドレス空間を有５ する上位マイクロプロセッサ回路への移行が容易になる
などの効果がある。

【図面の簡単な説明】

第１図は本発明実施例の全体構成を示すブロック図。 第２図は本発明実施例の拡張メモリ制御回路の構成を示
すブロック図。 第３図は本発明実施例のソフトウェアの構成を示す図。 第４図（ａ）、（ｂ）、（Ｃ）は本発明実施例のアクテ
ィブページレジスタ、ページフレーム管理レジスタ、お
よび拡張メモリ制御回路アドレス変換テーブルを示す図
。 第５図は本発明実施例の処理の流れを示す流れ図。 第６図は従来の拡張メモリ仕様を説明する図。 １・・・マイクロプロセッサ回路、２・・・主メモリ、
３・・・拡張メモリ、４・・・拡張メモリ制御回路、訃
・・物理ページフレーム、４１・・・アドレス判定手段
、４２・・・読出し手段、４３・・・演算手段、４４・
・・アドレス検査６ 手段。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプロセッサ回路（１）と、 このマイクロプロセッサ回路からアクセスされ読出し出
   力がこのマイクロプロセッサ回路に取込まれる主メモリ
   （２）と、 読出し出力がこのマイクロプロセッサ回路に取込まれる
   拡張メモリ（３）と を備えた拡張メモリ制御装置において、 前記マイクロプロセッサ回路（１）の制御命令およびア
   ドレス情報を取込み前記拡張メモリ（３）にアドレス情
   報および制御命令を与える拡張メモリ制御回路（４）を
   別のハードウェアにより設け、この拡張メモリ制御回路
   （４）は、 前記マイクロプロセッサ回路（１）から入力するアドレ
   ス情報が前記拡張メモリ（３）にアクセスすべきもので
   あるかを判定する手段と、 この判定する手段により拡張メモリにアクセスすべきも
   のであることが判定されたときに前記入力するアドレス
   情報からアクティブページのベースアドレスを読出す手
   段と、 この読出す手段から与えられたベースアドレスにあらか
   じめ設定されたオフセットアドレスを加算する演算手段
   と、 この演算手段の出力アドレス情報の妥当性および保護設
   定の有無を検査するアドレス検査手段とを備えたことを
   特徴とする拡張メモリ制御装置。