JPH03114234A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH03114234A JPH03114234A JP25044889A JP25044889A JPH03114234A JP H03114234 A JPH03114234 A JP H03114234A JP 25044889 A JP25044889 A JP 25044889A JP 25044889 A JP25044889 A JP 25044889A JP H03114234 A JPH03114234 A JP H03114234A
- Authority
- JP
- Japan
- Prior art keywords
- film
- active layer
- films
- silicon nitride
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、薄膜トランジスタおよびその製造方法に関す
る。
る。
（従来の技術）
エレクトロルミネッセンス、発光ダイオード。
プラズマ、蛍光表示、液８品等の表示デバイスは、表示
部の薄型化が可能であり計／１１１ｊ機器、事務機器や
コンピュータ等の端末表示装置あるいは特殊な表示装置
への用途として要求が高まっている。これらの中で薄膜
トランジスタのスイッチング素子マトリックスアレイを
用いたエレクトロルミネッセンスや液晶表示装置は、低
消費電力化や低コスト化が可能であるために表示デバイ
スとして注目されている。
部の薄型化が可能であり計／１１１ｊ機器、事務機器や
コンピュータ等の端末表示装置あるいは特殊な表示装置
への用途として要求が高まっている。これらの中で薄膜
トランジスタのスイッチング素子マトリックスアレイを
用いたエレクトロルミネッセンスや液晶表示装置は、低
消費電力化や低コスト化が可能であるために表示デバイ
スとして注目されている。
このようなスイッチングトランジスタの材料としては結
晶、多結晶、アモルファス状態のＳｉ。
晶、多結晶、アモルファス状態のＳｉ。
ＣｄＳｅ、Ｔｅ、ＣｄＳ等が用いられている。この中で
も多結晶半導体やアモルファス半導体は、低温プロセス
の薄膜技術が適応可能なためにガラス基板等の比較的低
温で取扱うことの必要な基板上にもスイッチングトラン
ジスタのアクティブマトリックス素子を形成することが
でき、低価格で大面積の表示装置を実用段階にした。
も多結晶半導体やアモルファス半導体は、低温プロセス
の薄膜技術が適応可能なためにガラス基板等の比較的低
温で取扱うことの必要な基板上にもスイッチングトラン
ジスタのアクティブマトリックス素子を形成することが
でき、低価格で大面積の表示装置を実用段階にした。
このような中で、活性層に半導体膜と絶縁膜の多層膜を
用いた薄膜トランジスタが提唱されており （Ｍ、
Ｔｓｕｋｕｄｅ ｅｔ ａｌ
Ｊ、 Ｊ。
用いた薄膜トランジスタが提唱されており （Ｍ、
Ｔｓｕｋｕｄｅ ｅｔ ａｌ
Ｊ、 Ｊ。
Ａ、Ｐ、Ｖｏｌ、２６．Ｎｏ、２．Ｌｌｌｌ）、半導体
膜単層を用いた場合よりも電界効果移動度が大きく増大
するいう結果が得られている。
膜単層を用いた場合よりも電界効果移動度が大きく増大
するいう結果が得られている。
第７図は、活性層に半導体膜と絶縁膜の多層膜を用いた
従来の薄膜トランジスタ（Ｔ Ｐ Ｔ）の断面図である
。
従来の薄膜トランジスタ（Ｔ Ｐ Ｔ）の断面図である
。
ガラス板のような透光性絶縁基板５１上にＭ。
やＣｒのような金属パターンでゲート電極５２が形成さ
れ、ゲート電極５２上はＳｉＮｘ等のゲート絶縁膜５３
で覆われている。ゲート絶縁膜５３上のゲート電極５２
上に位置するところに、非晶質シリコン（ａ −Ｓ ｉ
）の半導体膜５４とＳｉＮｘからなる絶縁膜が交互に積
層された多層膜５４が所定のパターンに形成されている
。この多層膜５４上にはＳｉＮｘからなる保護膜５５が
形成されている。多層膜５４の相対向する端面にソース
電極５６．ドレイン電極５７が形成されている。ソース
電極５６．ドレイン電極５７と多層膜５４の間には、オ
ーミックコンタクト層としてｎ”ａ−５ｉ層５８が形成
されいる。
れ、ゲート電極５２上はＳｉＮｘ等のゲート絶縁膜５３
で覆われている。ゲート絶縁膜５３上のゲート電極５２
上に位置するところに、非晶質シリコン（ａ −Ｓ ｉ
）の半導体膜５４とＳｉＮｘからなる絶縁膜が交互に積
層された多層膜５４が所定のパターンに形成されている
。この多層膜５４上にはＳｉＮｘからなる保護膜５５が
形成されている。多層膜５４の相対向する端面にソース
電極５６．ドレイン電極５７が形成されている。ソース
電極５６．ドレイン電極５７と多層膜５４の間には、オ
ーミックコンタクト層としてｎ”ａ−５ｉ層５８が形成
されいる。
このような従来構造のＴＰＴでは、活性層である多層膜
５４の端面とｎ”ａ−３ｉ層５８の間でソース電極５６
．ドレイン電極５７とのオーミックコンタクトをとって
いるために、ｎ”ａ−８ｉ層５８のステップカバレージ
が完全でないと、良好なオーミックコンタクトがとれず
、ＴＦＴＭ性が不良になるという問題があった。また少
数のＴＰＴを生産する場合には、良好なオーミックコン
タクトが取れても、多数の場合には、いくつか不良が発
生することや、ＴＰＴ特性の再現性が得られにくいとい
うことから、量産性に関しても問題があった。
５４の端面とｎ”ａ−３ｉ層５８の間でソース電極５６
．ドレイン電極５７とのオーミックコンタクトをとって
いるために、ｎ”ａ−８ｉ層５８のステップカバレージ
が完全でないと、良好なオーミックコンタクトがとれず
、ＴＦＴＭ性が不良になるという問題があった。また少
数のＴＰＴを生産する場合には、良好なオーミックコン
タクトが取れても、多数の場合には、いくつか不良が発
生することや、ＴＰＴ特性の再現性が得られにくいとい
うことから、量産性に関しても問題があった。
（発明が解決しようとする課題）
以上のように従来のＴＰＴでは、活性層と半導体膜との
間で完全なオーミックコンタクトが取りにくいので、Ｔ
ＰＴが不良になったり、量産に向かないという問題があ
った。
間で完全なオーミックコンタクトが取りにくいので、Ｔ
ＰＴが不良になったり、量産に向かないという問題があ
った。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、半導体膜と絶縁膜の多層膜を活性層
として用いた薄膜トランジスタのオーミックコンタクト
特性を改善し、再現性、量産性の向上を図った薄膜トラ
ンジスタ及びその製造方法を提供することにある。
的とするところは、半導体膜と絶縁膜の多層膜を活性層
として用いた薄膜トランジスタのオーミックコンタクト
特性を改善し、再現性、量産性の向上を図った薄膜トラ
ンジスタ及びその製造方法を提供することにある。
［発明の構成コ
（課題を解決するための手段）
第１の発明は、活性層に半導体膜と絶縁層の多層膜を用
いた薄膜トランジスタにおいて、活性層のソースおよび
ドレイン電極がコンタクトする端面を傾斜面とする。
いた薄膜トランジスタにおいて、活性層のソースおよび
ドレイン電極がコンタクトする端面を傾斜面とする。
第２の発明は、活性層に半導体膜と絶縁層の多層膜を用
いた薄膜トランジスタにおいて、前記活性層とソース、
ドレイン電極とのコンタクト層にｎ型シリコン窒化膜を
用いる。
いた薄膜トランジスタにおいて、前記活性層とソース、
ドレイン電極とのコンタクト層にｎ型シリコン窒化膜を
用いる。
第３の発明は、活性層にシリコン膜とシリコン窒化膜の
多層膜を用いた薄膜トランジスタを製造する際に、前記
多層膜のソースおよびドレイン電極とのコンタクト部に
、ｎ型不純物をドーピングしながらレーザ・アニールし
てｎ型のシリコン窒化膜からなるオーミックコンタクト
層を形成する。
多層膜を用いた薄膜トランジスタを製造する際に、前記
多層膜のソースおよびドレイン電極とのコンタクト部に
、ｎ型不純物をドーピングしながらレーザ・アニールし
てｎ型のシリコン窒化膜からなるオーミックコンタクト
層を形成する。
（作用）
本発明によれば、半導体膜と絶縁膜の多層膜からなる活
性層のソース、ドレイン側端面形状をテーバ状あるいは
階段状の傾斜面にして前記活性層が基板側に順次大なる
ようにすると、活性層の厚みおよびチャンネル幅を従来
の場合と同じにしたとき、従来よりもソース、ドレイン
電極の接触面積が大きくなるのでオーミックコンタクト
が改善される。
性層のソース、ドレイン側端面形状をテーバ状あるいは
階段状の傾斜面にして前記活性層が基板側に順次大なる
ようにすると、活性層の厚みおよびチャンネル幅を従来
の場合と同じにしたとき、従来よりもソース、ドレイン
電極の接触面積が大きくなるのでオーミックコンタクト
が改善される。
また不純物をドーピングしながらレーザ・アニルを行う
、いわゆるレーザ・ドーピングにより活性層の端面にｎ
型のシリコン窒化膜からなるコンタクト層を形成する方
法にすればコンタクト層が活性層と別工程で堆積、パタ
ーニングされる従来法に比べて確実に低抵抗のオーミッ
クコンタクトがとれる。
、いわゆるレーザ・ドーピングにより活性層の端面にｎ
型のシリコン窒化膜からなるコンタクト層を形成する方
法にすればコンタクト層が活性層と別工程で堆積、パタ
ーニングされる従来法に比べて確実に低抵抗のオーミッ
クコンタクトがとれる。
（実施例）
実施例１
第１図は、本発明の第１の実施例に係わる薄膜トランジ
スタの断面図である。これを製造工程に従い説明すると
、最初にガラス基板からなる透光性絶縁基板１上に厚さ
約２０００人のＴａあるいはＭｏＴａ合金等の金属膜に
よりゲート電極２を作る。次にＣＶＤ法により、第１ゲ
ート絶縁膜であるシリコン酸化膜３を約３０００人、第
２のゲート絶縁膜であるシリコン窒化膜４を約５００人
形成し、ついで、活性層となるアンドープ非晶質シリコ
ン膜（ａ −Ｓ ｉ）膜５−１゜（２５人）とシリコン
窒化膜５−２ （５０人）を交互に積層した多層膜（約
１０層）５を形成し、更にその上に、第１の保護膜であ
るシリコン窒化膜６を約５００人、第２の保護膜である
シリコン酸化膜７を約２０００人順次形成する。以上の
絶縁膜およびａ−Ｓｉ膜は、プラズマＣＶＤ法あるいは
光ＣＶＤ法により形成する。とくに多層膜５に形成には
、光ＣＶＤ法を用いることが好ましい。
スタの断面図である。これを製造工程に従い説明すると
、最初にガラス基板からなる透光性絶縁基板１上に厚さ
約２０００人のＴａあるいはＭｏＴａ合金等の金属膜に
よりゲート電極２を作る。次にＣＶＤ法により、第１ゲ
ート絶縁膜であるシリコン酸化膜３を約３０００人、第
２のゲート絶縁膜であるシリコン窒化膜４を約５００人
形成し、ついで、活性層となるアンドープ非晶質シリコ
ン膜（ａ −Ｓ ｉ）膜５−１゜（２５人）とシリコン
窒化膜５−２ （５０人）を交互に積層した多層膜（約
１０層）５を形成し、更にその上に、第１の保護膜であ
るシリコン窒化膜６を約５００人、第２の保護膜である
シリコン酸化膜７を約２０００人順次形成する。以上の
絶縁膜およびａ−Ｓｉ膜は、プラズマＣＶＤ法あるいは
光ＣＶＤ法により形成する。とくに多層膜５に形成には
、光ＣＶＤ法を用いることが好ましい。
次に、第１の保護膜６および第２の保護膜７をパターニ
ングし、それをマスクとして、活性層である多層膜５を
エツチングして基板側にいくにつれて幅が大となるよう
に、テーバをつけて加工する。このようなテーバ加工は
例えば、ａ−Ｓｉ膜５−１とシリコン窒化膜５−２に対
するエツチング速度がほぼ等しく、かつテーバ・エツチ
ングが行われるように条件設定されたＣＤＥ等により、
可能である。次に、例えばプラズマＣＶＤ法を用いて、
コンタクト層となるｎ”ａ−３ｉ膜８を約５００人形成
し、さらにスパッタリング法を用いて、Ｍｏ膜を約５０
０人、Ａｌ１膜を約１．ｃｚｍ形成し、これをパターニ
ンすることによりソース電極９、ドレイン電極１０を作
る。
ングし、それをマスクとして、活性層である多層膜５を
エツチングして基板側にいくにつれて幅が大となるよう
に、テーバをつけて加工する。このようなテーバ加工は
例えば、ａ−Ｓｉ膜５−１とシリコン窒化膜５−２に対
するエツチング速度がほぼ等しく、かつテーバ・エツチ
ングが行われるように条件設定されたＣＤＥ等により、
可能である。次に、例えばプラズマＣＶＤ法を用いて、
コンタクト層となるｎ”ａ−３ｉ膜８を約５００人形成
し、さらにスパッタリング法を用いて、Ｍｏ膜を約５０
０人、Ａｌ１膜を約１．ｃｚｍ形成し、これをパターニ
ンすることによりソース電極９、ドレイン電極１０を作
る。
この様な構造のＴＰＴでは、端面が垂直である従来構造
と比較して、コンタクト層であるｎ”ａ−３ｉ膜８のカ
バレージが良くなる。また膜厚とチャンネル幅が従来と
同じであれば、活性層中で実際に電子が伝導するアンド
−プロ−３ｉ膜５−１とｎ″ａ−Ｓｔ膜８との接触面積
が大きくなることから、ソース、ドレイン電極９，１０
のオーミックコンタクト特性が改善される。以上により
、良好なＴＰＴ特性が得られた。
と比較して、コンタクト層であるｎ”ａ−３ｉ膜８のカ
バレージが良くなる。また膜厚とチャンネル幅が従来と
同じであれば、活性層中で実際に電子が伝導するアンド
−プロ−３ｉ膜５−１とｎ″ａ−Ｓｔ膜８との接触面積
が大きくなることから、ソース、ドレイン電極９，１０
のオーミックコンタクト特性が改善される。以上により
、良好なＴＰＴ特性が得られた。
また活性層であるアンド−プロ−５ｔ膜５−１とシリコ
ン窒化膜５−２の多層膜５を光ＣＶＤにより形成した場
合には、プラズマ中の荷電粒子による損傷がなくなるこ
とから、界面特性が改善され、ＴＰＴの電界効果移動度
の増大が認められた。
ン窒化膜５−２の多層膜５を光ＣＶＤにより形成した場
合には、プラズマ中の荷電粒子による損傷がなくなるこ
とから、界面特性が改善され、ＴＰＴの電界効果移動度
の増大が認められた。
実施例２
第２図は、第２の実施例を示す薄膜トランジスタの断面
図である。なお第１図と同一機能部分には同一符号を付
し、詳しい説明は省略する。
図である。なお第１図と同一機能部分には同一符号を付
し、詳しい説明は省略する。
この実施例が先に説明した第１の実施例と異なる点は、
活性層であるアンド−プロ−８ｉ膜５−１とシリコン窒
化膜５−２の多層膜５の端面形状が、リニアなテーバで
はなく、階段状構造となっていることにある。
活性層であるアンド−プロ−８ｉ膜５−１とシリコン窒
化膜５−２の多層膜５の端面形状が、リニアなテーバで
はなく、階段状構造となっていることにある。
このような構造とすることにより、アンド−プロ−Ｓｉ
膜５−１とｎ”ａ−Ｓｉ膜８との接触面積がさらに大き
くなることから、ソース、ドレイン電極９，１０のオー
ミックコンタクト特性が一層改善される。
膜５−１とｎ”ａ−Ｓｉ膜８との接触面積がさらに大き
くなることから、ソース、ドレイン電極９，１０のオー
ミックコンタクト特性が一層改善される。
実施例３
第３図は、第３の実施例を示す薄膜トランジスタの断面
図である。なお第１図と同一機能部分には同一符号を付
し、詳しい説明は省略する。
図である。なお第１図と同一機能部分には同一符号を付
し、詳しい説明は省略する。
この実施例が先に説明した実施例１，２と異なる点を以
下に述べる。
下に述べる。
多層膜５を形成するまでは、実施例１，２と同様であり
、この上に保護膜としてシリコン窒化膜６で厚さ約１０
００人形成する。次に、窒化膜６のパターンを形成し、
この窒化膜６（あるいは、窒化膜６上に形成した金属膜
等）をマスクとして、レーザ・ドーピングを行う。例え
ば、ＰＨ３ガス中で、エキシマレーザからのレーザ光を
照射する。
、この上に保護膜としてシリコン窒化膜６で厚さ約１０
００人形成する。次に、窒化膜６のパターンを形成し、
この窒化膜６（あるいは、窒化膜６上に形成した金属膜
等）をマスクとして、レーザ・ドーピングを行う。例え
ば、ＰＨ３ガス中で、エキシマレーザからのレーザ光を
照射する。
これにより、多層膜５のうちソース、ドレイン電極９，
１０がコンタクトする部分を変質させる。
１０がコンタクトする部分を変質させる。
そしてｎ型のシリコン窒化膜層８−１に変質させた部分
を含めて活性層をパターン形成した後、スパッタリング
法等を用いて、Ｍｏ膜を約５００人、ＡＩ膜を約５００
０人形成し、ソース電極９．ドレイン電極１０を作る。
を含めて活性層をパターン形成した後、スパッタリング
法等を用いて、Ｍｏ膜を約５００人、ＡＩ膜を約５００
０人形成し、ソース電極９．ドレイン電極１０を作る。
この実施例の構造および方法によるＴＰＴでは、多層膜
５の一部がレーザ・ドーピングによってｎ型シリコン窒
化膜８−１に変換されるため、多層膜５とオーミックコ
ンタクト層を別の膜形成工程で形成するのと異なり、両
者の界面には異物が介在することはなく組織的にも完全
に連続的になる。
５の一部がレーザ・ドーピングによってｎ型シリコン窒
化膜８−１に変換されるため、多層膜５とオーミックコ
ンタクト層を別の膜形成工程で形成するのと異なり、両
者の界面には異物が介在することはなく組織的にも完全
に連続的になる。
従って、活性層中で実際に電子が伝導するアンド−プロ
−Ｓｉ膜５−１とｎ型のシリコン窒化膜８−１との接触
が良好となり、ソース、ドレイン電極９．１０とのオー
ミックコンタクト特性が改善され、良好なＴＰＴ特性が
得られる。
−Ｓｉ膜５−１とｎ型のシリコン窒化膜８−１との接触
が良好となり、ソース、ドレイン電極９．１０とのオー
ミックコンタクト特性が改善され、良好なＴＰＴ特性が
得られる。
本発明は、上記実施例に限られるものではない。
例えば、実施例１〜３では逆スタガー型を示したが、本
発明はコプレーナ型のＴＰＴにも適応できる。第１図〜
第３図に構成、製法をコプレーナ型ＴＰＴに適応した実
施例の構造をそれぞれ第４図〜第６図に示す。
発明はコプレーナ型のＴＰＴにも適応できる。第１図〜
第３図に構成、製法をコプレーナ型ＴＰＴに適応した実
施例の構造をそれぞれ第４図〜第６図に示す。
さらに、活性層である半導体膜と絶縁膜の多層膜の半導
体膜は、微結晶シリコン膜や多結晶シリコン膜でも良く
、絶縁膜は、シリコンカーバイト等でもよい。
体膜は、微結晶シリコン膜や多結晶シリコン膜でも良く
、絶縁膜は、シリコンカーバイト等でもよい。
［発明の効果］
本発明によれば、活性層に多層膜を用いた薄膜トランジ
スタの活性層とソース、ドレイン電極との間でのオーミ
ックコンタクトを改善することができ、ＴＰＴ特性が不
良になるということもなくなるので、再現性、ｆｆｉ産
性の高い薄膜トランジスタを得ることができる。
スタの活性層とソース、ドレイン電極との間でのオーミ
ックコンタクトを改善することができ、ＴＰＴ特性が不
良になるということもなくなるので、再現性、ｆｆｉ産
性の高い薄膜トランジスタを得ることができる。
第１図は、本発明の第１の実施例に関わる薄膜トランジ
スタの断面図、第２図は、第２の実施例の断面図、第３
図は、第３の実施例の断面図。 第４図〜第６図は、コプラナＴＰＴに適応した実施例の
断面図、第７図は、従来の薄膜トランジスタの断面図で
ある。 １・・・透光性絶縁基板、２・・・ゲート電極、３・・
・ゲート絶縁膜（シリコン酸化膜）、４・・・ゲート絶
縁膜（シリコン窒化膜）、５・・・半導体膜と絶縁膜の
多層膜からなる活性層、５−１・・・アンド−プロ−８
ｌ膜、５−２・・・シリコン窒化膜、６・・・保護膜（
シリコン窒化膜）、７・・・保護膜（シリコン酸化膜）
、８・・・ｎ＋ａ−８ｉ膜、８−１・ｎ型のシリコン窒
化膜、９・・・ソース電極、１０・・・ドレイン電極。 出願代理人
スタの断面図、第２図は、第２の実施例の断面図、第３
図は、第３の実施例の断面図。 第４図〜第６図は、コプラナＴＰＴに適応した実施例の
断面図、第７図は、従来の薄膜トランジスタの断面図で
ある。 １・・・透光性絶縁基板、２・・・ゲート電極、３・・
・ゲート絶縁膜（シリコン酸化膜）、４・・・ゲート絶
縁膜（シリコン窒化膜）、５・・・半導体膜と絶縁膜の
多層膜からなる活性層、５−１・・・アンド−プロ−８
ｌ膜、５−２・・・シリコン窒化膜、６・・・保護膜（
シリコン窒化膜）、７・・・保護膜（シリコン酸化膜）
、８・・・ｎ＋ａ−８ｉ膜、８−１・ｎ型のシリコン窒
化膜、９・・・ソース電極、１０・・・ドレイン電極。 出願代理人
Claims (3)
- （１）基板と、この基板上に所定パターンをもって形成
された、半導体膜と絶縁膜が交互に積層された多層膜か
らなる活性層と、この活性層の相対向する端面にコンタ
クトするソースおよびドレイン電極と、前記活性層の上
部または下部にゲート絶縁膜を介して配設されたゲート
電極とを有する薄膜トランジスタにおいて、前記活性層
の前記ソースおよびドレイン電極がコンタクトする端面
を傾斜面としたことを特徴とする薄膜トランジスタ。 - （２）基板と、この基板上に所定パターンをもって形成
された、半導体膜と絶縁膜が交互に積層された多層膜か
らなる活性層と、この活性層の相対向する端面にコンタ
クトするソースおよびドレイン電極と、前記活性層の上
部また下部にゲート絶縁膜を介して配設されたゲート電
極とを有する薄膜トランジスタにおいて、前記活性層と
前記ソースおよびドレイン電極とのコンタクト層としｎ
型のシリコン窒化膜を用いたことを特徴とする薄膜トラ
ンジスタ。 - （３）基板と、この基板上に所定パターンをもって形成
された、シリコン膜とシリコン窒化膜が交互に積層され
た多層膜からなる活性層と、この活性層の相対向する端
面にコンタクトするソースおよびドレイン電極と、前記
活性層の上部または下部にゲート絶縁膜を介して配設さ
れたゲート電極とを有する薄膜トランジスタの製造方法
において、前記多層膜の前記ソースおよびドレイン電極
がコンタクトする部分に、ｎ型不純物をドーピングしな
がらレーザ・アニールを施してｎ型シリコン窒化膜から
なるコンタクト層を形成する工程を有することを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25044889A JPH03114234A (ja) | 1989-09-28 | 1989-09-28 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25044889A JPH03114234A (ja) | 1989-09-28 | 1989-09-28 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03114234A true JPH03114234A (ja) | 1991-05-15 |
Family
ID=17208028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25044889A Pending JPH03114234A (ja) | 1989-09-28 | 1989-09-28 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03114234A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825050A (en) * | 1995-05-25 | 1998-10-20 | Nec Corporation | Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof |
| US5915173A (en) * | 1994-07-13 | 1999-06-22 | Hyundai Electronics Industries Co., Ltd. | Thin film transistor and method for fabricating the same |
| US7858982B2 (en) | 2004-09-24 | 2010-12-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US7942111B2 (en) | 1997-06-16 | 2011-05-17 | Robert Bosch Gmbh | Method and device for vacuum-coating a substrate |
-
1989
- 1989-09-28 JP JP25044889A patent/JPH03114234A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5915173A (en) * | 1994-07-13 | 1999-06-22 | Hyundai Electronics Industries Co., Ltd. | Thin film transistor and method for fabricating the same |
| US5825050A (en) * | 1995-05-25 | 1998-10-20 | Nec Corporation | Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof |
| US7942111B2 (en) | 1997-06-16 | 2011-05-17 | Robert Bosch Gmbh | Method and device for vacuum-coating a substrate |
| US7858982B2 (en) | 2004-09-24 | 2010-12-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US8252639B2 (en) | 2004-09-24 | 2012-08-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
| US5834071A (en) | Method for forming a thin film transistor | |
| JPH03278466A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6717178B2 (en) | Semiconductor devices fabricated using sputtered silicon targets | |
| JPH1012882A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JPH03114234A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2659976B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPS61187272A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP2698182B2 (ja) | 薄膜トランジスタ | |
| JPH02310932A (ja) | 逆スタガー型薄膜トランジスタの製造方法 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPS62226668A (ja) | 薄膜トランジスタ | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03222370A (ja) | 薄膜トランジスタ | |
| KR20030025611A (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| JPH01124263A (ja) | 薄膜トランジスタ | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JPS6257252A (ja) | 薄膜トランジスタ | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 |