JPH0311473B2 - - Google Patents
Info
- Publication number
- JPH0311473B2 JPH0311473B2 JP57179453A JP17945382A JPH0311473B2 JP H0311473 B2 JPH0311473 B2 JP H0311473B2 JP 57179453 A JP57179453 A JP 57179453A JP 17945382 A JP17945382 A JP 17945382A JP H0311473 B2 JPH0311473 B2 JP H0311473B2
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- stored
- signal
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は、各絵素に対応したドツトフレームメ
モリを有し、１絵素あたり複数ビツトもしくは１
ビツトの情報量で表示する、液晶などのドツトマ
トリツクス表示パネルの駆動装置に関するもので
ある。
モリを有し、１絵素あたり複数ビツトもしくは１
ビツトの情報量で表示する、液晶などのドツトマ
トリツクス表示パネルの駆動装置に関するもので
ある。
＜発明の背景＞
上下分割駆動方式のドツトマトリツクス型液晶
パネルを用いたテレビ受像機において、テレビ画
像だけでなく、文字情報や、グラフ、ゲーム等の
キヤラクター表示もできる機能を付加した、電子
機器が既に提案されている。
パネルを用いたテレビ受像機において、テレビ画
像だけでなく、文字情報や、グラフ、ゲーム等の
キヤラクター表示もできる機能を付加した、電子
機器が既に提案されている。
上下分割駆動方式の液晶パネルにテレビ画像を
表示するためには、実時間にて順次送られてくる
画像情報を１時的に貯えておくために、ドツトフ
レームメモリが必要である。また、そのフレーム
メモリに貯える情報量は、高品位なテレビ画像表
示を得るためには、１絵素あたり、８階調から16
階調の表示を行なう必要があるため、１絵素あた
り最低３ビツトの情報量を貯える必要がある。一
方、文字や記号等のキヤラクター表示を行なう場
合には、基本的に階調は必要としないため、１絵
素あたりの情報量は１ビツトですむ。
表示するためには、実時間にて順次送られてくる
画像情報を１時的に貯えておくために、ドツトフ
レームメモリが必要である。また、そのフレーム
メモリに貯える情報量は、高品位なテレビ画像表
示を得るためには、１絵素あたり、８階調から16
階調の表示を行なう必要があるため、１絵素あた
り最低３ビツトの情報量を貯える必要がある。一
方、文字や記号等のキヤラクター表示を行なう場
合には、基本的に階調は必要としないため、１絵
素あたりの情報量は１ビツトですむ。
すなわち、このような機器では、テレビ画像表
示を行なう場合と、キヤラクター表示を行なう場
合とで、必要なフレームメモリの容量が異なつて
くるが、従来の方式では、キヤラクター表示を行
なう場合においても、テレビ画像の表示回路をそ
のまま利用できるよう、１絵素１ビツトの情報
を、完全白、完全黒の階調データに変換し、テレ
ビ画像表示時と同様に、１絵素３ビツト分のフレ
ームメモリを使用してキヤラクター表示を行なつ
ていた。従つて、特にキヤラクター表示のとき
は、必要以上のメモリを動作させることになり、
電力消費が余分に多くなるという欠点を持つてい
た。
示を行なう場合と、キヤラクター表示を行なう場
合とで、必要なフレームメモリの容量が異なつて
くるが、従来の方式では、キヤラクター表示を行
なう場合においても、テレビ画像の表示回路をそ
のまま利用できるよう、１絵素１ビツトの情報
を、完全白、完全黒の階調データに変換し、テレ
ビ画像表示時と同様に、１絵素３ビツト分のフレ
ームメモリを使用してキヤラクター表示を行なつ
ていた。従つて、特にキヤラクター表示のとき
は、必要以上のメモリを動作させることになり、
電力消費が余分に多くなるという欠点を持つてい
た。
図面を参照して今少し詳しく説明する。
第１図は上記したテレビ受像機全体の回路ブロ
ツク例を示すものである。機器全体は大きく分
け、テレビ画像信号源（３ビツト信号源）１と、
キヤラクター表示信号源（１ビツト信号源）２、
および液晶パネル駆動回路３の３つの部分に分け
られる。
ツク例を示すものである。機器全体は大きく分
け、テレビ画像信号源（３ビツト信号源）１と、
キヤラクター表示信号源（１ビツト信号源）２、
および液晶パネル駆動回路３の３つの部分に分け
られる。
例えば、テレビ画像信号源１では、RFユニツ
ト５から出力されるビデオ信号が映像増幅回路９
を通つた後、Ａ／Ｄコンバータ１０でサンプリン
グパルス（PS）により、８階調表示に必要な３
ビツトのデジタル信号に変換される。また、同期
分離回路８により垂直同期信号Ｖ、水平同期信号
Ｈが得られ、VH切換ススイツチ２１を通してク
ロツクタイミング制御回路２３に送られる。な
お、４はアンテナ、６は音声回路、７はスピーカ
ーである。
ト５から出力されるビデオ信号が映像増幅回路９
を通つた後、Ａ／Ｄコンバータ１０でサンプリン
グパルス（PS）により、８階調表示に必要な３
ビツトのデジタル信号に変換される。また、同期
分離回路８により垂直同期信号Ｖ、水平同期信号
Ｈが得られ、VH切換ススイツチ２１を通してク
ロツクタイミング制御回路２３に送られる。な
お、４はアンテナ、６は音声回路、７はスピーカ
ーである。
キヤラクター信号源２はCPU１１、ROM１
２，RAM１３、Ｉ／Ｏ１４、ビデオRM１５等
により、マイクロコンピユーターシステムを構成
している。例えば、ここのマイクロコンピユータ
ーシステムによりキヤラクター情報が生成され
る。そして、ROM１２に書き込まれたプログラ
ムに従つてCPU１１が動作し、ビデオRAM１５
にキヤラクター情報が書き込まれる。ビデオ
RAM１６のアドレスがCPU１１によりアクセス
されない時は、CPU１１の制御によつてアドレ
ス切換スイツチ１７が働き、ビデオRAM走査回
路１６に接続されている。ビデオRAM走査回路
１６は、テレビ信号の場合と同等なＶ，Ｈ信号を
発生するとともに、それに同期して、順番に連続
したアドレス信号を生成する。この連続したアド
レス信号により、ビデオRAM１５に貯えられた
キヤラクター情報は、順次パラレル−シリアル変
換回路１８に出力され、そこでシーケンシヤルな
１ビツト信号に変換され、液晶パネル駆動回路３
に与えられる。
２，RAM１３、Ｉ／Ｏ１４、ビデオRM１５等
により、マイクロコンピユーターシステムを構成
している。例えば、ここのマイクロコンピユータ
ーシステムによりキヤラクター情報が生成され
る。そして、ROM１２に書き込まれたプログラ
ムに従つてCPU１１が動作し、ビデオRAM１５
にキヤラクター情報が書き込まれる。ビデオ
RAM１６のアドレスがCPU１１によりアクセス
されない時は、CPU１１の制御によつてアドレ
ス切換スイツチ１７が働き、ビデオRAM走査回
路１６に接続されている。ビデオRAM走査回路
１６は、テレビ信号の場合と同等なＶ，Ｈ信号を
発生するとともに、それに同期して、順番に連続
したアドレス信号を生成する。この連続したアド
レス信号により、ビデオRAM１５に貯えられた
キヤラクター情報は、順次パラレル−シリアル変
換回路１８に出力され、そこでシーケンシヤルな
１ビツト信号に変換され、液晶パネル駆動回路３
に与えられる。
液晶パネル駆動回路３には、上記２種類のＶ，
Ｈ信号および２種類のデータ信号が接続され、
VH切換スイツチ２１、データ切換スイツチ２２
において、外部スイツチ１９にて切換えられる３
ビツト１ビツト切換信号SAにより、いずれかが
選択され入力される。このＶ，Ｈ信号に同期し
て、クロツクタイミング制御回路２３は、液晶駆
動に必要な各種タイミングパルス及び、テレビ画
像データを得るために必要なサンプリングパルス
（PS）を発生する。一方、上下分割方式の液晶パ
ネル２０は、輝度あるいはコントラスト向上のた
め、デユーテイ比が２倍になるように、データ側
電極（Ｘ電極）が上下２分割になつている。また
走査側電極（Ｙ電極）は、上下分割でｎ（例えば
30）本づつの電極が互いに共通に接続され、全体
でデユテイ比が１／ｎ（1/30）で駆動されるよう
になつている。この液晶パネル２０上に、テレビ
画面もしくはキヤラクター画面を構成するために
は、実時間にて送られてくる画像信号をデータ側
上下電極XA，XBに時間をずらして送るために、
全画素情報を記憶するフレームメモリ２５が必要
である。
Ｈ信号および２種類のデータ信号が接続され、
VH切換スイツチ２１、データ切換スイツチ２２
において、外部スイツチ１９にて切換えられる３
ビツト１ビツト切換信号SAにより、いずれかが
選択され入力される。このＶ，Ｈ信号に同期し
て、クロツクタイミング制御回路２３は、液晶駆
動に必要な各種タイミングパルス及び、テレビ画
像データを得るために必要なサンプリングパルス
（PS）を発生する。一方、上下分割方式の液晶パ
ネル２０は、輝度あるいはコントラスト向上のた
め、デユーテイ比が２倍になるように、データ側
電極（Ｘ電極）が上下２分割になつている。また
走査側電極（Ｙ電極）は、上下分割でｎ（例えば
30）本づつの電極が互いに共通に接続され、全体
でデユテイ比が１／ｎ（1/30）で駆動されるよう
になつている。この液晶パネル２０上に、テレビ
画面もしくはキヤラクター画面を構成するために
は、実時間にて送られてくる画像信号をデータ側
上下電極XA，XBに時間をずらして送るために、
全画素情報を記憶するフレームメモリ２５が必要
である。
この部分をテレビ画像信号の場合を例にとり詳
細に説明すると、まず１フイールドの前半では、
実時間に送られてくる階調信号を含んだ３ビツト
信号は、データ分枝回路２４を介してクロツク信
号φにて３組のシフトレジスター２６Ｂに転送さ
れる。また、同時にメモリ選択信号B、ライト
ネーブル信号Bの制御によつて、３組のフレ
ームメモリ２５Ｂにそのデータが記憶される。一
方、シフトレジスター２６Ａにはフレームメモリ
２５Ａに貯えられていた前のフイールドの画像情
報データが、同じくA，A信号の制御によつ
て読み出され、転送される。１フイールドの後半
では、上記の動作がＡ，Ｂを交換してなわれ、実
時間で送られてくる３ビツト信号は、シフトレジ
スター２６Ａに転送されるとともに、フレームメ
モリ２５Ａに書き込まれ、シフトレジスター２６
Ｂにはフイールド前半にてフレームメモリ２５Ｂ
に貯えられた画像データが転送される。すなわ
ち、液晶パネル２０の画面半分で、実時間の画像
とフレームメモリ２５に貯えられた記憶画像が、
交互に表示されることになる。
細に説明すると、まず１フイールドの前半では、
実時間に送られてくる階調信号を含んだ３ビツト
信号は、データ分枝回路２４を介してクロツク信
号φにて３組のシフトレジスター２６Ｂに転送さ
れる。また、同時にメモリ選択信号B、ライト
ネーブル信号Bの制御によつて、３組のフレ
ームメモリ２５Ｂにそのデータが記憶される。一
方、シフトレジスター２６Ａにはフレームメモリ
２５Ａに貯えられていた前のフイールドの画像情
報データが、同じくA，A信号の制御によつ
て読み出され、転送される。１フイールドの後半
では、上記の動作がＡ，Ｂを交換してなわれ、実
時間で送られてくる３ビツト信号は、シフトレジ
スター２６Ａに転送されるとともに、フレームメ
モリ２５Ａに書き込まれ、シフトレジスター２６
Ｂにはフイールド前半にてフレームメモリ２５Ｂ
に貯えられた画像データが転送される。すなわ
ち、液晶パネル２０の画面半分で、実時間の画像
とフレームメモリ２５に貯えられた記憶画像が、
交互に表示されることになる。
シフトレジスター２６Ａ，Ｂに送られた３ビツ
トの画像信号は、４本のＨ信号に対し、１本の割
合のラツチ信号LSにより、データラツチ２７Ａ，
Ｂに保持される。そして、その３ビツトデータに
より、階調表示回路２８から出力される階調表示
信号t1〜t8の内１つが、選択スイツチドライバー
２９内で選択される。このt1〜t8は、８階調を決
定するパルス幅変調信号であり、このパルス幅を
基準にしてデータ側電極XA，XBに駆動電圧（い
わゆるパルス幅変調方式による電圧）が与えられ
る。また、走査側駆動回路３０においても、LS
信号にタイミングをあわせ、順次走査側電極（Ｙ
電極）に駆動電圧が与えられる。
トの画像信号は、４本のＨ信号に対し、１本の割
合のラツチ信号LSにより、データラツチ２７Ａ，
Ｂに保持される。そして、その３ビツトデータに
より、階調表示回路２８から出力される階調表示
信号t1〜t8の内１つが、選択スイツチドライバー
２９内で選択される。このt1〜t8は、８階調を決
定するパルス幅変調信号であり、このパルス幅を
基準にしてデータ側電極XA，XBに駆動電圧（い
わゆるパルス幅変調方式による電圧）が与えられ
る。また、走査側駆動回路３０においても、LS
信号にタイミングをあわせ、順次走査側電極（Ｙ
電極）に駆動電圧が与えられる。
第２図は従来方式を説明する要部を具体化して
示すブロツク図である。キヤラクター情報信号源
２の出力は、１絵素あたり白黒表示の１ビツト信
号であるのに対し、テレビ画像信号源１の出力
は、１絵素あたり８階調表示の３ビツト信号であ
る。従来は、１ビツト信号源２を用いる際、SA
信号を“Ｈ”にし、データ切換スイツチ２２の
AND回路とOR回路の働きで、フレームメモリ２
５への入力信号D1，D2，D3を全て、１ビツト信
号源２に接続していた。従つて、D1，D2，D3は
全て“Ｈ”又は“Ｌ”になり、“000”か“111”
の階調が選択され表示される。
示すブロツク図である。キヤラクター情報信号源
２の出力は、１絵素あたり白黒表示の１ビツト信
号であるのに対し、テレビ画像信号源１の出力
は、１絵素あたり８階調表示の３ビツト信号であ
る。従来は、１ビツト信号源２を用いる際、SA
信号を“Ｈ”にし、データ切換スイツチ２２の
AND回路とOR回路の働きで、フレームメモリ２
５への入力信号D1，D2，D3を全て、１ビツト信
号源２に接続していた。従つて、D1，D2，D3は
全て“Ｈ”又は“Ｌ”になり、“000”か“111”
の階調が選択され表示される。
第２図において、A，B信号は、それぞれ
フレームメモリ２５のＡ１，Ａ２，Ａ３，Ｂ１，
Ｂ２，Ｂ３の選択信号である。この信号が“Ｈ”
の時、メモリは動作せず、メモリのデータ出力は
高インピーダンスとなる。又、A，B信号
は、ライトネーブル信号である。メモリが動作状
態でA信号が“Ｌ”の場合、メモリＡ１，Ａ
２，Ａ３は書き込み状態になり、それぞれ入力信
号D1，D2，D3を記憶する。又、この時、メモリ
のデータ出力は高インピーダンスとなる。一方、
メモリが動作状態でA信号が“Ｈ”の場合、
メモリＡ１，Ａ２，Ａ３は読み出し状態になり、
メモリに貯えられた内容が出力される。
フレームメモリ２５のＡ１，Ａ２，Ａ３，Ｂ１，
Ｂ２，Ｂ３の選択信号である。この信号が“Ｈ”
の時、メモリは動作せず、メモリのデータ出力は
高インピーダンスとなる。又、A，B信号
は、ライトネーブル信号である。メモリが動作状
態でA信号が“Ｌ”の場合、メモリＡ１，Ａ
２，Ａ３は書き込み状態になり、それぞれ入力信
号D1，D2，D3を記憶する。又、この時、メモリ
のデータ出力は高インピーダンスとなる。一方、
メモリが動作状態でA信号が“Ｈ”の場合、
メモリＡ１，Ａ２，Ａ３は読み出し状態になり、
メモリに貯えられた内容が出力される。
まず、１フイールド前半では、Bが“Ｌ”，
WEAが“Ｈ”になる。その結果、フレームメモ
リ２５のＢ１，Ｂ２，Ｂ３は書き込み状態にな
り、実時間データ信号D1，D2，D3が記憶される。
一方、データ分枝回路２４の３ステートバツフア
Ｂが導通状態になり、シフトレジスター２６Ｂに
接続されたD01B，D02B，D03B線には、実時間デー
信号が送られる。また、Aが“Ｈ”のため、
フレームメモリ２５のＡ１，Ａ２，Ａ３は読み出
し状態になり、シフトレジスター２６Ａに接続さ
れたD01A，D02A，D03A線には、メモリＡ１，Ａ
２，Ａ３に記憶されたデータが送られる。この
時、データ分枝回路２４の３ステートバツフアＡ
は非導通状態で、実時間データはD01A，D02A，
D03A線には送られない。１フイールド後半では、
WEBが“Ｈ”，Aが“Ｌ”になり、シフトレジ
スター２６ＢにはフレームメモリのＢ１，Ｂ２，
Ｂ３の出力データ、シフトレジスター２６Ａには
実時間データが送られる。
WEAが“Ｈ”になる。その結果、フレームメモ
リ２５のＢ１，Ｂ２，Ｂ３は書き込み状態にな
り、実時間データ信号D1，D2，D3が記憶される。
一方、データ分枝回路２４の３ステートバツフア
Ｂが導通状態になり、シフトレジスター２６Ｂに
接続されたD01B，D02B，D03B線には、実時間デー
信号が送られる。また、Aが“Ｈ”のため、
フレームメモリ２５のＡ１，Ａ２，Ａ３は読み出
し状態になり、シフトレジスター２６Ａに接続さ
れたD01A，D02A，D03A線には、メモリＡ１，Ａ
２，Ａ３に記憶されたデータが送られる。この
時、データ分枝回路２４の３ステートバツフアＡ
は非導通状態で、実時間データはD01A，D02A，
D03A線には送られない。１フイールド後半では、
WEBが“Ｈ”，Aが“Ｌ”になり、シフトレジ
スター２６ＢにはフレームメモリのＢ１，Ｂ２，
Ｂ３の出力データ、シフトレジスター２６Ａには
実時間データが送られる。
従つて、第２図の従来の方式では、信号源が１
ビツト信号源の場合でも、メモリＡ１，Ａ２，Ａ
３，Ｂ１，Ｂ２，Ｂ３が動作することになる。メ
モリとして使用する半導体RAMは、動作時と非
動作時で消費電力が大幅に異なり、例えば
CMOSRAMでは、動作時150mWに対し、非動
作時5μW程度であるため、フレームメモリ２５
を余分に使用する従来の方法は、消費電力が多い
のが欠点である。
ビツト信号源の場合でも、メモリＡ１，Ａ２，Ａ
３，Ｂ１，Ｂ２，Ｂ３が動作することになる。メ
モリとして使用する半導体RAMは、動作時と非
動作時で消費電力が大幅に異なり、例えば
CMOSRAMでは、動作時150mWに対し、非動
作時5μW程度であるため、フレームメモリ２５
を余分に使用する従来の方法は、消費電力が多い
のが欠点である。
＜発明の目的＞
本発明は上述のような点に鑑みてなされたもの
であり、テレビ画像信号とキヤラクター情報信号
を切り換える回路を工夫し、キヤラクター表示の
際には使用するフレームメモリを最低限にし、余
分な消費電力を低減することを目的とする。
であり、テレビ画像信号とキヤラクター情報信号
を切り換える回路を工夫し、キヤラクター表示の
際には使用するフレームメモリを最低限にし、余
分な消費電力を低減することを目的とする。
＜実施例＞
例えば、テレビ受像機の場合、全体のブロツク
図は第１図に示されるとおりであり、基本的な動
作も前述したとおりである。第３図に本発明にお
ける要部詳細ブロツク図を示す。
図は第１図に示されるとおりであり、基本的な動
作も前述したとおりである。第３図に本発明にお
ける要部詳細ブロツク図を示す。
以下第３図に従つて本発明の一実施例を説明す
る。
る。
SA信号を“Ｈ”にし、データ切換スイツチ２
２においてキヤラクター情報信号源（１ビツト信
号源）２を選択すれば、オアゲートO1〜O4の働
きで、フレームメモリ２５のＡ２，Ａ３，Ｂ２，
Ｂ３はメモリ選択信号A，Bにかかわらず動
作しなくなり、メモリＡ１，Ｂ１だけが動作す
る。
２においてキヤラクター情報信号源（１ビツト信
号源）２を選択すれば、オアゲートO1〜O4の働
きで、フレームメモリ２５のＡ２，Ａ３，Ｂ２，
Ｂ３はメモリ選択信号A，Bにかかわらず動
作しなくなり、メモリＡ１，Ｂ１だけが動作す
る。
まず、１フイールド前半では、Bが“Ｌ”，
WEAが“Ｈ”になり、メモリＢ１が書き込み状
態、メモリＡ１が読み出し状態になる。また、デ
ータ分枝回路２４の３ステートバツフアＢ１′が
導通状態になり、実時間データD1がD01B線に送
られる。一方、３ステートバツフアＡ１′は非導
通状態で、D01A線にはメモリＡ１の出力信号が送
られる。また、SA信号が“Ｈ”であるため、３
ステートバツフアＡ２′，Ｂ２′は非導通状態とな
り、D2，D3信号線はD02A，D02B，D03A，D03B線と
切り離される。そして、D01A線とD02A，D03A線及
びD01BとD02B，D03B線間に設けた３ステートバツ
フアＡ３，Ｂ３が導通状態になり、D01A，D01B線
の信号がD02A，D03A，及びD02B，D03B線に与えら
れる。このため、シフトレジスター２６Ａ，２６
Ｂに送られる信号は、D01A，D01Bの信号により従
来の方法と同じく全て“Ｈ”又は全て“Ｌ”にな
る。
WEAが“Ｈ”になり、メモリＢ１が書き込み状
態、メモリＡ１が読み出し状態になる。また、デ
ータ分枝回路２４の３ステートバツフアＢ１′が
導通状態になり、実時間データD1がD01B線に送
られる。一方、３ステートバツフアＡ１′は非導
通状態で、D01A線にはメモリＡ１の出力信号が送
られる。また、SA信号が“Ｈ”であるため、３
ステートバツフアＡ２′，Ｂ２′は非導通状態とな
り、D2，D3信号線はD02A，D02B，D03A，D03B線と
切り離される。そして、D01A線とD02A，D03A線及
びD01BとD02B，D03B線間に設けた３ステートバツ
フアＡ３，Ｂ３が導通状態になり、D01A，D01B線
の信号がD02A，D03A，及びD02B，D03B線に与えら
れる。このため、シフトレジスター２６Ａ，２６
Ｂに送られる信号は、D01A，D01Bの信号により従
来の方法と同じく全て“Ｈ”又は全て“Ｌ”にな
る。
１フイールド後半では、Bが“Ｈ”，Aが
“Ｌ”になり、シフトレジスター２６Ｂにはフレ
ームメモリＢ１の出力データ、シフトレジスター
２６Ａには実時間データD1が送られる。
“Ｌ”になり、シフトレジスター２６Ｂにはフレ
ームメモリＢ１の出力データ、シフトレジスター
２６Ａには実時間データD1が送られる。
なお、テレビ画像信号の場合は、データ分枝回
路２４の３ステートバツフアＡ１′とＡ２′，Ｂ
１′とＢ２′がそれぞれ対となつて動作し、従来と
同様のデータ分枝動作を行なう。また３ステート
バツフアＡ３，Ｂ３はSA信号が“Ｌ”となるこ
とによつて非導通状態となる。
路２４の３ステートバツフアＡ１′とＡ２′，Ｂ
１′とＢ２′がそれぞれ対となつて動作し、従来と
同様のデータ分枝動作を行なう。また３ステート
バツフアＡ３，Ｂ３はSA信号が“Ｌ”となるこ
とによつて非導通状態となる。
このように、本発明を用いれば、メモリＡ２，
Ａ３，Ｂ２，Ｂ３を動作させることなくキヤラク
ター表示を行なうことができ、フレームメモリ２
５の消費電力を低減することが可能である。
Ａ３，Ｂ２，Ｂ３を動作させることなくキヤラク
ター表示を行なうことができ、フレームメモリ２
５の消費電力を低減することが可能である。
＜発明の効果＞
以上の説明から明らかなように、本発明によれ
ば、文字情報やゲーム等のキヤラクター表示が可
能な液晶テレビを１例とする、１絵素あたりの情
報量を複数ビツト又は１ビツトに選択可能な液晶
ドツトマトリツクス表示装置の消費電力を、余分
なフレームメモリを選択動作させないことにより
低減することができる。
ば、文字情報やゲーム等のキヤラクター表示が可
能な液晶テレビを１例とする、１絵素あたりの情
報量を複数ビツト又は１ビツトに選択可能な液晶
ドツトマトリツクス表示装置の消費電力を、余分
なフレームメモリを選択動作させないことにより
低減することができる。
第１図はテレビ受像機全体のブロツク図、第２
図は従来例を説明するための要部詳細ブロツク
図、第３図は本発明の一実施例を説明するための
要部詳細ブロツク図である。 １……テレビ画像信号源、２……キヤラクター
表示信号源、３……液晶パルス駆動回路、１９…
…信号源切換スイツチ、２０……液晶パネル、２
２……データ切換スイツチ、２３……クロツクタ
イミング制御回路、２４……データ分枝回路、２
５……フレームメモリ、２６……シフトレジス
タ、２７……データラツチ、２９……選択スイツ
チドライバー、３０……走査側駆動回路。
図は従来例を説明するための要部詳細ブロツク
図、第３図は本発明の一実施例を説明するための
要部詳細ブロツク図である。 １……テレビ画像信号源、２……キヤラクター
表示信号源、３……液晶パルス駆動回路、１９…
…信号源切換スイツチ、２０……液晶パネル、２
２……データ切換スイツチ、２３……クロツクタ
イミング制御回路、２４……データ分枝回路、２
５……フレームメモリ、２６……シフトレジス
タ、２７……データラツチ、２９……選択スイツ
チドライバー、３０……走査側駆動回路。
Claims (1)
- 【特許請求の範囲】 １ 各絵素に対応した記憶ビツトを１絵素あたり
複数ビツトで構成されたドツトフレームメモリを
有し、 画像情報の各絵素を多階調情報として上記１絵
素あたり複数ビツトで構成されたドツトフレーム
メモリに記憶し、 キヤラクタ情報の各絵素を上記ドツトフレーム
メモリの１絵素あたり１ビツト構成で記憶し、 上記キヤラクタ情報源の選択に対応して上記ド
ツトフレームメモリのキヤラクタ情報の記憶され
ない不要ドツトフレームメモリの動作を禁止する
と共に、 上記キヤラクタ情報の記憶されたドツトフレー
ムメモリの出力信号を上記不要ドツトフレームメ
モリの出力側に強制出力せしめるように成したこ
とを特徴とするドツトマトリツクス表示パネルの
駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57179453A JPS5968784A (ja) | 1982-10-13 | 1982-10-13 | ドツトマトリツクス表示パネルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57179453A JPS5968784A (ja) | 1982-10-13 | 1982-10-13 | ドツトマトリツクス表示パネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5968784A JPS5968784A (ja) | 1984-04-18 |
| JPH0311473B2 true JPH0311473B2 (ja) | 1991-02-18 |
Family
ID=16066119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57179453A Granted JPS5968784A (ja) | 1982-10-13 | 1982-10-13 | ドツトマトリツクス表示パネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5968784A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219897A (ja) * | 1985-07-19 | 1987-01-28 | 富士通株式会社 | Ｃｒｔコントロ−ラによる液晶デイスプレイの制御方式 |
| GB8622711D0 (en) * | 1986-09-20 | 1986-10-29 | Emi Plc Thorn | Display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810756B2 (ja) * | 1978-12-26 | 1983-02-26 | 松下電器産業株式会社 | 画像表示装置 |
-
1982
- 1982-10-13 JP JP57179453A patent/JPS5968784A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5968784A (ja) | 1984-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590562B2 (en) | Active matrix display and image forming system | |
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| US6331862B1 (en) | Image expansion display and driver | |
| US5023603A (en) | Display control device | |
| JPS6273294A (ja) | 画像表示装置 | |
| US6784868B2 (en) | Liquid crystal driving devices | |
| JP3429866B2 (ja) | マトリックスパネル表示装置 | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| JPS6326897B2 (ja) | ||
| JP2747583B2 (ja) | 液晶パネルの駆動回路及び液晶装置 | |
| KR970029315A (ko) | 주사 회로 및 화상 표시 장치 | |
| EP0107687B1 (en) | Display for a computer | |
| JP2835254B2 (ja) | 表示装置の駆動回路 | |
| JPS59155832A (ja) | 中間調表示用液晶パネル | |
| JP2622950B2 (ja) | 画像表示装置 | |
| JPS5968784A (ja) | ドツトマトリツクス表示パネルの駆動装置 | |
| JP2520169B2 (ja) | 表示装置のための駆動回路 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JPH0731482B2 (ja) | 画像表示装置 | |
| JPH0353273Y2 (ja) | ||
| JPS604988A (ja) | 画像表示装置 | |
| JPS6319980A (ja) | 画像表示装置 | |
| JPH0417438B2 (ja) |