JPH0311673A - 積層熱起電力素子の製造方法 - Google Patents

積層熱起電力素子の製造方法

Info

Publication number
JPH0311673A
JPH0311673A JP1145571A JP14557189A JPH0311673A JP H0311673 A JPH0311673 A JP H0311673A JP 1145571 A JP1145571 A JP 1145571A JP 14557189 A JP14557189 A JP 14557189A JP H0311673 A JPH0311673 A JP H0311673A
Authority
JP
Japan
Prior art keywords
semiconductor
sheets
type
semiconductor board
type ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1145571A
Other languages
English (en)
Inventor
Takayoshi Kodama
児玉 貴義
Nobuhiro Ito
信宏 伊藤
Mitsuhiro Murata
充弘 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1145571A priority Critical patent/JPH0311673A/ja
Publication of JPH0311673A publication Critical patent/JPH0311673A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Radiation Pyrometers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、例えば、人体等から発せられる赤外線を感知
して熱起電力を発生させる積層熱起電力素子の製造方法
に関するものである。
〔従来の技術〕
人体から発せられる赤外線を感知して熱起電力を発生す
る熱起電力素子が室内侵入者等の検出手段として自動ド
アや防犯システム等において広く使用されている。この
種の熱起電力素子として、近年においては、熱起電力を
高めるために、複数のn型半導体層とn型半導体層を積
層して一体化した積層熱起電力素子が広(使用されてい
る。
第4図には従来の一般的な積層熱起電力素子の断面構成
が示されている。この種の積層熱起電力素子は、通常、
次のように製造されている。
まず、焼成されたp型セラミック半導体板1とn型セラ
ミック半導体板2の片面側に、銀ペースト等の焼付印刷
により冷接点電極3を形成し、また、裏面側には前記冷
接点電極3と対になる温接点電極4を同様に形成してお
く。次に、これらの冷接点電極3および温接点電極4の
表面にガラスの導電材あるいは導電性樹脂を繰り返し塗
布乾燥して導電層5を形成する。次に、前記冷接点電極
3同志および温接点電極4同志を合わせてn型セラミッ
ク半導体板1とn型セラミック半導体板2とを交互に積
み重ねて積層する。次に、この積層体の上側から荷重を
かけながら加熱して導電層5同志を融着して前記積層体
を一体化する。次に、この一体化された積層体の各層の
空間部にエポキシ等の絶縁樹脂を注入充填して絶縁層6
を形成するものである。この積層熱起電力素子の使用に
際しては、積層体の表面側の電極3と裏面側の電極4に
リード線を接続するが、場合によっては、第4図に示す
積層体を切断線aに沿って切断し、この切り出されたニ
レメン1−の表裏画電極3.4にリード線を接続して使
用することもある。
しかしながら、従来の積層熱起電力素子の製造ば、一対
の冷接点電極3と温接点電極4とを形成したn型半導体
板1と、n型半導体板2とを交互に積層し、−工程で1
個の素子単体を製造するものであるため、作業性が非常
に低いという欠点があった。
この欠点を改善するために、発明者等は第5図に示す積
層熱起電力素子の製造方法を提案した。
この提案の製造方法は、n型半導体板1と、n型半導体
板2との片面側に複数の冷接点電極3を、反対側の面に
複数の温接点電極4をそれぞれ形成し、これら冷接点電
極3同志および温接点電極4同志をそれぞれ合わせてn
型セラミック半導体板1とn型セラミック半導体板2と
を交互に重ね合わせて積層体を形成し、この積層体を荷
重を加えながら加熱して導電樹脂からなる導電層5を融
着することで一体化し、次に、絶縁樹脂の注入・含浸に
より絶縁層6を形成し、然る後に、第5図の切断線aお
よびbに沿って複数の素子単体を切り出すものである。
このようにすれば、−工程で複数の素子単体を製造する
ことが可能となり、積層熱起電力素子の製造の作業性は
大幅に改善されることになる。
〔発明が解決しようとする課題〕
ところが、これら複数の冷接点電極3と温接点電極4と
が形成されたセラミック半導体板1,2は必然的に板の
面積が大きくなるため、これらp型セラミック半導体板
lとn型セラミック半導体板2との積層体を加熱一体化
する際に、n型セラミック半導体板1とn型セラミック
半導体板2との熱膨張率等の違いに起因して大きな熱応
力が作用し、セラミック半導体板1.2が反り返ったり
接合部分にクランクが生じたりするという新たな問題が
生じるに至った。
本発明は上記課題を解決するためになされたものであり
、その目的は、積層熱起電力素子の生産性を高めること
ができるとともに、P型セラミック半導体板とn型セラ
ミック半導体板との積層体の加熱一体時に反り返りやク
ランクの発生がない積層熱起電力素子の製造方法を提供
することにある。
〔課題を解決するだめの手段〕
本発明は上記目的を達成するために、次のように構成さ
れている。すなわち、本発明の積層熱起電力素子の製造
方法は、P型半導体板とn型半導体板のいずれか一方側
の半導体板の片面側には複数の冷接点電極層を、反対側
の面には前記各冷接点電極層と対になる複数の温接点電
極層をそれぞれ所定の間隔をへだてて配設し、p型とn
型の他方側の半導体板は前記一方側の半導体板を冷接点
電極層と温接点電極層とを対として複数に分割した大き
さの小片板に形成し、この小片板の片面側には冷接点電
極層を、反対側の面にはこの冷接点電極層と対になる温
接点電極層をそれぞれ形成し、然る後に、一方側の半導
体板に複数の他方側の半導体板の小片板を同一電極層同
志を合わせて一平面状に重ね、さらに、この一平面状の
他方側の半導体板上に一方側の半導体板を同一電極層同
志を合わせて重ねるという如く、n型半導体板とn型半
導体板とを交互に複数重ね合わせて積層体を形成し、然
る後に、この積層体を、荷重を加えながら加熱して一体
化することを特徴として構成されている。
〔作用〕
本発明では、P型セラミック半導体板とn型セラミック
半導体板のいずれか一方側の半導体板を冷接点電極層と
温接点電極層とを対とした小片板とし、この小片板を他
方側の半導体板に対して複数同一平面状に重ねてp型セ
ラミック半導体板とn型セラミック半導体板との積層体
を形成している。したがって、この積層体を加熱一体化
する際に、P型セラミック半導体板とn型セラミック半
導体板との熱膨張率の違いによる熱応力が発生しても、
この熱応力は一平面状に複数並べられている小片板の境
界部分で緩和吸収され、これら各セラミック半導体板を
反り返らせたり、両生導体板の接合部分にクランクを発
生するような現象は生じない。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。第
1図〜第3図には本発明に係る積層熱起電力素子の製造
方法の一実施例が示されている。
本実施例においては、第2図に示すように、P型セラミ
ック半導体板1の片面側には複数の冷接点電極3を銀ペ
ーストの焼付により等間隔に配設し、反対側の面には前
記冷接点電極3と対になる温接点電極4を等間隔に複数
配設している。一方、n型セラミック半導体板2は第3
図に示すように、前記p型セラミック半導体板1を冷接
点電極3と温接点電極4とを対として素子単体の大きさ
に分割した格好の小片板に形成し、この各小片板の片面
側の端縁部には冷接点電極3を、反対側の面の端縁部に
は前記冷接点電極3と対になる温接点電極4をそれぞれ
銀ペーストの焼付により形成する。
そして、n型セラミック半導体板1の重ね合わせ面側の
接点電極3.4と、n型セラミック半導体板2の重ね合
わせ面側の接点電極3.4の表面に導電性樹脂を印刷し
て導電層5を形成している。
本実施例ではこれら接点電極3,4と導電層5によって
接点電極層を構成している。
このように予め用意したセラミック半導体板1゜2を用
いてn型セラミック半導体板1とn型セラミック半導体
板2との積層を行うが、この場合は、例えば、第1図に
示すように、n型セラミック半導体板1の上側に温接点
電極4同志を互いに合わせて複数の小片板からなるn型
セラミック半導体板2を一平面状に重ね、次に、その上
に冷接点電極3同志を合わせてn型セラミック半導体板
1を重ね合わせる。このようにして、n型セラミック半
導体板1とn型セラミック半導体板2とを交互に積層し
て積層体を形成する。
次に、この積層体の上側に荷重をかけながら加熱乾燥し
て積層体を一体化する。
次に、積層体の各層の導電層5間に形成される空間層に
絶縁性樹脂を注入・含浸して第5図の場合と同様に絶縁
層6を形成する。
次に、この一体化された積層体を第5図に示すように、
切断線a、bに沿って素子単体の大きさ、つまり本実施
例では、小片板の大きさに切断することにより、目的と
する積層熱起電力素子が得られるのである。この積層熱
起電力素子の使用に際しては、従来例と同様に、表裏両
面の電極に信号取り出し用のリード線を接続することに
なるが、必要に応じ、前記切り出された素子単体の形状
の積層体をさらに第4図に示すように切断線aに沿って
細かく切断し、この切り出されたエレメントの表裏画電
極にリード線を接続して使用することも可能である。
次に、本実施例の具体的な試作例について説明する。
(a)半導体セラミック板の生成 p型半導体セラミック板の生成 酸化ニッケル(N i O) 99.5molχに対し
て酸化リチウム(LtzO)を0.5molズ ドープ
した材料を50X20X0.25mmのグリーンシート
として成形し、大気中1250°Cで1時間焼成し焼結
板を得た。そしてこの焼結板を縦24mmX横15[I
IIQ×高さ(厚み)0.2−の寸法に切断した。
n型半導体セラミック板の生成 チタン酸バリウム(B a T i 03 ) 80m
olχおよびチタン酸カルシウム(Ca T i 03
 ) 19.5molχ0 に対して酸化イツトリウム(YzOa)を0.5mol
χ ドープした材料を50 X 20 X O−251
mのグリーンシートとして成形し、大気中1300’C
で1時間焼成し、焼結板を得た。そして、この焼結板を
縦6圓×横5圓×高さ(厚の) 0.2 mmの小片板
(素子単体)の大きさに切断した。
(b)冷・温接点電極の形成 上記のn型セラミック半導体板とn型セラミック半導体
板の冷・温接点形成位置に、焼付銀ペーストを印刷して
800°Cに加熱し、銀を電極導体として焼き付けた。
次に、重ね合わせ面となる前記銀の導体電極の表面に導
電性樹脂を印刷して導電層を形成した。
(C)積層体の形成 第1図に示すように、n型セラミック半導体板の上側に
同一種の接点電極同志を合わせて12枚のn型セラミッ
ク半導体板を一平面状に重ね、次に、このn型セラミッ
ク半導体板の上側に同一種の電極を合わせてP型セラミ
ック半導体板を重ねていき、n型セラミック半導体板と
n型セラミック半導体板とを交互にそれぞれ10層、つ
まり合計20層積層した。
(d)積層体の一体化 n型セラミック半導体板とn型セラミック半導体板とが
交互に積層された上記の積層体の上側から荷重をかけ、
100’Cで1時間乾燥硬化して一体化させた。
(e)絶縁層の形成 上記のように一体化した後、積層体の各導電層間に形成
される空間層にエポキシ系の絶縁性樹脂を注入・含浸し
、その後、120°Cで4時間乾燥硬化し、絶縁層を形
成した。
(f)積層熱起電力素子の切り出し 絶縁層が形成された前記積層体を第5図に示す切断線a
、bに沿って縦6圓×横5圓×高さ5mの大きさにダイ
ヤモンドカッタを用いて切り出し、目的とする熱起電力
素子を得た。
((至)結果 上記試作積層熱起電力素子の熱起電力を測定したところ
、約14mV/にというすぐれた熱起電力の測1 2 定価を得ることができた。
また、積層熱起電力素子1個当たりの製造時間は従来の
第4図に示す方法に較べ、192秒から100秒へとほ
ぼ52%の時間短縮を図ることができた。
さらに、積層体の一体化に際しての反りやクラックの発
生もほとんど住しることがなく、良品率は第5図に示す
製造方法に較べ、20%から80%へと飛躍的に高める
ことができた。
本発明は上記実施例に限定されることはなく様々な実施
の態様を採り得るものである。例えば、上記実施例では
、n型セラミック半導体+Fi−2を小片板に形成した
が、これとは逆にn型セラミック半導体板1を小片板に
形成し、n型セラミック半導体板1枚に対してP型セラ
ミック半導体板を複数枚(上記実施例の態様では12枚
)1平面状に重ね、n型セラミック半導体板1とn型セ
ラミック半導体板2との積層体を形成することも可能で
ある。
また、上記実施例では、冷接点電極と温接点電極を銀ペ
ーストの焼付により印刷形成したが、これら接点電極3
,4の材料として他の導電性材料を用いることが可能で
あり、また、その接点電極の形成方法も焼付印刷以外の
例えばろう付は等の適宜の手段により形成することも可
能である。
さらに、n型セラミック半導体板1とn型セラミック半
導体板2の成分も上記実施例以外の成分構成とすること
ができ、場合によってはセラミック以外の材料によって
n型とn型の半導体板を形成することも可能である。
〔発明の効果〕
本発明は、P型半導体板とn型半導体板のいずれか一方
の半導体板に複数対の冷接点電極と温接点電極を形成し
、他方側の半導体板はこれを分割した格好の複数の小片
板状に形成し、一方何の1枚の半導体板の上側に複数の
小片板からなる他方側の半導体板を1平面状に配置して
n型半導体板とn型半導体板を交互に複数積層するもの
であるから、−工程で製造できる積層熱起電力素子の数
は非常に多くなり、これにより積層熱起電力素子の生産
性を大幅に向上させることができる。
3 4 また、前記P型半導体板とn型半導体板を積層して加熱
一体化する際に、p型半導体板とn型半導体板との熱膨
張率の違い等に起因して熱応力が発生しても、この熱応
力は一平面状に複数配置されている小片板の境界部分に
おいて吸収緩和され、半導体板の反りや接合部分のクラ
ンクが生じることがほとんどなく、これにより、積層熱
起電力素子の製造に際しての良品率を大幅に高めること
が可能となる。
【図面の簡単な説明】
第1図は本発明に係る積層熱起電力素子の製造方法の一
実施例を示す斜視構成図、第2図は同実施例におけるp
型セラミック半導体板の電極形成態様を示す説明図、第
3図は同実施例におけるn型セラミック半導体板の電極
形成例を示す説明図、第4図は従来の一般的な積層熱起
電力素子の斜視図、第5図は本発明者が過去に提案した
積層熱起電力素子の製造方法を示す斜視説明図である。 ■・・・p型セラミック半導体板、2・・・n型セラミ
ック半導体板、3・・・冷接点電極、4・・・温接点電
極、5・・・導電層、 6・・・絶縁層。 株式会社

Claims (1)

    【特許請求の範囲】
  1. p型半導体板とn型半導体板のいずれか一方側の半導体
    板の片面側には複数の冷接点電極層を、反対側の面には
    前記各冷接点電極層と対になる複数の温接点電極層をそ
    れぞれ所定の間隔をへだてて配設し、p型とn型の他方
    側の半導体板は前記一方側の半導体板を冷接点電極層と
    温接点電極層とを対として複数に分割した大きさの小片
    板に形成し、この小片板の片面側には冷接点電極層を、
    反対側の面にはこの冷接点電極層と対になる温接点電極
    層をそれぞれ形成し、然る後に、一方側の半導体板に複
    数の他方側の半導体板の小片板を同一電極層同志を合わ
    せて一平面状に重ね、さらに、この一平面状の他方側の
    半導体板上に一方側の半導体板を同一電極層同志を合わ
    せて重ねるという如く、p型半導体板とn型半導体板と
    を交互に複数重ね合わせて積層体を形成し、然る後に、
    この積層体を、荷重を加えながら加熱して一体化する積
    層熱起電力素子の製造方法。
JP1145571A 1989-06-08 1989-06-08 積層熱起電力素子の製造方法 Pending JPH0311673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1145571A JPH0311673A (ja) 1989-06-08 1989-06-08 積層熱起電力素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1145571A JPH0311673A (ja) 1989-06-08 1989-06-08 積層熱起電力素子の製造方法

Publications (1)

Publication Number Publication Date
JPH0311673A true JPH0311673A (ja) 1991-01-18

Family

ID=15388193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1145571A Pending JPH0311673A (ja) 1989-06-08 1989-06-08 積層熱起電力素子の製造方法

Country Status (1)

Country Link
JP (1) JPH0311673A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995017020A1 (en) * 1993-12-16 1995-06-22 Mitsubishi Materials Corporation Thermoelectric conversion element, thermoelectric conversion element array, and thermal displacement converter
CN101983996A (zh) * 2010-07-30 2011-03-09 江苏亚邦染料股份有限公司 一种用于聚酯海岛型超细纤维的浅蓝色分散染料

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995017020A1 (en) * 1993-12-16 1995-06-22 Mitsubishi Materials Corporation Thermoelectric conversion element, thermoelectric conversion element array, and thermal displacement converter
CN101983996A (zh) * 2010-07-30 2011-03-09 江苏亚邦染料股份有限公司 一种用于聚酯海岛型超细纤维的浅蓝色分散染料

Similar Documents

Publication Publication Date Title
JP3402226B2 (ja) チップサーミスタの製造方法
US5614044A (en) Method of manufacturing a laminated ceramic device
JPH09129476A (ja) セラミック電子部品
JPH04253382A (ja) 電歪効果素子
JPS60176282A (ja) 積層型圧電磁器およびその製造方法
JPH02237178A (ja) 積層熱起電力素子の製造方法
JP3246258B2 (ja) チップサーミスタの製造方法及びチップサーミスタ
JPS6339958Y2 (ja)
JPH02214173A (ja) 積層熱電素子の製造方法
JPH02237177A (ja) 積層熱起電力素子およびその製造方法
JP3058305B2 (ja) サーミスタ及びその製造方法
JPH0280927A (ja) 積層熱電素子およびその製造方法
JP3331807B2 (ja) 積層型チップサーミスタの製造方法
JPH01262678A (ja) 積層熱電素子およびその製造方法
JP3242247B2 (ja) 角形チップ抵抗器の製造方法
JPH02229403A (ja) 抵抗アレーの製造方法
JPH0311674A (ja) 積層熱起電力素子
JPS6376386A (ja) 電子腕時計用熱電素子の製造方法
JP2000252154A (ja) 複合型積層セラミックコンデンサ
JPS6235253B2 (ja)
JP3213663B2 (ja) 角形チップ抵抗器の製造方法
JPH0376277A (ja) 積層熱電素子およびその製造方法
JPH07235448A (ja) 複合電子部品の製造方法
JPS58196078A (ja) 電歪効果素子
JPS62252126A (ja) 積層セラミツクコンデンサおよびその製造方法