JPH03117008A - 電流ミラー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流ミラー回路に係シ、特にトランジスタの対
称性を利用した基本回路として用いられている複合電流
ミラー回路において特にトランジスタのｈＦＥとアーリ
ー効果の影醤に対しても高精度が得られかつ入出力の電
流比の設定範囲を広げたバイポーラ集積回路からなる回
路構成に関する。

〔従来の技術〕

第７図において、従来の電流ミラー回路は、ＰＮＰ）ラ
ンジスタＱ１．Ｑ２．Ｑａと、電流■□の流れる電流入
力端子１と、電流出力端子２と、共通端子３と、電流供
給源４とを含み、構成される。

従来から用いられている電流ミラー回路の一例を、第７
図に示す。ベースをトランジスタＱ１ト共通接続し、コ
レクタ・ベース間を短絡したトランジスタＱ２のコレク
タ側へ、トランジスタＱｓのエミッタを接続し、トラン
ジスタＱ　のベースをトランジスタＱ１のコレクタに接
続して、電流入力端子１とし、トランジスタＱ３のコレ
クタを電流出力端子２とする構成である。トランジスタ
Ｑ□ｌＱ２のエミッタは短絡するが、各々抵抗を介して
共通端子３へ接続され、これは電流供給源４へ結合され
る。電流入力端子１に印加する電流を１１とし電流出力
端子２に流出する電流を１２とすると、それらの関係は
以下のように衣わされる。

但し、トランジスタＱｌ、Ｑ２の特性は同一であるとし
、エミッタ接地電流増幅率をβ、各々のコレクタ電流を
’Ｃ１＋　ＩＣ２とすると、次式が得られる。

これら両式から、次式が得られる。

前記（１）式よシ、電流増幅率βが十分大きければ、出
力電流Ｉ２は入力電流■、にほぼ等しくなシ、β＝１０
０では０．０２％の誤差である。また、電流比を決定す
るトランジスタＱ１とトランジスタＱ２のコレクタ・エ
ミッタ間電圧■。は電流出力端子２の電位に関係なく、
ベース・エミッタ順方向電圧ＶＢＨによる定電圧が与え
られるので、トランジスタのアーリー効果による電流比
の変動が抑えられ、高精度の電流ミラー回路が得られる
。

〔発明が解決しようとする課題〕

しかし、第７図の電流ミラー回路は、電流比１対１の場
合に限シ前述の効果が得られ、電流比を自由に設定する
ことができないという欠点があシ、使用範囲が限定され
てしまう。

第７図において、もしトランジスタＱ１をトランジスタ
Ｑ２のＮ倍のエミツタ面積比とし、トランジスタＱ２の
エミッタ電流に対し、Ｎ倍のエミッタ電流が流れる構成
とした場合には、前記の（１）式は次式となる。

ここで、Ｎの値が１以外ではベース電流の補償効果がな
くな、？、（ｘ−Ｎ）の１倍された成分が電流比の誤差
として現れてくる。例えば、β＝１００でも、Ｎ＝２で
は０．９５％、Ｎ＝３では１．９％もの誤差が生じてし
まうことになる。

本発明の目的は、前記欠点が解決され、高精度で、電流
比を広範囲に設定できるようにした電流ミラー回路を提
供することにある。

〔課題を解決するための手段〕

本発明の構成は、第１のトランジスタおよび第２のトラ
ンジスタのベース同士およびエミッタ同士を互いに接続
して、その共通エミッタを電流供給源に接続し、前記第
１．第２のトランジスタの電流比をＮ対１（但しＮ〉１
）に設定し、前記第２のトランジスタのコレクタにエミ
ッタを接続した第３のトランジスタを設け、前記第１の
トランジスタのコレクタを電流入力端子に接続し、前記
− 第３のトランジスタのコレクタを電流出力端子とする入
出力電流比Ｎ対１の電流ミラー回路において、前記第２
のトランジスタのベース・コレクタ間に、２／（Ｎ＋１
）倍の変換比を有する第１の電流変換手段を介在させ、
前記第３のトランジスタのベースと前記電流入力端子と
の間に、Ｎ倍の変換比を有する第２の電流変換手段を介
在させたことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の電流ミラー回路の基本回路
を示す回路図である。

第１図において、本実施例の基本回路は、入力電流Ｉ□
に対して１／Ｎ倍の出力電流　１２を得ようとするもの
で、共通端子３にトランジスタＱ２とエミッタ面積Ｎ倍
のトランジスタＱ１のエミッタが接続され、ベースは共
通接続されている。共通ベースには、ベース電流の２／
（Ｎ＋　１　）倍の成分を取シ出す第１の電流変換手段
１０が接続され、トランジスタＱ２のコレクタへの電流
経路と６− なる。トランジスタＱ２のコレクタにはトランジスタＱ
３のエミッタが接続され、トランジスタＱ３のコレクタ
は、電流出力端子２として出力電流Ｉ２が出力される。

トランジスタＱ３のベースは、ベース電流１１３をＮ倍
する第２の電流変換手段２゜を介して、トランジスタＱ
１のコレクタに接続され、その接続点を電流入力端子１
として、入力電流■□を与える構成となっている。

同様に、トランジスタのエミッタ接地電流増幅率をβ、
トランジスタＱｌ、Ｑ２の各々のコレクタ電流をＩＣ□
、■ｏ２、トランジスタＱ３のベース電流をより３とし
て、入力電流ｌ□と出力電流Ｉ２の関係を求めると、以
下のように表わされる。

工Ｃ１＝　Ｎ　ＩＣ２ これら（３）式を解いて、 次式が得られる。

前記（４）式を前記（３）式へ代入して、次式が得られ
る。

以上のように、トランジスタＱｌ、Ｑ２の電流比Ｎと、
２つの電流変換手段１０．２０の係数Ｎが等しい場合に
は、前記（５）式が成立し、Ｎの値にかかわらず、第７
図の回路と同じ補償効果をもった高精度電流ミラー回路
を得ることができる。誤差成分は（１）式と同一の２／
（β２＋２β＋２）で与えられている。

ここで前述の第１図の電流変換手段１０．２０の具体例
につき、第２図と第３図により説明する。

第２図は第１の電流変換手段１ｏを最も基本的な電流ミ
ラー回路によ多構成したもので、エミッタとベースを共
通接続したトランジスタＱ□□、Ｑ０２のうち、トラン
ジスタＱｌｌのコレクタと共通ベースの接続点を入力端
子１１、トランジスタＱ□２のコレクタを出力端子１２
としている。トランジスタＱ□、のエミッタ面積をＱ□
２の２７（Ｎ−１）倍に設定することで、共通端子１３
と入力端子１１との電流比は、（Ｎ＋１）対２の関係に
なる。電流増幅率βを考慮して電流比を算出すると、（
Ｎ＋が生じる。

第３図は第２の電流変換手段２０を同様に電流ミラー回
路によ多構成したもので、第２図とは逆導電性のトラン
ジスタを用いている。トランジスタＱ２１のエミッタ面
積をＱ２２の１／（Ｎ−１）倍に設定することで、入力
端子２１と共通端子２３との電流比は、１対Ｎの関係に
なる。同じくβを考以上のように、第１図の回路を具体
化する際には、トランジスタＱ、　、Ｑ２の電流比Ｎと
、２つの電流変換手段１０．２０の係数とＮは、厳密に
致させることは難しい。

そこで、第４図に示すように、第１の電流変換−ｆｆ＝ 手段１０の係数をｎｌ　、第２の電流変換手段２０の係
数をｎ２として、入力電流１１と出力電流Ｉ２の関係を
求めると、次式が得られる。

・・・・・・・・・・・・・・・（６）係数ｎ□＋”２
は、前述のように第２図と第３図のような簡単な回路を
用いた場合でも数パーセントの値（例えばＮ＝２で、β
＝１００のとき、約１％）に収まるので、前記（６）式
は前記（５）式とほとんど同等となると考えてよい。従
って、設定すべき係数Ｎに対して、第２図において通常
発生する誤差を含む程度の係数ｎ□、ｎ２を実現するこ
とで、第１図で説明した本実施例の効果を得ることがで
きる。

第５図は第１図の実施例のよシ具体的な一例を示した回
路図である。第５図において、本例は、第１図のうち２
つの電流変換手段１０．２０を第２図と第３図とで実現
した複合電流ミラー回路である。ＰＮＰトランジスタＱ
□ＩＱ２の共通ベース１０− には、第２図で示した電流ミラー回路の共通端子１３が
接続され、トランジスタＱｌ’、Ｑ２のベース電流は入
力端子１１側に２　／　（Ｎ　＋　ｔ　）倍の成分とな
って、トランジスタＱ３のエミッタへ分配される。残シ
の（Ｎ−１）／（Ｎ＋ｉ　）倍の成分は、出力端子１２
から流出させて、接地している。また、トランジスタＱ
３のベースには、第３図で示した電流ミラー回路の入力
端子２１が接続され、トランジスタＱ３のベース電流は
共通端子２３側からＮ倍されて、電流入力端子１へ流出
する。Ｎ倍するために必要な（Ｎ−１）倍成分は、出力
端子２２を介して電流供給源となる共通端子３から得て
いる。

第６図は本発明の他の実施例の電流ミラー回路を示す回
路図である。第２図において、本実施例は、Ｎ＝２の場
合を示したものである。第１の電流変換手段１０には、
第２図の電流ミラー回路をマルチコレクタＰＮＰ）ラン
ジスタＱ□３で構成したものを用いている。また、トラ
ンジスタＱ□のコレクタと電流出力端子の間にはコレク
タ・ベースを短絡したトランジスタＱ４とトランジスタ
Ｑ５を直列に挿入して、トランジスタＱ□とトランジス
タＱ２とのコレクタ・エミッタ間電圧を一致させ、素子
特性の対称性を改善している。

以上本実施例は、前記従来回路のベース電流補償効果を
、電流比１対１ではなく、入力電流に対して出力電流を
ｌ／Ｎ倍（但し、Ｎは１よシ大きい任意の実数）に設定
できる高精度電流ミラー回路であシ、第７図のトランジ
スタＱ２のベース・コレクタ間に２／（Ｎ＋１）倍の電
流変換手段を挿入シ、更にトランジスタＱ３のベース電
流をＮ倍の電流変換手段を介して、電流入力端子に与え
る構成となっている。

以上説明したように、本発明は、電流ミラー回路を構成
するトランジスタのベース電流経路に、電流変換手段を
挿入することによシ、ベース電流による電流比の誤差を
補償し、高精度の電流ミラー回路を得ることができ、ま
た従来の高精度電流ミラー回路の電流比は１対１に限ら
れていたが、本発明は、入力に対して出力電流を減少さ
せる方向に任意の比率で設定することができるという効
果がある。尚、前記実施例では、ＰＮＰトランジスタが
主体となる回路を示したが、これをＮＰＮトランジスタ
に置き換えても、同様の効果が得られることは明白であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の電流ミラー回路の基本回路
を示す回路図、第２図と第３図は各々電流変換手段の具
体例を示す回路図、第４図は第１図の電流変換係数の影
餐を説明するための基本回路図、第５図は第１図の実施
例のよシ具体的な一例の回路図、第６図は本発明の他の
実施例の電流ミラー回路を示す回路図、第７図は従来か
ら用いられている高精度電流ミラー回路の基本回路図で
ある。 Ｑ□ｌＱ２？Ｑ３１Ｑ４＃Ｑ１１＋Ｑ１２１Ｑ１３・・
・ＰＮＰ）ランジスタ、Ｑ５＝Ｑ２□、Ｑ２□・・・Ｎ
ＰＮ　）ランジスタ、１０・・・第１の電流変換手段、
２０・・・第２の電流変換手段、１・・・電流入力端子
、２・・・電流出力端子、１３− ３・・・共通端子、 ４・・・電流供給源。

Claims (1)

【特許請求の範囲】
1. 　第１のトランジスタおよび第２のトランジスタのベー
   ス同士およびエミッタ同士を互いに接続して、その共通
   エミッタを電流供給源に接続し、前記第１、第２のトラ
   ンジスタの電流比をＮ対１（但しＮ＞１）に設定し、前
   記第２のトランジスタのコレクタにエミッタを接続した
   第３のトランジスタを設け、前記第１のトランジスタの
   コレクタを電流入力端子に接続し、前記第３のトランジ
   スタのコレクタを電流出力端子とする入出力電流比Ｎ対
   １の電流ミラー回路において、前記第２のトランジスタ
   のベース・コレクタ間に、２／（Ｎ＋１）倍の変換比を
   有する第１の電流変換手段を介在させ、前記第３のトラ
   ンジスタのベースと前記電流入力端子との間に、Ｎ倍の
   変換比を有する第２の電流変換手段を介在させたことを
   特徴とする電流ミラー回路。