JPH0311754A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0311754A JPH0311754A JP14699789A JP14699789A JPH0311754A JP H0311754 A JPH0311754 A JP H0311754A JP 14699789 A JP14699789 A JP 14699789A JP 14699789 A JP14699789 A JP 14699789A JP H0311754 A JPH0311754 A JP H0311754A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- chip
- semiconductor device
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 238000007789 sealing Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に表面実装デバイスのリードフ
レームに関する。
レームに関する。
従来の表面実装デバイス５ＯＴ−８９パツケージは第５
図、第６図、第７図に示すように、コレクタリード４の
下層面が樹脂１から露出しており、リードの側面は垂直
になっている。２はチップ、３はベースリード、５はエ
ミッタリードである。
図、第６図、第７図に示すように、コレクタリード４の
下層面が樹脂１から露出しており、リードの側面は垂直
になっている。２はチップ、３はベースリード、５はエ
ミッタリードである。
上述した従来の表面実装デバイスは、基板に実装される
際の半田リフロー時に熟的ストレスが加わり、リードと
樹脂との界面の密着性が悪化し、水分がリードと樹脂と
の界面を伝わり易くなり、チップまで水分が到達すると
、チップ表面が腐食し電気的特性が劣化するという欠点
がある。
際の半田リフロー時に熟的ストレスが加わり、リードと
樹脂との界面の密着性が悪化し、水分がリードと樹脂と
の界面を伝わり易くなり、チップまで水分が到達すると
、チップ表面が腐食し電気的特性が劣化するという欠点
がある。
本発明の目的は前記課題を解決した半導体装置を提供す
ることにある。
ることにある。
上述した従来の表面実装デバイスのコレクタリードに対
し、本発明はコレクタリードにおいて、チップの搭載さ
れている上層面と下層面の面積が異なるという相違点を
有する。
し、本発明はコレクタリードにおいて、チップの搭載さ
れている上層面と下層面の面積が異なるという相違点を
有する。
前記目的を達成するため、本発明に係る半導体装置は表
面実装デバイスのうち、放熱板として利用されるコレク
タリードフレームが樹脂の外部に露出しているリードフ
レームにおいて、コレクタリードのチップが搭載されて
いる上層面よりも樹脂封止後に外部へ露出する下層面の
面積を小さく設定したものである。
面実装デバイスのうち、放熱板として利用されるコレク
タリードフレームが樹脂の外部に露出しているリードフ
レームにおいて、コレクタリードのチップが搭載されて
いる上層面よりも樹脂封止後に外部へ露出する下層面の
面積を小さく設定したものである。
以下、本発明の実施例を図により説明する。
（実施例１）
第１図は本発明に係る表面実装デバイス５ＯＴ−８９（
ＥＩＡＪ）を示す断面図、第２図はコレクタリードを示
す平面図である。
ＥＩＡＪ）を示す断面図、第２図はコレクタリードを示
す平面図である。
図において、１は樹脂、２はチップ、３はベースリード
、５はエミッタリード、４はチップ２を搭載し、放熱板
として利用するコレクタリードであり、コレクタリード
４の下層面４ａは樹脂１より外部に露出する。
、５はエミッタリード、４はチップ２を搭載し、放熱板
として利用するコレクタリードであり、コレクタリード
４の下層面４ａは樹脂１より外部に露出する。
本発明はコレクタリード４の対をなす両側面４Ｃを斜め
に切欠いてチップ２が搭載されている上層面４ｂより下
層面４ａの面積を小さく設定したものである。
に切欠いてチップ２が搭載されている上層面４ｂより下
層面４ａの面積を小さく設定したものである。
本発明によれば、コレクタリード４のチップ２が搭載さ
れている上層面４ｂを外部に露出している下層面４ａの
面積より大きくとるために、樹脂１とコレクタリード４
との密着性が向上し、また樹脂１とリード４との界面を
伝わってくる水分の浸入路が従来の表面実装デバイスよ
りも長くなる。
れている上層面４ｂを外部に露出している下層面４ａの
面積より大きくとるために、樹脂１とコレクタリード４
との密着性が向上し、また樹脂１とリード４との界面を
伝わってくる水分の浸入路が従来の表面実装デバイスよ
りも長くなる。
耐湿性状＠ＰＣＴ （プレッシャークツカー試験２．３
気圧２１２５℃）を基板実装半田処理後、実施した結果
、第６図に示した従来の表面実装デバイスは約１００時
間で不良になるが、第３図に示す本発明品では２００時
間まで不良は発生しなかったという結果を得ている。
気圧２１２５℃）を基板実装半田処理後、実施した結果
、第６図に示した従来の表面実装デバイスは約１００時
間で不良になるが、第３図に示す本発明品では２００時
間まで不良は発生しなかったという結果を得ている。
本実施例では対をなす両側面４ ｃ 、 、４ ｃのみ
を切欠いたが、コレクタリード４の全周の側面の樹脂と
接触する面を切欠いてもよい。
を切欠いたが、コレクタリード４の全周の側面の樹脂と
接触する面を切欠いてもよい。
（実施例２）
第３図、第４図は本発明の実施例２を示す図である。
本実施例ではリード４の側面に段差４ｄを持つことによ
り上層面４ｂより下層面４ａの面積を小さくしたもので
ある４本実施例ではリード４の側面が段差になっている
ため、リード４の対称性をとり易く、リードフレームの
製作が容易にできるという利点がある。
り上層面４ｂより下層面４ａの面積を小さくしたもので
ある４本実施例ではリード４の側面が段差になっている
ため、リード４の対称性をとり易く、リードフレームの
製作が容易にできるという利点がある。
また、本実施例では、樹脂１とリード４の接着する側面
全体に段差があるため、樹脂１とリード４との密着性及
び耐湿性は、部分的にリード４の側面に段差を作るより
も向上する。
全体に段差があるため、樹脂１とリード４との密着性及
び耐湿性は、部分的にリード４の側面に段差を作るより
も向上する。
以上説明したように本発明は、コレクタリードでチップ
の搭載されている上層面よりも下層面の面積を小さくす
ることにより、樹脂とリードとの密着性を向上でき、ま
た樹脂とリードとの界面を伝わってくる水分の浸入路は
従来の表面実装デバイスよりも長くなるため、耐湿性が
従来の表面実装デバイスよりも向上する効果がある。
の搭載されている上層面よりも下層面の面積を小さくす
ることにより、樹脂とリードとの密着性を向上でき、ま
た樹脂とリードとの界面を伝わってくる水分の浸入路は
従来の表面実装デバイスよりも長くなるため、耐湿性が
従来の表面実装デバイスよりも向上する効果がある。
第１図は本発明の実施例１を示す断面図、第２図は第１
図のコレクタリードをチップ搭載面より見た平面図、第
３図は本発明の実施例２を示す断面図、第４図は実施例
２でコレクタリードをチップ搭載面より見た平面図、第
５図は表面実装デバイスを示す外観図、第６図は第５図
でＡＡ’ −ＢＢ′で切断した場合の従来例を示す断面
図、第７図は第６図のコレクタリードを上面から見た平
面図である。 ■・・・樹脂 ２・・・チップ３・−・ベ
ースリード ４・・・コレクタリード５・・・エミ
ッタリード 第３図
図のコレクタリードをチップ搭載面より見た平面図、第
３図は本発明の実施例２を示す断面図、第４図は実施例
２でコレクタリードをチップ搭載面より見た平面図、第
５図は表面実装デバイスを示す外観図、第６図は第５図
でＡＡ’ −ＢＢ′で切断した場合の従来例を示す断面
図、第７図は第６図のコレクタリードを上面から見た平
面図である。 ■・・・樹脂 ２・・・チップ３・−・ベ
ースリード ４・・・コレクタリード５・・・エミ
ッタリード 第３図
Claims (1)
- （１）表面実装デバイスのうち、放熱板として利用され
るコレクタリードフレームが樹脂の外部に露出している
リードフレームにおいて、コレクタリードのチップが搭
載されている上層面よりも樹脂封止後に外部へ露出する
下層面の面積を小さく設定したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14699789A JPH0311754A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14699789A JPH0311754A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0311754A true JPH0311754A (ja) | 1991-01-21 |
Family
ID=15420260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14699789A Pending JPH0311754A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311754A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233222A (en) * | 1992-07-27 | 1993-08-03 | Motorola, Inc. | Semiconductor device having window-frame flag with tapered edge in opening |
| JP2006313830A (ja) * | 2005-05-09 | 2006-11-16 | Nippon Inter Electronics Corp | 半導体装置の製造方法 |
-
1989
- 1989-06-09 JP JP14699789A patent/JPH0311754A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233222A (en) * | 1992-07-27 | 1993-08-03 | Motorola, Inc. | Semiconductor device having window-frame flag with tapered edge in opening |
| JP2006313830A (ja) * | 2005-05-09 | 2006-11-16 | Nippon Inter Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR930020649A (ko) | 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법 | |
| WO2006109566A1 (ja) | 半導体装置 | |
| JPH0311754A (ja) | 半導体装置 | |
| JP2539432B2 (ja) | 樹脂封止型半導体装置 | |
| KR20210000777U (ko) | 반도체 패키지 | |
| US6211563B1 (en) | Semiconductor package with an improved leadframe | |
| JPH0274065A (ja) | リードフレーム | |
| JPH03218658A (ja) | リードフレーム及び半導体装置 | |
| JPS61237458A (ja) | 樹脂封止型半導体装置 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JPH0870087A (ja) | リードフレーム | |
| JPS63248155A (ja) | 半導体装置 | |
| TWI689052B (zh) | 半導體封裝結構及其製造方法 | |
| JPH01220465A (ja) | 半導体装置 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JPS63137464A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPS61267333A (ja) | 半導体装置 | |
| KR20240053158A (ko) | 다이 본더 접착력 향상을 위한 리드 프레임 구조 | |
| JPS6386461A (ja) | 樹脂封止半導体装置 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JPH09223767A (ja) | リードフレーム |