JPH0311792A - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JPH0311792A JPH0311792A JP1147443A JP14744389A JPH0311792A JP H0311792 A JPH0311792 A JP H0311792A JP 1147443 A JP1147443 A JP 1147443A JP 14744389 A JP14744389 A JP 14744389A JP H0311792 A JPH0311792 A JP H0311792A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- hole
- ball
- solder bump
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要）
はんだバンプの形成方法、特にバイアホールの真上には
んだバンプを形成させるための方法に関し、 はんだバンプ内に空洞ができないようにすることを目的
とし、 基板上のはんだバンプ形成部に形成した導体パターンに
はんだフラックスを塗布し、その上にはんだボールを搭
載し、それらを減圧された槽内で該はんだボールの溶融
温度に加熱することを特徴とし構成する。
んだバンプを形成させるための方法に関し、 はんだバンプ内に空洞ができないようにすることを目的
とし、 基板上のはんだバンプ形成部に形成した導体パターンに
はんだフラックスを塗布し、その上にはんだボールを搭
載し、それらを減圧された槽内で該はんだボールの溶融
温度に加熱することを特徴とし構成する。
〔産業上の利用分野］
本発明ははんだバンプの形成方法、特にバイアホールの
真上の導体パターンにはんだバンプを形成せしめるのに
有効な新規方法に関する。
真上の導体パターンにはんだバンプを形成せしめるのに
有効な新規方法に関する。
はんだバンプの形成には、はんだボールが一般に広く使
用されている。その従来方法は、絶縁基板のはんだバン
プ形成部に導体パターンを形成し、その上にはんだフラ
ックスを塗布し、その上に搭載したはんだボールを大気
中で加熱溶解する方法であり、使用されるはんだの量は
はんだボールの大きさによって決まるため、均一なはん
だバンプが形成される。
用されている。その従来方法は、絶縁基板のはんだバン
プ形成部に導体パターンを形成し、その上にはんだフラ
ックスを塗布し、その上に搭載したはんだボールを大気
中で加熱溶解する方法であり、使用されるはんだの量は
はんだボールの大きさによって決まるため、均一なはん
だバンプが形成される。
第２図は従来方法でバイアホールの真上に形成されたは
んだバンプの断面図（イ）と、バイアホールの側方に形
成したはんだハンプの断面図（［１）である。
んだバンプの断面図（イ）と、バイアホールの側方に形
成したはんだハンプの断面図（［１）である。
第２図（イ）において、セラミック基板りの透孔２にタ
ングステン３を充填したバイアホールの真上に導体パタ
ーン（ランド）４を形成せしめると、タングステン３に
空洞５が形成されているとき、導体パターン４には空洞
５に連通ずる透孔６が形成される。
ングステン３を充填したバイアホールの真上に導体パタ
ーン（ランド）４を形成せしめると、タングステン３に
空洞５が形成されているとき、導体パターン４には空洞
５に連通ずる透孔６が形成される。
かかる導体パターン４の上にはんだフラ・ンクスを塗布
し、その上にはんだボールを搭載して形成したはんだバ
ンプ１１は、空洞５内の空気および空洞５内に侵入した
はんだフラ・ンクスがはんだボールの加熱溶解時に膨張
し、はんだバンプ１１内に空洞１２を形成させるように
なる。このような空洞１２は、はんだバンプ１１に所望
の電子部品等を接続させたとき、電気的および機械的接
続不良の要因となる。
し、その上にはんだボールを搭載して形成したはんだバ
ンプ１１は、空洞５内の空気および空洞５内に侵入した
はんだフラ・ンクスがはんだボールの加熱溶解時に膨張
し、はんだバンプ１１内に空洞１２を形成させるように
なる。このような空洞１２は、はんだバンプ１１に所望
の電子部品等を接続させたとき、電気的および機械的接
続不良の要因となる。
第２図（ロ）において、空洞１２が形成されないように
した従来のはんだバンプ１３は、セラミック基板１の透
孔２にタングステン３を充填したバイアホールと連結導
体パターン１５を介して接続し、バイアホールより側方
に形成した導体パターン（ランド）１４に形成してなる
。かかるはんだバンプ１３は、タングステン３内の空洞
５に影響されず、従って中実（空洞のない）となる。
した従来のはんだバンプ１３は、セラミック基板１の透
孔２にタングステン３を充填したバイアホールと連結導
体パターン１５を介して接続し、バイアホールより側方
に形成した導体パターン（ランド）１４に形成してなる
。かかるはんだバンプ１３は、タングステン３内の空洞
５に影響されず、従って中実（空洞のない）となる。
〔発明が解決しようとする課題］
以上説明したように、はんだボールを使用した従来のは
んだバンプは、バイアホールの真上に形成させるとはん
だバンプ内に空洞ができ易いという欠点があり、このよ
うな空洞をなくすには、バイアホールより外れた位置に
はんだバンプが形成されるため、回路基板の回路形成面
積および部品搭載面積が狭められるという問題点があっ
た。
んだバンプは、バイアホールの真上に形成させるとはん
だバンプ内に空洞ができ易いという欠点があり、このよ
うな空洞をなくすには、バイアホールより外れた位置に
はんだバンプが形成されるため、回路基板の回路形成面
積および部品搭載面積が狭められるという問題点があっ
た。
本発明の目的は、バイアホールの真上にはんだバンプを
形成できるようにすることであり、回路基板の活用面積
を広げることである。
形成できるようにすることであり、回路基板の活用面積
を広げることである。
［課題を解決するための手段］
上記目的は第１図に示す本発明の実施例によれば、セラ
ミック基板ｌのはんだバンプ形成部に形成した導体パタ
ーン４にはんだフランクスフを塗布し、その上にはんだ
ボール９を搭載し、それらを減圧された槽内ではんだボ
ール９の溶融温度に加熱することを特徴としたはんだハ
ンプ１０の形成方法である。
ミック基板ｌのはんだバンプ形成部に形成した導体パタ
ーン４にはんだフランクスフを塗布し、その上にはんだ
ボール９を搭載し、それらを減圧された槽内ではんだボ
ール９の溶融温度に加熱することを特徴としたはんだハ
ンプ１０の形成方法である。
上記手段によれば、減圧槽内ではんだボールを加熱溶融
しはんだバンプが形成されるため、該はんだバンプがバ
イアホールの真上に位置し該バイアホールに空洞を有す
るも、空洞内の空気および空洞内に侵入したはんだフラ
ックスは、溶融状態のはんだバンプから抜は出すことが
可能となり、バイアホールの真上に中実のはんだバンプ
が形成されると共に、使用するはんだフラックスは従来
方法よりも少量でよいため後工程の洗浄が容易になる。
しはんだバンプが形成されるため、該はんだバンプがバ
イアホールの真上に位置し該バイアホールに空洞を有す
るも、空洞内の空気および空洞内に侵入したはんだフラ
ックスは、溶融状態のはんだバンプから抜は出すことが
可能となり、バイアホールの真上に中実のはんだバンプ
が形成されると共に、使用するはんだフラックスは従来
方法よりも少量でよいため後工程の洗浄が容易になる。
以下に、図面を用いて本発明方法の実施例を説明する。
第１図は本発明の一実施例によるはんだバンプの形成方
法の説明図である。
法の説明図である。
第１図（イ）において、１はアルミナ基板、３はアルミ
ナ基板１の透孔２に充填させたタングステンである。透
孔２にタングステン３を充填でなるバイアホールの上に
形成した導体パターン（ランド）４は、Ｃｒ／Ｃｕ／Ｎ
ｉ／Ａｕの多層構成であり、スパッタリング法および電
気めっき等にて被着したＣｒ／Ｃｕ／Ｎｉ／Ａｕの厚さ
は、例えばＣｒ；０．１ ｕ１１１＋ Ｃｕ； ５ μ
ｍ＋ Ｎｉ： ２ ｐ ｍｌ Ａｕ； １ ｕｍである
。そして、タングステン３に空洞５が形成されたとき、
導体パターン４には空洞５に連通する透孔６が形成され
る。
ナ基板１の透孔２に充填させたタングステンである。透
孔２にタングステン３を充填でなるバイアホールの上に
形成した導体パターン（ランド）４は、Ｃｒ／Ｃｕ／Ｎ
ｉ／Ａｕの多層構成であり、スパッタリング法および電
気めっき等にて被着したＣｒ／Ｃｕ／Ｎｉ／Ａｕの厚さ
は、例えばＣｒ；０．１ ｕ１１１＋ Ｃｕ； ５ μ
ｍ＋ Ｎｉ： ２ ｐ ｍｌ Ａｕ； １ ｕｍである
。そして、タングステン３に空洞５が形成されたとき、
導体パターン４には空洞５に連通する透孔６が形成され
る。
かかるアルミナ基板１は、半生状態のグリーンシートに
透孔２をあけ、透孔２にタングステンペーストを充填し
、しかるのちグリーンシートとタングステンペーストを
同時に焼成し製造される。
透孔２をあけ、透孔２にタングステンペーストを充填し
、しかるのちグリーンシートとタングステンペーストを
同時に焼成し製造される。
次いで第１図（ロ）に示す如く、アルミナ基板１の全上
面にはんだフランクスフを塗布するが、使用するはんだ
フランクスフは、なるべく空洞５や透孔６に侵入しない
ようにするためおよび、本発明方法は減圧槽内で加熱す
るのではんだフラックスは従来量の１７４量程度で済む
ため、低粘度のものを薄く塗布することが望ましい。
面にはんだフランクスフを塗布するが、使用するはんだ
フランクスフは、なるべく空洞５や透孔６に侵入しない
ようにするためおよび、本発明方法は減圧槽内で加熱す
るのではんだフラックスは従来量の１７４量程度で済む
ため、低粘度のものを薄く塗布することが望ましい。
そこで第１図（ハ）に示す如く、はんだ濡れ性のない材
料（例えばステンレス）またははんだ濡れ防止処理の施
されたマスク８を利用し、導体パターン４の上にはんだ
ボール９を搭載する。
料（例えばステンレス）またははんだ濡れ防止処理の施
されたマスク８を利用し、導体パターン４の上にはんだ
ボール９を搭載する。
しかるのち、マスク８と共にはんだボール９の搭載され
たアルミナ基板１を、例えば１０−３気圧に減圧された
真空槽内でホットプレートを使用する等により、はんだ
フラックス７のガス抜きのため約１４０°Ｃに加熱した
のち、はんだボール９が溶融する温度例えば２００°Ｃ
に加熱すると、空洞５および透孔６内の空気は該ガス抜
き加熱およびはんだ溶融加熱によって抜けるようになり
、かつ、冷却された溶融はんだボール９の一部が透孔６
を埋めるようになる。
たアルミナ基板１を、例えば１０−３気圧に減圧された
真空槽内でホットプレートを使用する等により、はんだ
フラックス７のガス抜きのため約１４０°Ｃに加熱した
のち、はんだボール９が溶融する温度例えば２００°Ｃ
に加熱すると、空洞５および透孔６内の空気は該ガス抜
き加熱およびはんだ溶融加熱によって抜けるようになり
、かつ、冷却された溶融はんだボール９の一部が透孔６
を埋めるようになる。
そのため、第１図（ニ）に示す如く、バイアホールの真
上に形成されたはんだバンプ１０は、空洞のない中実性
が確保されるようになる。
上に形成されたはんだバンプ１０は、空洞のない中実性
が確保されるようになる。
以上説明したように本発明方法によれば、減圧槽内では
んだボールを加熱溶融しはんだバンプを形成せしめるた
め、該はんだバンプは空洞を有するバイアホールの真上
に位置せしめるも中実となり、基板表面に形成せしめる
回路や搭載部品の密度が高められると共に、はんだバン
プを利用した電気的接続の信頼性が向上し、さらにはん
だフラックスは従来より少量で済むため後工程の洗浄が
容易になるという効果が顕著である。
んだボールを加熱溶融しはんだバンプを形成せしめるた
め、該はんだバンプは空洞を有するバイアホールの真上
に位置せしめるも中実となり、基板表面に形成せしめる
回路や搭載部品の密度が高められると共に、はんだバン
プを利用した電気的接続の信頼性が向上し、さらにはん
だフラックスは従来より少量で済むため後工程の洗浄が
容易になるという効果が顕著である。
第１図は本発明の一実施例によるはんだバンプの説明図
、 第２図は従来方法によるはんだハンプの説明図、である
。 図中において、 ｌはセラミック基板、 ４はバンプ形成用導体パターン、 ７ははんだフラックス、 ９ははんだボール、 １０ははんだバンプ、 を示す。 ４ｃｔ明の一実侑偵１１Ｚ書う１ゴんＴビバ７ブｎ説明
記１１ 図 ５０１−
、 第２図は従来方法によるはんだハンプの説明図、である
。 図中において、 ｌはセラミック基板、 ４はバンプ形成用導体パターン、 ７ははんだフラックス、 ９ははんだボール、 １０ははんだバンプ、 を示す。 ４ｃｔ明の一実侑偵１１Ｚ書う１ゴんＴビバ７ブｎ説明
記１１ 図 ５０１−
Claims (1)
- 基板（１）上のはんだバンプ形成部に形成した導体パ
ターン（４）にはんだフラックス（７）を塗布し、その
上にはんだボール（９）を搭載し、それらを減圧された
槽内で該はんだボール（９）の溶融温度に加熱すること
を特徴としたはんだバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147443A JPH0311792A (ja) | 1989-06-09 | 1989-06-09 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147443A JPH0311792A (ja) | 1989-06-09 | 1989-06-09 | はんだバンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0311792A true JPH0311792A (ja) | 1991-01-21 |
Family
ID=15430458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1147443A Pending JPH0311792A (ja) | 1989-06-09 | 1989-06-09 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311792A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291778B1 (en) | 1995-06-06 | 2001-09-18 | Ibiden, Co., Ltd. | Printed circuit boards |
| US6525275B1 (en) | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
| US6831234B1 (en) | 1996-06-19 | 2004-12-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| JP2016139648A (ja) * | 2015-01-26 | 2016-08-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1989
- 1989-06-09 JP JP1147443A patent/JPH0311792A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291778B1 (en) | 1995-06-06 | 2001-09-18 | Ibiden, Co., Ltd. | Printed circuit boards |
| US6303880B1 (en) | 1995-06-06 | 2001-10-16 | Ibiden Co., Ltd. | Printed circuit boards |
| US6831234B1 (en) | 1996-06-19 | 2004-12-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US6525275B1 (en) | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
| JP2016139648A (ja) * | 2015-01-26 | 2016-08-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6132543A (en) | Method of manufacturing a packaging substrate | |
| US6710261B2 (en) | Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board | |
| US4430690A (en) | Low inductance MLC capacitor with metal impregnation and solder bar contact | |
| US6251766B1 (en) | Method for improving attachment reliability of semiconductor chips and modules | |
| US5534127A (en) | Method of forming solder bumps on electrodes of electronic component | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| JPH0878833A (ja) | プリント回路板およびはんだ被覆物の形成方法 | |
| US4493856A (en) | Selective coating of metallurgical features of a dielectric substrate with diverse metals | |
| US5787578A (en) | Method of selectively depositing a metallic layer on a ceramic substrate | |
| US5400953A (en) | Method of printing a bonding agent | |
| US6485843B1 (en) | Apparatus and method for mounting BGA devices | |
| TWI330876B (en) | Method for forming multi-layer bumps on a substrate | |
| JPS6332266B2 (ja) | ||
| JPH02284426A (ja) | 半導体装置の製造方法 | |
| JP3240687B2 (ja) | 電子部品の実装方法 | |
| JP2002232090A (ja) | セラミック回路基板 | |
| JPH02207591A (ja) | 回路基板の製造方法 | |
| JPH03101191A (ja) | ビア充填方法 | |
| JP3677398B2 (ja) | セラミック回路基板および電子装置 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JPH11111766A (ja) | 配線基板およびその製造方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JP2698517B2 (ja) | バンプ付基板 | |
| JP3466452B2 (ja) | 配線基板の製造方法 | |
| JP3709085B2 (ja) | セラミック回路基板 |