JPH0682306B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0682306B2 JPH0682306B2 JP13672389A JP13672389A JPH0682306B2 JP H0682306 B2 JPH0682306 B2 JP H0682306B2 JP 13672389 A JP13672389 A JP 13672389A JP 13672389 A JP13672389 A JP 13672389A JP H0682306 B2 JPH0682306 B2 JP H0682306B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- voltage
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源回路に係わり、特にスイッチングレギュ
レータの制御用電源に関する。
レータの制御用電源に関する。
第３図は、この種の電源回路を一般的に示したブロック
図である。図示しない入力電源からの入力電圧Viは制御
電源部12とスイッチングレギュレータ13の双方の入力端
子に供給され、共用されている。制御電源部12は、入力
電圧Viを制御して制御出力電圧Voとして制御部15に供給
する。これにより制御部15は、スイッチングレギュレー
タ13を動作させ、スイッチングレギュレータ13は一定電
圧Eiを出力する。
図である。図示しない入力電源からの入力電圧Viは制御
電源部12とスイッチングレギュレータ13の双方の入力端
子に供給され、共用されている。制御電源部12は、入力
電圧Viを制御して制御出力電圧Voとして制御部15に供給
する。これにより制御部15は、スイッチングレギュレー
タ13を動作させ、スイッチングレギュレータ13は一定電
圧Eiを出力する。
しかしながら、このように入力電圧Viがスイッチングレ
ギュレータ13と制御電源部12とに共用されていると、入
力電圧Viを投入したとき制御電源部12は、入力電圧Viが
低い時点からその制御出力電圧Voを出力する。その結
果、スイッチングレギュレータ13が作動され、入力電源
から大きな入力電流がこれに流入するようになる。この
ため、入力側のヒューズやサーキットブレーカが断路す
るという問題があった。
ギュレータ13と制御電源部12とに共用されていると、入
力電圧Viを投入したとき制御電源部12は、入力電圧Viが
低い時点からその制御出力電圧Voを出力する。その結
果、スイッチングレギュレータ13が作動され、入力電源
から大きな入力電流がこれに流入するようになる。この
ため、入力側のヒューズやサーキットブレーカが断路す
るという問題があった。
第４図は、このような問題点を解決するための従来の電
源回路の制御電源回路を示したもので、第３図の制御電
源部12に対応している。
源回路の制御電源回路を示したもので、第３図の制御電
源部12に対応している。
第５図は、第４図の制御電源回路の入出力電圧特性を示
す図である。第４図において、図示しない入力電源から
の入力電圧Viは、抵抗19とツェナーダイオード21に印加
される。入力電圧Viがこのツェナーダイオード21の基準
電圧VZとトランジスタ23のベース・エミッタ間電圧VBE
との和VZ＋VBEになるまでは、PNP型トランジスタ23は導
通せず、したがって出力電圧Voは０である。入力電圧Vi
がVZ＋VBEになると、トランジスタ23のベースにはツェ
ナーダイオード21と抵抗20を通してベース電流が流れ
る。この結果、トランジスタ23は導通し、第５図に示し
たように、このトランジスタ23から出力電圧Voが与えら
れる。
す図である。第４図において、図示しない入力電源から
の入力電圧Viは、抵抗19とツェナーダイオード21に印加
される。入力電圧Viがこのツェナーダイオード21の基準
電圧VZとトランジスタ23のベース・エミッタ間電圧VBE
との和VZ＋VBEになるまでは、PNP型トランジスタ23は導
通せず、したがって出力電圧Voは０である。入力電圧Vi
がVZ＋VBEになると、トランジスタ23のベースにはツェ
ナーダイオード21と抵抗20を通してベース電流が流れ
る。この結果、トランジスタ23は導通し、第５図に示し
たように、このトランジスタ23から出力電圧Voが与えら
れる。
なお、抵抗29はツェナーダイオード21の漏れ電流に対す
るバイパス抵抗である。この場合の出力電圧Voと入力電
圧Viの間には、トランジスタ23のコレクタ・エミッタ間
電圧をVCEとすると、Vo＝Vi−VCEの関係が成立する。す
なわち、入力電圧ViがVZ＋VBE以上になると、出力電圧V
oもこれと共に増加する。したがって、この第４図に示
す従来の電源回路では、第３図に示す制御部15内に使用
されるスイッチングレギュレータ用コントロールICの許
容印加電圧を越えないように、最大入力電圧を制限しな
ければならないという問題があった。
るバイパス抵抗である。この場合の出力電圧Voと入力電
圧Viの間には、トランジスタ23のコレクタ・エミッタ間
電圧をVCEとすると、Vo＝Vi−VCEの関係が成立する。す
なわち、入力電圧ViがVZ＋VBE以上になると、出力電圧V
oもこれと共に増加する。したがって、この第４図に示
す従来の電源回路では、第３図に示す制御部15内に使用
されるスイッチングレギュレータ用コントロールICの許
容印加電圧を越えないように、最大入力電圧を制限しな
ければならないという問題があった。
また、第４図に示した従来の制御電源回路は、リップル
などのため入力電圧が規定電圧の前後で上下すると、第
３図に示した制御部15とスイッチングレギュレータ13が
作動と停止を繰り返して非常に不安定になるという問題
もあった。前者の問題点を解決するため、従来種々の方
式が検討されてきた。第６図はそのうち実用上有効と思
われる従来の制御電源回路を示したものである。第７図
は、この制御電源回路の入出力特性を示す図である。
などのため入力電圧が規定電圧の前後で上下すると、第
３図に示した制御部15とスイッチングレギュレータ13が
作動と停止を繰り返して非常に不安定になるという問題
もあった。前者の問題点を解決するため、従来種々の方
式が検討されてきた。第６図はそのうち実用上有効と思
われる従来の制御電源回路を示したものである。第７図
は、この制御電源回路の入出力特性を示す図である。
第６図において、図示しない入力電源からの入力電圧Vi
は抵抗36およびツェナーダイオード37に印加される。NP
N型トランジスタ38のエミッタからの出力電圧Voは、第
７図に示したように、入力電圧Viがツェナーダイオード
37で決まる基準電圧VZに達するまでは、直線的に増加
し、基準電圧VZに達した後は、トランジスタ38のベース
・エミッタ間電圧をVBEとすると、一定値VZ−VBEにな
る。この場合は、第４図とは異なり、出力電圧Voは、入
力電圧Viが増加すると一定値VZ−VBEに保たれるが、入
力電圧Viが小さい時点から出力電圧を与えるという欠点
がある。
は抵抗36およびツェナーダイオード37に印加される。NP
N型トランジスタ38のエミッタからの出力電圧Voは、第
７図に示したように、入力電圧Viがツェナーダイオード
37で決まる基準電圧VZに達するまでは、直線的に増加
し、基準電圧VZに達した後は、トランジスタ38のベース
・エミッタ間電圧をVBEとすると、一定値VZ−VBEにな
る。この場合は、第４図とは異なり、出力電圧Voは、入
力電圧Viが増加すると一定値VZ−VBEに保たれるが、入
力電圧Viが小さい時点から出力電圧を与えるという欠点
がある。
以上説明したように、従来の電源回路のうち、第４図に
示す第１のタイプのものは、入力電圧がツェナーダイオ
ードとトランジスタで決まるある値までは出力は０であ
るが、この値を越えると、入力電圧に比例して増加する
という欠点があった。さらにこの第１のタイプのもの
は、リップルのため入力電圧が規定電圧の前後で変動す
ると、第３図に示した制御部とスイッチングレギュレー
タが作動と停止を反復し、極めて不安定になるという問
題があった。第６図に示す第２のタイプのものは、第１
のものとは逆に、入力電圧がツェナーダイオードで決ま
るある値以上では一定値となるが、入力電圧が小さい段
階から出力が生じてしまうという欠点があった。
示す第１のタイプのものは、入力電圧がツェナーダイオ
ードとトランジスタで決まるある値までは出力は０であ
るが、この値を越えると、入力電圧に比例して増加する
という欠点があった。さらにこの第１のタイプのもの
は、リップルのため入力電圧が規定電圧の前後で変動す
ると、第３図に示した制御部とスイッチングレギュレー
タが作動と停止を反復し、極めて不安定になるという問
題があった。第６図に示す第２のタイプのものは、第１
のものとは逆に、入力電圧がツェナーダイオードで決ま
るある値以上では一定値となるが、入力電圧が小さい段
階から出力が生じてしまうという欠点があった。
本発明の目的は、入力電圧がある規定値に達するまでは
出力電圧が０で、この規定電圧以上では一定の安定化出
力電圧を与えることができ、しかもリップルの影響を受
けない電源回路を提供することにある。
出力電圧が０で、この規定電圧以上では一定の安定化出
力電圧を与えることができ、しかもリップルの影響を受
けない電源回路を提供することにある。
本発明は、スイッチングレギュレータと、このスイッチ
ングレギュレータを制御する制御部と、前記スイッチン
グレギュレータに対する入力電源から前記制御部に制御
用電源電圧を供給する制御電源部とを備えた電源回路に
おいて、 この制御電源部は、コレクタが前記入力電源の正端子に
接続され、かつ第１抵抗を介してベースに接続されて前
記制御部に対する出力電圧を制御するNPN型の第１トラ
ンジスタと， この第１トランジスタのベースにカソード端子が接続さ
れ、かつアノード端子が第２抵抗を介して前記入力電源
の負端子に接続されて一定の第１基準電圧を与える第１
ツェナーダイオードと， この第１ツェナーダイオードの前記アノード端子にベー
スが接続され、かつエミッタが前記入力電源の負端子に
接続されて前記第１ツェナーダイオードの第１基準電圧
により定まる第１規定電圧まで非導通で前記出力電圧を
与えないように動作するNPN型の第２トランジスタと， この第２トランジスタのベースにアノードが接続されて
一定の第２基準電圧を与える第２ツェナーダイオード
と， この第２ツェナーダイオードのカソードに第３抵抗を介
してコレクタが接続され、エミッタが前記第１トランジ
スタのエミッタおよび第４抵抗を介して自身のベースに
接続され、更にこのベースが第５抵抗を介して前記第２
トランジスタのコレクタに接続されたPNP型の第３トラ
ンジスタとを含み、 前記第３トランジスタのコレクタと前記入力電源の負端
子との間で前記出力電圧を発生することを特徴とする。
ングレギュレータを制御する制御部と、前記スイッチン
グレギュレータに対する入力電源から前記制御部に制御
用電源電圧を供給する制御電源部とを備えた電源回路に
おいて、 この制御電源部は、コレクタが前記入力電源の正端子に
接続され、かつ第１抵抗を介してベースに接続されて前
記制御部に対する出力電圧を制御するNPN型の第１トラ
ンジスタと， この第１トランジスタのベースにカソード端子が接続さ
れ、かつアノード端子が第２抵抗を介して前記入力電源
の負端子に接続されて一定の第１基準電圧を与える第１
ツェナーダイオードと， この第１ツェナーダイオードの前記アノード端子にベー
スが接続され、かつエミッタが前記入力電源の負端子に
接続されて前記第１ツェナーダイオードの第１基準電圧
により定まる第１規定電圧まで非導通で前記出力電圧を
与えないように動作するNPN型の第２トランジスタと， この第２トランジスタのベースにアノードが接続されて
一定の第２基準電圧を与える第２ツェナーダイオード
と， この第２ツェナーダイオードのカソードに第３抵抗を介
してコレクタが接続され、エミッタが前記第１トランジ
スタのエミッタおよび第４抵抗を介して自身のベースに
接続され、更にこのベースが第５抵抗を介して前記第２
トランジスタのコレクタに接続されたPNP型の第３トラ
ンジスタとを含み、 前記第３トランジスタのコレクタと前記入力電源の負端
子との間で前記出力電圧を発生することを特徴とする。
以下、実施例につき、本発明を詳細に説明する。
本実施例の電源回路も、第３図に示したように制御電源
部12とスイッチングレギュレータ13および制御部15から
構成される。
部12とスイッチングレギュレータ13および制御部15から
構成される。
第１図は、本実施例の電源回路の制御電源部12を示す回
路図、第２図はその場合の入出力電圧特性を示す図であ
る。
路図、第２図はその場合の入出力電圧特性を示す図であ
る。
第１図において、NPN型第１トランジスタ41のコレクタ
は、スイッチングレギュレータ13（第３図）に対する入
力電源の正端子に接続され、また第１抵抗43を介して自
身のベースに接続される。このNPN型第１トランジスタ4
1のベースには、第１ツェナーダイオード44のカソード
端子が接続される。この第１ツェナーダイオード44のア
ノード端子は、第２抵抗45を介して入力電源42の負端子
に接続される。さらにこの第１ツェナーダイオード44の
アノード端子は、NPN型第２トランジスタ46のベースに
接続される。この第２トランジスタ46のエミッタは、入
力電源42の負端子に接続される。またこの第２トランジ
スタ46のベースは、第２ツェナーダイオード47のアノー
ド端子に接続される。この第２ツェナーダイオード47の
カソード端子は、第３抵抗52を介してPNP型第３トラン
ジスタ49のコレクタに接続される。この第３トランジス
タ49のエミッタは、第１トランジスタ41のエミッタに直
結され、またこのエミッタとベースが第４抵抗51を通し
て接続される。第３トランジスタ49のコレクタと入力電
源42の負端子の間から出力電圧Voが取り出される。さら
に第３トランジスタ49のベースは、第５抵抗48を通して
NPN型第２トランジスタ46のコレクタに接続される。
は、スイッチングレギュレータ13（第３図）に対する入
力電源の正端子に接続され、また第１抵抗43を介して自
身のベースに接続される。このNPN型第１トランジスタ4
1のベースには、第１ツェナーダイオード44のカソード
端子が接続される。この第１ツェナーダイオード44のア
ノード端子は、第２抵抗45を介して入力電源42の負端子
に接続される。さらにこの第１ツェナーダイオード44の
アノード端子は、NPN型第２トランジスタ46のベースに
接続される。この第２トランジスタ46のエミッタは、入
力電源42の負端子に接続される。またこの第２トランジ
スタ46のベースは、第２ツェナーダイオード47のアノー
ド端子に接続される。この第２ツェナーダイオード47の
カソード端子は、第３抵抗52を介してPNP型第３トラン
ジスタ49のコレクタに接続される。この第３トランジス
タ49のエミッタは、第１トランジスタ41のエミッタに直
結され、またこのエミッタとベースが第４抵抗51を通し
て接続される。第３トランジスタ49のコレクタと入力電
源42の負端子の間から出力電圧Voが取り出される。さら
に第３トランジスタ49のベースは、第５抵抗48を通して
NPN型第２トランジスタ46のコレクタに接続される。
次に、第１図および第２図を参照して本実施例の動作に
ついて説明する。NPN型第１トランジスタ41には、第１
抵抗43、第１ツェナーダイオード44およびバイパス用第
２抵抗45を通して入力電源42から入力電圧Viが印加され
る。この場合、第１ツェナーダイオード44のツェナー電
圧をVZi,NPN型第２トランジスタ46のベース・エミッタ
間電圧をVBE2とすると、入力電圧Viが第１規定電圧V1＝
VZ1＋VBE2になるまでは、NPN型第２トランジスタ46のベ
ースには電流が流れない。従って、このNPN型第２トラ
ンジスタ46は非道通である。このためPNP型第３トラン
ジスタ49も非道通で出力電圧Voは０である。入力電圧Vi
がこの第１規定電圧V1より大きくなると、第１抵抗43お
よび第１ツェナーダイオード44を通してNPN型第２トラ
ンジスタ46のベースに電流が流れる。これにより、NPN
型第２トランジスタ46は導通する。これに伴って、PNP
型第３トランジスタ49のベース電流が第５抵抗48を通し
て流れ、このNPN型第３トランジスタ49も導通する。こ
のとき、NPN型第１トランジスタ41のエミッタ電位は、
一定値にクランプされる。すなわち、NPN型第１トラン
ジスタ41のベース・エミッタ間電圧をVBE1とすると、V
Z1＋VBE2−VBE1にクランプされる。このため、出力電圧
Voも、PNP型第３トランジスタ49のコレクタ・エミッタ
間電圧をVCE3とすると、第２規定電圧V2＝VZ1＋VBE2−V
BE1−VCE3にクランプされ、一定電圧が得られる。
ついて説明する。NPN型第１トランジスタ41には、第１
抵抗43、第１ツェナーダイオード44およびバイパス用第
２抵抗45を通して入力電源42から入力電圧Viが印加され
る。この場合、第１ツェナーダイオード44のツェナー電
圧をVZi,NPN型第２トランジスタ46のベース・エミッタ
間電圧をVBE2とすると、入力電圧Viが第１規定電圧V1＝
VZ1＋VBE2になるまでは、NPN型第２トランジスタ46のベ
ースには電流が流れない。従って、このNPN型第２トラ
ンジスタ46は非道通である。このためPNP型第３トラン
ジスタ49も非道通で出力電圧Voは０である。入力電圧Vi
がこの第１規定電圧V1より大きくなると、第１抵抗43お
よび第１ツェナーダイオード44を通してNPN型第２トラ
ンジスタ46のベースに電流が流れる。これにより、NPN
型第２トランジスタ46は導通する。これに伴って、PNP
型第３トランジスタ49のベース電流が第５抵抗48を通し
て流れ、このNPN型第３トランジスタ49も導通する。こ
のとき、NPN型第１トランジスタ41のエミッタ電位は、
一定値にクランプされる。すなわち、NPN型第１トラン
ジスタ41のベース・エミッタ間電圧をVBE1とすると、V
Z1＋VBE2−VBE1にクランプされる。このため、出力電圧
Voも、PNP型第３トランジスタ49のコレクタ・エミッタ
間電圧をVCE3とすると、第２規定電圧V2＝VZ1＋VBE2−V
BE1−VCE3にクランプされ、一定電圧が得られる。
次に、入力電源切断時に入力電圧Viが第１規定電圧V1よ
りも小さくなると、NPN型第２トランジスタ46のベース
電流は、入力電圧Viからは供給されなくなる。しかしな
がら、出力電圧Voから第３抵抗52,第２ツェナーダイオ
ード47を通してこのNPN型第２トランジスタ46のベース
に電流が供給されるので、このNPN型第２トランジスタ4
6は導通を維持する。ここで、第２ツェナーダイオード4
7のツェナー電圧をVZ2,NPN型第２トランジスタ46のベー
ス・エミッタ間電圧をVBE2,PNP型第３トランジスタ49の
コレクタ・エミッタ間電圧をVCE3,NPN型第１トランジス
タ41のコレクタ・エミッタ間電圧をVCE1とし、V3＝VZ2
＋VBE2−VBE1として、このV3を第３規定電圧とする。こ
の場合、第１および第２ツェナーダイオード44,47のツ
ェナー電圧VZ1，VZ2は、第１規定電圧V1＞第３規定電圧
V3となるように選んである。従って、入力電圧ViがV3に
なるまでは、PNP型第３トランジスタ49のベース電流は
第５抵抗48およびNPN型第２トランジスタ46を流れる。
この結果、出力電圧Voは入力電圧Viの降下に伴い若干低
下するが、依然として第２図に示したように、スイッチ
ングレギュレータのコントロールICの許容動作電圧55内
にあるようにすることができる。入力電圧Viがさらに下
がって、第３規定電圧V3以下になるとPNP型第３トラン
ジスタ49にはベース電流が流れなくなり、このトランジ
スタ49は非道通になる。従って、出力電圧Voは０にな
り、第３図に示した制御部15およびスイッチングレギュ
レータ13が動作を停止し、入力電源の供給が停止する。
りも小さくなると、NPN型第２トランジスタ46のベース
電流は、入力電圧Viからは供給されなくなる。しかしな
がら、出力電圧Voから第３抵抗52,第２ツェナーダイオ
ード47を通してこのNPN型第２トランジスタ46のベース
に電流が供給されるので、このNPN型第２トランジスタ4
6は導通を維持する。ここで、第２ツェナーダイオード4
7のツェナー電圧をVZ2,NPN型第２トランジスタ46のベー
ス・エミッタ間電圧をVBE2,PNP型第３トランジスタ49の
コレクタ・エミッタ間電圧をVCE3,NPN型第１トランジス
タ41のコレクタ・エミッタ間電圧をVCE1とし、V3＝VZ2
＋VBE2−VBE1として、このV3を第３規定電圧とする。こ
の場合、第１および第２ツェナーダイオード44,47のツ
ェナー電圧VZ1，VZ2は、第１規定電圧V1＞第３規定電圧
V3となるように選んである。従って、入力電圧ViがV3に
なるまでは、PNP型第３トランジスタ49のベース電流は
第５抵抗48およびNPN型第２トランジスタ46を流れる。
この結果、出力電圧Voは入力電圧Viの降下に伴い若干低
下するが、依然として第２図に示したように、スイッチ
ングレギュレータのコントロールICの許容動作電圧55内
にあるようにすることができる。入力電圧Viがさらに下
がって、第３規定電圧V3以下になるとPNP型第３トラン
ジスタ49にはベース電流が流れなくなり、このトランジ
スタ49は非道通になる。従って、出力電圧Voは０にな
り、第３図に示した制御部15およびスイッチングレギュ
レータ13が動作を停止し、入力電源の供給が停止する。
以上説明したように本発明は、制御電源部が入力電源投
入時に入力電圧が規定された値に達するまでは、制御部
に対する制御出力電圧を発生せず、またこの規定値以上
になったときは、一定の安定化制御出力電圧を与えるこ
とにより、入力電源電圧が低いときにヒューズやサーキ
ットブレーカなどを断路させないようにできると共に、
スイッチングレギュレータ用制御ICに対する印加電圧を
許容値以内の一定値にすることができる効果がある。さ
らに、入力電源切断時に上記規定電圧を下まわっても出
力電圧を一定に保持するように入出力電圧特性にヒステ
リシスをもたせることにより、入力電圧が上記規定電圧
近傍でリップルなどに起因して変動しても、スイッチン
グレギュレータが作動・停止を繰り返すことのない安定
した動作を保証できる効果がある。
入時に入力電圧が規定された値に達するまでは、制御部
に対する制御出力電圧を発生せず、またこの規定値以上
になったときは、一定の安定化制御出力電圧を与えるこ
とにより、入力電源電圧が低いときにヒューズやサーキ
ットブレーカなどを断路させないようにできると共に、
スイッチングレギュレータ用制御ICに対する印加電圧を
許容値以内の一定値にすることができる効果がある。さ
らに、入力電源切断時に上記規定電圧を下まわっても出
力電圧を一定に保持するように入出力電圧特性にヒステ
リシスをもたせることにより、入力電圧が上記規定電圧
近傍でリップルなどに起因して変動しても、スイッチン
グレギュレータが作動・停止を繰り返すことのない安定
した動作を保証できる効果がある。
第１図は、本発明による電源回路の制御電源部の一実施
例を示す回路図、第２図は、第１図の実施例における入
出力電圧特性を示す図、第３図は、本発明に係わる電源
回路の一般構成を示すブロック図、第４図は、従来の電
源回路の制御電源部を示す回路図、第５図は、第４図の
入出力電圧特性を示す図、第６図は、他の従来の電源回
路の制御電源部を示すブロック図、第７図は、第６図の
入出力電圧特性を示す図である。 12…制御電源部、13…スイッチングレギュレータ、15…
制御部、41…NPN型第１トランジスタ、43…第１抵抗、4
4…第１ツェナーダイオード、45…パイパス用第２抵
抗、46…NPN型第２トランジスタ、47…第２ツェナーダ
イオード、48…第５抵抗、49…PNP型第３トランジス
タ、51…バイパス用第４抵抗、52…第３抵抗。
例を示す回路図、第２図は、第１図の実施例における入
出力電圧特性を示す図、第３図は、本発明に係わる電源
回路の一般構成を示すブロック図、第４図は、従来の電
源回路の制御電源部を示す回路図、第５図は、第４図の
入出力電圧特性を示す図、第６図は、他の従来の電源回
路の制御電源部を示すブロック図、第７図は、第６図の
入出力電圧特性を示す図である。 12…制御電源部、13…スイッチングレギュレータ、15…
制御部、41…NPN型第１トランジスタ、43…第１抵抗、4
4…第１ツェナーダイオード、45…パイパス用第２抵
抗、46…NPN型第２トランジスタ、47…第２ツェナーダ
イオード、48…第５抵抗、49…PNP型第３トランジス
タ、51…バイパス用第４抵抗、52…第３抵抗。
Claims (1)
- 【請求項１】スイッチングレギュレータと、このスイッ
チングレギュレータを制御する制御部と、前記スイッチ
ングレギュレータに対する入力電源から前記制御部に制
御用電源電圧を供給する制御電源部とを備えた電源回路
において、 この制御電源部は、コレクタが前記入力電源の正端子に
接続され、かつ第１抵抗を介してベースに接続されて前
記制御部に対する出力電圧を制御するNPN型の第１トラ
ンジスタと， この第１トランジスタのベースにカソード端子が接続さ
れ、かつアノード端子が第２抵抗を介して前記入力電源
の負端子に接続されて一定の第１基準電圧を与える第１
ツェナーダイオードと， この第１ツェナーダイオードの前記アノード端子にベー
スが接続され、かつエミッタが前記入力電源の負端子に
接続されて前記第１ツェナーダイオードの第１基準電圧
により定まる第１規定電圧まで非導通で前記出力電圧を
与えないように動作するNPN型の第２トランジスタと， この第２トランジスタのベースにアノードが接続されて
一定の第２基準電圧を与える第２ツェナーダイオード
と， この第２ツェナーダイオードのカソードに第３抵抗を介
してコレクタが接続され、エミッタが前記第１トランジ
スタのエミッタおよび第４抵抗を介して自身のベースに
接続され、更にこのベースが第５抵抗を介して前記第２
トランジスタのコレクタに接続されたPNP型の第３トラ
ンジスタとを含み、 前記第３トランジスタのコレクタと前記入力電源の負端
子との間で前記出力電圧を発生することを特徴とする電
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13672389A JPH0682306B2 (ja) | 1989-05-29 | 1989-05-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13672389A JPH0682306B2 (ja) | 1989-05-29 | 1989-05-29 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031206A JPH031206A (ja) | 1991-01-07 |
| JPH0682306B2 true JPH0682306B2 (ja) | 1994-10-19 |
Family
ID=15181990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13672389A Expired - Lifetime JPH0682306B2 (ja) | 1989-05-29 | 1989-05-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682306B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7200823B2 (ja) * | 2019-05-15 | 2023-01-10 | 株式会社オートネットワーク技術研究所 | 電圧レギュレータ及び車載用のバックアップ電源 |
-
1989
- 1989-05-29 JP JP13672389A patent/JPH0682306B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031206A (ja) | 1991-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157176A (en) | Low power consumption linear voltage regulator having a fast response with respect to the load transients | |
| EP0320307A2 (en) | DC Supply having low and high constant voltages for powering an inverter controller | |
| EP1919066A2 (en) | Dual input prioritized LDO regulator | |
| US4220872A (en) | DC power supply circuit | |
| US5341085A (en) | Power supply circuit with standby arrangement | |
| US4063147A (en) | Stabilized power supply circuit | |
| GB966324A (en) | Improvements in or relating to arrangements for limiting the current supplied by a voltage source to a load and the voltage set up across the load | |
| JPH0546788B2 (ja) | ||
| EP0631375B1 (en) | Output stage alternatively employing a MOS device or a bipolar device depending on the supply voltage and regulator for an alternator | |
| JP2569660B2 (ja) | 電源回路 | |
| JP2569652B2 (ja) | 電源回路 | |
| JPH0235553B2 (ja) | ||
| JPH0682306B2 (ja) | 電源回路 | |
| US3898474A (en) | Power circuit | |
| JP2856482B2 (ja) | 電源回路 | |
| JPH0130424B2 (ja) | ||
| JP3301461B2 (ja) | 電源の電流制限回路 | |
| JPH01155411A (ja) | 電源回路 | |
| JPH067373Y2 (ja) | 電源回路 | |
| GB2137443A (en) | Switching regulator circuit | |
| JPS60225918A (ja) | 直流安定化電源 | |
| JPH0717240Y2 (ja) | バッテリーのバックアップ回路 | |
| JP2558621B2 (ja) | 電源回路 | |
| JPH0756632Y2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| JPS59121418A (ja) | Ｉｃメモリ用バツクアツプ電源回路 |