JPH03120847A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
内の埋込拡散層上におけるパターンの位置合せ領域の形
成方法に関する。

〔従来の技術〕

一般にバイポーラトランジスタを素子とする半導体装置
は、半導体基板に成長させたエピタキシャル層を絶縁分
離した島状の領域内に素子を形成しているが、シリーズ
抵抗を低減する目的や絶縁分離の熱処理時間を短縮させ
る目的でエピタキシャル層の下側に高不純！ｔｌ！Ｉ濃
度の埋込拡散層を形成している。以下第３図（ａ）〜（
ｆ）を用い従来の埋込拡散層の形成方法を説明する。

まず第３図（ａ）のように、Ｐ型シリコン基板３１の表
面に熱酸化膜３２を形成し、これを選択エツチングして
素子領域５０及びパターンの位置合せ領域６０に窓３３
を開口する。

次に、同図（ｂ＞のように、砒素（Ａｓ）やアンチモン
（ｓｂ）を高濃度に含むシリカフィルム膜３４を形成し
、その後酸化性雰囲気で熱処理を行うことによりシリカ
フィルム膜３４中の不純物をシリコン基板３１に拡散さ
せ同図（ｃ）に示す埋込拡散層３５を形成する。この時
埋込拡散層３５は、シリコン基板３１との間に酸化速度
の差から段差３５ａを生ずる。

その後、シリコン酸化膜３２及びシリカフィルムＲ３４
を除去した上で、同図（ｄ）のように、シリコン基板３
１上にＮ型のエピタキシャル層３６を成長させる。この
時段差３５ａはエピタキシャル層３６表面では段差３５
ｂとなる。そして位置合せ領域６０におけるこの段差３
５ｂを基準として絶縁分離領域のパターンを位置合せし
、同図（ｅ）のように絶縁分離領域３７を形成する。

これにより埋込拡散層３５上に絶縁分離された島状のエ
ピタキシャル層領域を画成する。。

しかる上で、同図（ｆ）のように、素子形成領域６０に
おけるエピタキシャル層領域３６に絶縁分離領域３７を
基準としてＰ型ベース拡散領域３８、Ｎ型コレクター領
域３つと順次パターンの位置合せをして形成し、更にベ
ース拡散領域３８内にＮ型エミッタ領域４０を形成する
。これによりバイポーラトランジスタを完成する。

なお位置合せ領域６０は、一般にウェハーに２ケ所以上
形成され、パターンの位置合せに利用される。

〔発明が解決しようとする課題〕

上述した従来の製造方法では、埋込拡散層３５上にエピ
タキシャル層を成長させると、段差３５ａは第３図（ｄ
）に示した様に段差形状がずれて段差２５ｂになること
がある。その結果絶縁分離領域３７と埋込拡散層３５と
の間に位置ずれが生じ、耐圧低下等半導体素子の特性を
劣化させる原因となるという欠点がある。

上述した従来の半導体製造方法に対し、本発明は埋込拡
散層上におけるパターンの位置合せ領域のみにエピタキ
シャル成長層を形成しないという相違点を有する。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板の素子形
成領域及び位置合せ領域に不純物を拡散して埋込拡散層
を形成したのち、前記埋込拡散層を含む全面にエピタキ
シャル層を形成する半導体装置の製造方法において、埋
込拡散層が形成された前記位置合せ領域上に窒化膜を形
成したのちエピタキシャル層を形成するものである。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）〜（ｈ）は本発明の一実施例を説明するた
めの製造工程順に示した半導体チップの断面図である。

先ず第１図（ａ）に示すように、従来の製造方法と同様
に、Ｐ型シリコン基板１の表面に熱酸化により熱酸化膜
２を形成し、これを泗択エツチングして素子領域５０及
びパターンの位置合せ領域６０に窓３を開口する。

次に同図（ｂ）のように、砒素（Ａｓ）やアンモチン（
Ｓｂ）を高濃度に含むシリカフィルム膜４を塗布して形
成し、次で同図（Ｃ）のように、熱処理を行うことによ
りシリカフィルム膜４中の不純物をシリコン基板１に拡
散させ埋込拡散層５を形成する。

その後同図（ｄ）のように、ＣＶＤ法により窒化膜１１
を、例えば１０００人の厚さに成長する０次に同図（ｅ
）に示すように、パターンの位置合せ領域６０のみに窒
化膜１１を残すようにパターニングし、それ以外の窒化
膜１１及び熱酸１ヒ膜２はすべて除去する。その上で常
法によって同図（ｆ）のように、全面にＮ型のエピタキ
シャル層６を成長させる。この時パターンの位置合せ領
域６０には窒化膜１１によりエピタキシャル層は成長し
に＜＜、薄いポリシリコン又はアモルファスシリコン６
ａが成長するが埋込拡散層形成時の位置合せ領域６０は
そのままの形状として残る。

次にこの位置合せ領域６０に次のマスク、例えば絶縁領
域形成用のマスクを合せる。この場合位置合せ領域６０
以外のパターンは、埋込拡散領域パターンと絶縁領域パ
ターンがエピタキシャル成長層によるずれのため見掛は
上ずれていることもある。しかし位置合せ領域６０はエ
ピタキシャルＫａ６がほとんどなく直接位置合せを可能
にしている為、精度の良い本来の絶縁分離領域７が同図
（ｇ）に示したように形成出来る。この工程により埋込
拡散層５上の素子領域５０に絶縁分離された島状のエピ
タキシャル層領域が形成される。

次に同図（ｈ）のように、エピタキシャル層６に絶縁分
離領域７を基準としてＰ型ベース拡散領域８、Ｎ型コレ
クター領域９を形成し、更にベース拡散領域８内にＮ型
エミッタ領域１０を形成する６以上の工程によりパター
ンずれのないバイポーラトランジスタが完成する。

第２図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための半導体チップの断面図である。

この第２の実施例では第１図（ａ）〜（ｃ）までは第１
の実施例と同一である。

次に第２図（ａ＞に示すように、熱酸化膜２を除去した
のちＣＶＤ法により窒化膜１１を、例えば１０００人の
厚さに成長する。

次に同図（ｂ）のように、パターンの位置合せ領域６０
のみに窒化膜１１を残す。以下第１図（ｆ）〜（ｈ）と
同様に操作しバイポーラトランジスタを完成させる。

この第２の実施例では、熱酸化膜２を介していないため
さらに高精度のパターン位置合せが可能となる利点があ
る。

〔発明の効果〕

以上説明したように本発明は、埋込拡散領域形成時、パ
ターンの位置合せ領域上のみに窒化膜を残すことにより
、位置合せ領域がエピタキシャル層によりゆがめられる
ことがないため、マスクの位置合せが容易となると共に
、位置合せ精度も向上する。従って絶縁分離領域と埋込
拡散層間の位置ずれがなくなるため、特性劣化のない半
導体装置が得られるという効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｈ）及び第２図（ａ）、（ｂ）は本発
明の第１及び第２の実施例を説明するための半導体チッ
プの断面図、第３図（ａ）〜（ｆ）は従来例を説明する
ための半導体チップの断面図である。 １．３１・・・Ｐ型シリコン基板、２，３２・・・熱酸
化膜、３，３３・・・窓、４，３４・・・シリカフィル
ム膜、５．３５−・・埋込拡散層、５ａ、５ｂ、３５ａ
、３５ｂ・・・段差、６，３６・・・エピタキシャル層
、６ａ・・・ポリシリコン又はアモルファスシリコン、
７，３７・・・絶縁分離領域、８，３８・・・ベース領
域、９，３９・・・コレクタ領域、１０．４０・・・エ
ミッタ領域、１１・・・窒化膜、５０・・・素子領域、
６０・・・位置合せ領域。

Claims (1)

【特許請求の範囲】
1. 半導体基板の素子形成領域及び位置合せ領域に不純物を
   拡散して埋込拡散層を形成したのち、前記埋込拡散層を
   含む全面にエピタキシャル層を形成する半導体装置の製
   造方法において、埋込拡散層が形成された前記位置合せ
   領域上に窒化膜を形成したのちエピタキシャル層を形成
   することを特徴とする半導体装置の製造方法。