JPS6245174A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の産業上の利用分野〕 本発明は、トランジスタのチップサイズの微細化に係る
半導体装置の製造方法に関するものである。

〔発明が解決しようとする問題点〕

第２図（ａ）乃至（ｃ）は、従来のＮＰＮ　ｌ−ランジ
スタの製造工程の概要を説明する為の断面図である。第
２図（ａ）は、ベース領域が形成された断面図であって
、１はＰ型の半導体基板、２はＮ°型の埋込層、３はＮ
型のエピタキシャル層、５は二酸化シリコン被膜、６は
Ｐ型のベース拡散領域である。第２図（ｂ）は、半導体
基体表面ににホトレジストを塗布し、エミッタ領域とコ
レクタ領域の電極接続部に当たる拡散領域上部の二酸化
シリコン被膜をエツチングによって除去すべくレジスト
膜に開口部が形成され、その開口部に露呈する二酸化シ
リコン被膜が除去され、拡散窓２０が形成される。次い
で拡散窓２０を介しＮ°型のエミッタ領域２１が形成さ
れる。拡散窓２０の半導体基体主表面には、薄い二酸化
シリコン被膜が形成される。同時にコレクタ領域の電極
との接触部のＮ゛型の拡散領域２２が形成・される。続
いて、第２図（Ｃ）の工程で、エミッタ、ベース、コレ
クタの夫々の電極２３，２４．２５が形成される。

第２図（ａ）乃至（Ｃ）に図示した従来の半導体装置の
製造方法によって、トランジスタのチップサイズを微細
化するには、ベースとコレクタの境界からベースとエミ
ッタとの境界までの間隔りの幅を１μｍ程の幅に設定す
る必要があり、そのマスク合わせを行う為のアライナ−
の機能の向上を図らなければならない問題点が生じる。

〔発明の目的〕

本発明は、上述の如き問題点を解消する為になされたも
ので、その主な目的は簡便な方法によってトランジスタ
を微細化することのできる半導体装置の製造方法を提供
するにある。

〔発明の実施例〕

本発明に係る半導体装置の製造方法について、第１図（
ａ）乃至（ｅ）に示した製造工程の概要に基づき説明す
る。

第１図（ａ）は、Ｐ型の半導体基ｖｉ１にＮ＋型のドー
パントを拡散して埋込Ｎ２を形成した後、Ｎ型のエピタ
キシャル層３を成長させ、その半導体基体にＰ型の拡散
領域４を形成して島領域を形成した半導体基体である。

その半導体基体主表面に二酸化シリコン被膜５が被着さ
れ、この二酸化シリコン被膜をマスクとしてベース領域
の一部のＰ型の拡散領域６を形成する工程である。第１
図（ｂ）は、半導体基体の主表面の拡散領域６に接する
位置に二酸化シリコン被膜をマスクとする拡散窓７が設
けられ、この拡散窓７を介しＰ型のドーパントを拡散し
てベース領域８が形成される工程を示している。そして
、ベースの横方向に十分拡散されるように熱処理がなさ
れる。この拡散工程と同時に拡散窓７の半導体基体主表
面に薄い二酸化シリコン被膜９が形成される。第１図（
ｃ）は、コレクク電極形成部に拡散窓１０を形成すると
共に、拡散窓７部分の半導体基体の主表面に形成された
二酸化シリコン被膜９をエツチングによって除去する工
程である。即ち、この工程では、拡散窓１０の形成を除
き、新たなレジスト膜をマスクとする開口部を形成する
こと無く、ベース拡散に用いたマスクをエミッタ拡散の
為の拡散窓としてエツチングにより形成する。第２図（
ｄ）は、エミッタ領域を形成した状態を示す。この工程
では、新たなマスクを形成すること無しに前工程で形成
された拡散窓７を用いて、Ｎ゛型のドーパントを拡散し
てエミッタ領域を形成する。又、同時にコレクタ領域の
電極形成部の拡散１２がなされる。その後、第１図（ｅ
）に示したように、エミッタ、ベース、コレクタの夫々
の電極１３乃至１５を形成してＮＰＮトランジスタが形
成される。

このように、エミッタ領域の拡散工程は、新たなエミッ
タ拡散のための拡散窓を形成すること無く、セルフアラ
イメント技法によってエミッタ拡散領域が形成されてい
る。即ち、ベース領域の横方向に十分拡散長をとった後
に、エツチングによる二酸化シリコン被膜を除去するこ
とによって、ベース領域の拡散マスクと同じ二酸化シリ
コン被膜を用いてエミッタ拡散領域を形成する。従って
、従来例に示したベース領域の幅りをアライナ−によっ
て高い精度でマスク合わせをする必要がなく、トランジ
スタのチップサイズが微細化できるものである。

尚、ベース及びエミッタ拡散は、トランジスタの特性に
応じてイオン・インプランテーション法、或いはデポジ
ション・ドライブイン法によって形成する。

以上の実施例の説明では、ＮＰＮ　トランジスタで説明
したが、熱論、ＰＮＰ　Ｉ−ランジスタであっても本発
明に示した概念を適用し得る。

〔発明の効果〕

本発明の半導体装置の製造方法によれば、極めて簡単な
製造工程によって、トランジスタのチップサイズを微細
化することのできる利点を奏するものでる。従って、集
積度の向上が可能であると共に、本発明による半導体装
置の製造方法によれば、高精度のアライナ−を必要どし
ない利点を奏するものである。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｅ）は、本発明に係る半導体
装置の製造方法を示す断面図である。 第２図（ａ）乃至第２図（ｃ）は、従来の半導体装置の
製造方法を示す断面図である。 ｌ二手導体基板 ２：Ｎ゛型埋込層 ３：Ｎ型エピタキシャル層 ４：分離拡散領域 ５：二酸化シリコン被膜 ６．８：ベース領域 ７．１０：拡散窓 １１：エミッタ領域

Claims (1)

【特許請求の範囲】
1. 分離拡散領域と埋込層が形成されて島状領域が形成され
   た半導体基体の主表面に二酸化シリコン被膜を被着し、
   該二酸化シリコン被膜に第１の拡散窓を設けて第１のベ
   ース領域を形成し、且つ該第１のベース領域に接する位
   置に第２の拡散窓を形成して、所定の拡散深さを有する
   第２のベース領域を形成すると共に、該第２のベース領
   域の形成時に該第２の拡散窓の半導体基体主表面に形成
   された二酸化シリコン被膜をエッチングによって除去し
   て、該第２の拡散窓を用いて拡散を行いエミッタ領域を
   形成する工程を含むことを特徴とする半導体装置の製造
   方法。