JPH03123059A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03123059A JPH03123059A JP26046489A JP26046489A JPH03123059A JP H03123059 A JPH03123059 A JP H03123059A JP 26046489 A JP26046489 A JP 26046489A JP 26046489 A JP26046489 A JP 26046489A JP H03123059 A JPH03123059 A JP H03123059A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- barrier film
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多層配線半導体装置の
コンタクト孔部の構造に関する。
コンタクト孔部の構造に関する。
従来、この種のコンタクト孔部の構造は、第２図のよう
になっており、下層配線１と上層配線２とが層間絶縁膜
４に設けられたコンタクト孔３部で接続される構造とな
っていた。
になっており、下層配線１と上層配線２とが層間絶縁膜
４に設けられたコンタクト孔３部で接続される構造とな
っていた。
上述した従来の構造のコンタクト孔部の横３％ｔでは、
コンタクト孔がフォトレジストの回合露光時、目ズレを
生じ下層配線１の端部からはみ出した場合、下地絶縁膜
にも第３図のように穴があき、上層配線２及び単結晶半
導体基板５とが電気的に接続され、正常な回路動作をし
ないようになる場合があった。
コンタクト孔がフォトレジストの回合露光時、目ズレを
生じ下層配線１の端部からはみ出した場合、下地絶縁膜
にも第３図のように穴があき、上層配線２及び単結晶半
導体基板５とが電気的に接続され、正常な回路動作をし
ないようになる場合があった。
特に、ファインパターン化が進行してきた現在、目ズレ
の許容範囲が非常に狭くなり、目合せ装置の目合せ精度
との対比から、このような不具合の発生する確率が高ま
ってきており、半導体装置の歩留低下２品質低下の重大
要因となってきたという欠点がある。
の許容範囲が非常に狭くなり、目合せ装置の目合せ精度
との対比から、このような不具合の発生する確率が高ま
ってきており、半導体装置の歩留低下２品質低下の重大
要因となってきたという欠点がある。
本発明は、単結晶半導体基板表面に絶縁物を介して設け
られた下層配線と、その上に所定のコンタク１〜孔を有
する絶縁膜を介して設けられた上層配線とを有する半導
体装置において、前記コンタクト孔部の下層配線直下の
絶縁物中に、コンタクトエッチのバリア膜を有するとい
うものである。
られた下層配線と、その上に所定のコンタク１〜孔を有
する絶縁膜を介して設けられた上層配線とを有する半導
体装置において、前記コンタクト孔部の下層配線直下の
絶縁物中に、コンタクトエッチのバリア膜を有するとい
うものである。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示すパターン配置図
、第１図（ｂ）は第１図（ａ）のＡ−Ａ線相当部で切断
した半導体チップの断面図である。
、第１図（ｂ）は第１図（ａ）のＡ−Ａ線相当部で切断
した半導体チップの断面図である。
単結晶半導体基板５上に層間絶縁膜４−１を介して、コ
ンタクトエッチのバリア膜６（アルミニウム膜や多結晶
シリコン膜でよい）を付し、再び層間絶縁膜４−２を介
して下層配線１を設ける。
ンタクトエッチのバリア膜６（アルミニウム膜や多結晶
シリコン膜でよい）を付し、再び層間絶縁膜４−２を介
して下層配線１を設ける。
しかるのちに、層間絶縁１１！４にコンタク１〜孔３を
設け、上層配線２を付した半導体装置を形成する。図中
、コンタクトエッチのバリア膜６は回路動作上、不具合
が生じないような形に他の回路構成要素から分Ｍ（フロ
ーティング）された形状にしておく。なお、バリア膜の
面積はコンタク１〜孔がずれたり大きくなったりしても
バリア膜からはみださない寸法としておく。図示のよう
に、コンタクト孔がずれてもバリア膜のところでエツチ
ングが阻止されるから、単結晶半導体基板と配線が短絡
することはない。
設け、上層配線２を付した半導体装置を形成する。図中
、コンタクトエッチのバリア膜６は回路動作上、不具合
が生じないような形に他の回路構成要素から分Ｍ（フロ
ーティング）された形状にしておく。なお、バリア膜の
面積はコンタク１〜孔がずれたり大きくなったりしても
バリア膜からはみださない寸法としておく。図示のよう
に、コンタクト孔がずれてもバリア膜のところでエツチ
ングが阻止されるから、単結晶半導体基板と配線が短絡
することはない。
以上説明したように本発明は、コンタクトエッチのバリ
ア膜を下層配線の下部に有する事により、コンタクト孔
を設けるリソグラフィー工程において目ズレが生じた場
合でも、異層次の配線間の短絡を防止できる。このよう
に目ズレに対するマージンを拡大できる結果、半導体装
置の歩留及び品質を改善できる効果がある。
ア膜を下層配線の下部に有する事により、コンタクト孔
を設けるリソグラフィー工程において目ズレが生じた場
合でも、異層次の配線間の短絡を防止できる。このよう
に目ズレに対するマージンを拡大できる結果、半導体装
置の歩留及び品質を改善できる効果がある。
第１図（ａ）は本発明の一実施例を示すパターン配置図
、第１図（Ｌ） ）は第１図（ａ ）のＡ−Ａ線相当部
で切断した半導体チップの断面図、第２図（ａ）は従来
技術の半導体装置を示すパターン配置図、第２図（１つ
）は第２図（ａ）のＡ−Ａ線相当部で切断した半導体チ
ップの断面図、第３図（ａ）はコンタクト開孔が許容範
囲をこえて目ズレを起こし、単結晶半導体基板表面まで
孔があいた従来技術の半導体装置のパターン配置図、第
３図（ｂ）は第３図（ａ）のＡ−Ａ線相当部で切断した
半導体チップの断面図である。 １・・・下層配線（多結晶半導体膜もしくは、金属膜）
、２・・・上層配線（多結晶半導体膜もしくは金属Ｍ）
、３・・コンタクト孔、４．４−１．４−２・・・層間
絶縁膜、５・・・単結晶半導体基板、６・・・コンタク
トエッチのバリア膜。
、第１図（Ｌ） ）は第１図（ａ ）のＡ−Ａ線相当部
で切断した半導体チップの断面図、第２図（ａ）は従来
技術の半導体装置を示すパターン配置図、第２図（１つ
）は第２図（ａ）のＡ−Ａ線相当部で切断した半導体チ
ップの断面図、第３図（ａ）はコンタクト開孔が許容範
囲をこえて目ズレを起こし、単結晶半導体基板表面まで
孔があいた従来技術の半導体装置のパターン配置図、第
３図（ｂ）は第３図（ａ）のＡ−Ａ線相当部で切断した
半導体チップの断面図である。 １・・・下層配線（多結晶半導体膜もしくは、金属膜）
、２・・・上層配線（多結晶半導体膜もしくは金属Ｍ）
、３・・コンタクト孔、４．４−１．４−２・・・層間
絶縁膜、５・・・単結晶半導体基板、６・・・コンタク
トエッチのバリア膜。
Claims (1)
- 単結晶半導体基板表面に絶縁物を介して設けられた下層
配線と、その上に所定のコンタクト孔を有する絶縁膜を
介して設けられた上層配線とを有する半導体装置におい
て、前記コンタクト孔部の下層配線直下の絶縁物中に、
コンタクトエッチのバリア膜を有する事を特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26046489A JPH03123059A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26046489A JPH03123059A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03123059A true JPH03123059A (ja) | 1991-05-24 |
Family
ID=17348313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26046489A Pending JPH03123059A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03123059A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053570A (ja) * | 2006-08-28 | 2008-03-06 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2008198723A (ja) * | 2007-02-09 | 2008-08-28 | Toshiba Corp | Ｎａｎｄ型不揮発性半導体記憶装置 |
-
1989
- 1989-10-04 JP JP26046489A patent/JPH03123059A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053570A (ja) * | 2006-08-28 | 2008-03-06 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2008198723A (ja) * | 2007-02-09 | 2008-08-28 | Toshiba Corp | Ｎａｎｄ型不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198385A (en) | Photolithographic formation of die-to-package airbridge in a semiconductor device | |
| JPH03123059A (ja) | 半導体装置 | |
| KR930014785A (ko) | 다층금속 배선구조의 콘택제조방법 | |
| KR930007752B1 (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
| JP3634596B2 (ja) | 半導体装置 | |
| JPH01313959A (ja) | 半導体装置 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| JPS59182541A (ja) | 半導体装置の製造方法 | |
| JP3214015B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH01295443A (ja) | 微細パターン形成方法 | |
| KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| KR100399934B1 (ko) | 반도체장치의콘택형성방법 | |
| KR100251227B1 (ko) | 웨이퍼 엣지에서의 막질 적층 방법 | |
| KR20020031491A (ko) | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 | |
| JPH04364042A (ja) | 半導体集積回路装置 | |
| JPH0567608A (ja) | 半導体装置における配線パターン | |
| JPH0521609A (ja) | 半導体装置 | |
| KR20000019031A (ko) | 반도체 소자의 더미패턴 구조 | |
| JPH02312235A (ja) | 半導体装置の製造方法 | |
| JPS62171142A (ja) | 配線形成方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH03185750A (ja) | 半導体装置 | |
| JPS6130422B2 (ja) | ||
| JPH03262115A (ja) | 半導体装置の製造方法 |