JPH03262115A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に層間絶縁膜
にレジストを塗布し、パターニングするフォトリソグラ
フィ　（ＰＲ）技術に関する。

〔従来の技術〕

従来の製造方法では第３図に示すように層間絶縁膜上に
レジストを１回だけ塗布し、ＰＲ技術によりレジストを
パターニングする。この時レジストは金属配線の段差の
低い部分に溜りやすく、逆に段差の高い部分ではレジス
トは段差の低い部分に比べ非常に薄く形成される。この
ような状態でドライエツチングを施すと段差の高い部分
ではレジストだけでなく層間絶縁膜をもエツチングし、
下層金属配線と上層金属配線が短絡したり絶縁不良を起
すことがある。

〔発明が解決しようとする課題〕

この従来の製造方法では、レジストを塗布した際段差の
高い部分ではレジストは薄くなり、ドライエツチング処
理をすると層間絶縁膜までエツチングされ上層金属配線
と下層金属配線が短絡したり、絶縁不良を起こすという
問題点があった。

〔課題を解決するための手段〕

本発明の製造方法は、各々、層間絶縁膜上にレジストの
塗布をＰＲ技術を複数回行なって形成する工程を備えて
いる。また、層間絶縁膜上に形成していくレジストの抜
いたパターン寸法は最初のパターン形成時が最も大きく
、２回目、３回目・・・となるに従いレジストを抜いた
パターンの寸法を小さくし最終のパターン形成で必要な
寸法のパターンを形成することを備えている。

〔作用〕

レジストを複数回塗布することにより、段差の高い部分
のレジストの厚みを厚くでき、ドライエツチング処理を
しても層間絶縁膜がエツチングされない作用がある。ま
た、レジストの抜きパターンが１回毎に小さくなるため
、ＰＲの作業条件を変更する必要はない。

Ｃ実施例コ 次に本発明について図面を参照して説明する。

第１図（ａ）　、　（ｂ）は本発明の一実施例を説明す
るため、工程順に示した半導体装置の断面図である。

第１の金属配線３の上に層間絶縁膜４を介して第１のレ
ジスト５をＰＲ技術を用いて形成する。このとき、レジ
ストの抜きパターン７は本来層間絶縁膜をエツチングし
たい領域６よりも５〜１０μｍ大きくしておく。さらに
、第１のレジスト５の上に第２のレジスト９をＰＲ技術
を用いて形成する。

本実施例では２回目塗布を最終の塗布としているので、
第２のレジスト９の抜きパターン６′は層間絶縁膜をエ
ツチングしたい領域と同じ寸法とする。このように最初
のレジスト抜きパターン寸法を最も大きくし、順次その
パターン寸法を小さくし、最終ＰＲで所望のレジスト抜
きパターン寸法を形成することにより最初から最終まで
のＰＲ作業条件を変えることはなく、また、段差の高い
部分での層間絶縁膜のエツチングを防ぐことができる。

次に第二の実施例について説明する。第２図（ａ）〜（
ｃ）は本発明の第二の実施例を説明するため、工程順に
示した半導体装置の断面図である。

まず、第１図（ａ）と同じく、第２図（ａ）に示すよう
に層間絶縁膜４の上にＰＲ技術を用いて第１のレジスト
５を形成する。次に第２図（ｂ）で第１０レジスト５の
上にＰＲ技術を用いて第２のレジスト９を形成する。こ
のときフォトマスク設計費用を低減させるため第１のレ
ジスト５を形成するときに用いたものと同じパターンの
フォトマスクを用いている。さらに、最終である第３の
レジス）１１を第２のレジスト９の上に形成する。第３
のレジスト１１はその層間絶縁膜をエツチングするマス
ク材として最終となるため、第３のレジストの抜きパタ
ーン６″は層間絶縁膜をエツチングしたい領域と同じ寸
法のパターンである。このように、レジストを多層にし
、かつ、第１のレジストの抜きパターン寸法が最終であ
る第ｎのレジストの抜きパターン寸法より少なくとも５
〜１０μｍ大きくすれば、段差の高い部分の層間絶縁膜
のエツチングは防ぐことができ、上層金属配線層と下層
金属配線との短絡や絶縁不良が防止できる。ここでｎ≧
２の整数である。

Ｕ発明の効果〕 以上説明したように本発明は複数層のレジストを塗布し
、最初のレジスト抜き寸法がら最終のし一 ジスト抜き寸法まで順次その寸法を小さくしているので
、常に同一条件でＰＲ作業ができ、段差の高い部分のエ
ツチングを防ぐことができるので、上層金属配線と下層
金属配線との絶縁の信頼性が向上するという効果がある
。

【図面の簡単な説明】

第１図（ａ）〜（ｂ）は本発明の一実施例を説明するた
め工程順に示した半導体装置の断面図、第２図（ａ）〜
（ｃ）は本発明の第二の実施例を説明するため工程順に
示した半導体装置の断面図、第３図は従来の製造方法で
ドライエツチングを行なったときの層間絶縁膜のエツチ
ング状態を示した断面図である。 １・・・・・・シリコン基板、２・・・・・・絶縁膜、
３・・・・・・第１の金属配線、４・・・・・・層間絶
縁膜、５・・・・・・第１のレジスト、６・・・・・・
所望のエツチング領域、７・・・・・・所望のエツチン
グ領域より寸法の大きいレジスト抜きパターン、８・・
・・・段差の高い部分、９・・・・・・第２のレジスト
、１０・・・・・ドライエツチングで層間絶縁膜がエツ
チングされた部分、１１・・・・・・第３のレジスト、
６′・・・・・・第２のレジスト抜きパターン、６″・
・・・・・第３のレジスト抜きパターン。

Claims (2)

【特許請求の範囲】
1. （１）複数の金属配線層と、それら金属配線間に層間絶
   縁膜を有する半導体装置において、各々の層間絶縁膜上
   にフォトリソグラフィ技術を用いて複数回レジストを塗
   布することを特徴とする半導体装置の製造方法。
2. （２）各々の層間絶縁膜に対し最初のフォトリソグラフ
   ィ技術で形成したレジストの抜きパターン寸法から所望
   のレジスト抜きパターン寸法まで、順次、その寸法を小
   さくすることを特徴とする半導体装置の製造方法。