JPH0312334B2 - - Google Patents
Info
- Publication number
- JPH0312334B2 JPH0312334B2 JP10204384A JP10204384A JPH0312334B2 JP H0312334 B2 JPH0312334 B2 JP H0312334B2 JP 10204384 A JP10204384 A JP 10204384A JP 10204384 A JP10204384 A JP 10204384A JP H0312334 B2 JPH0312334 B2 JP H0312334B2
- Authority
- JP
- Japan
- Prior art keywords
- business
- address
- command
- routine
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピユータに係わり、特に
記憶部のアドレス領域に格納された業務ルーチン
を起動させる業務起動方法の改良に関する。
記憶部のアドレス領域に格納された業務ルーチン
を起動させる業務起動方法の改良に関する。
通常、マイクロコンピユータにおいては、制御
プログラム、業務プログラム等の固定データは
ROM（リードオンリメモリ）に書込まれている。
そして、CPU（中央処理装置）はこれら制御プロ
グラム、業務プログラム（ルーチン）が格納され
たROM内のアドレスを１から１アドレスずつ順
次カウントアツプしながら、そのアドレス領域に
格納された指令（命令）又はデータを読出した
り、RAMにデータを書込んだりしながら指定さ
れたプログラムを実行していく。
プログラム、業務プログラム等の固定データは
ROM（リードオンリメモリ）に書込まれている。
そして、CPU（中央処理装置）はこれら制御プロ
グラム、業務プログラム（ルーチン）が格納され
たROM内のアドレスを１から１アドレスずつ順
次カウントアツプしながら、そのアドレス領域に
格納された指令（命令）又はデータを読出した
り、RAMにデータを書込んだりしながら指定さ
れたプログラムを実行していく。
このようなシステムにおいて、例えばROM内
に格納されたＡ，Ｂ，C3種類の業務ルーチンを
例えば外部から入力された業務起動指令によつ
て、選択的に起動させる場合、第１図のような起
動プログラムでもつて、業務ルーチンの起動を制
御するようにしている。すなわち、最初に検索す
べきRAM内のアドレス値ADをADに設定した
後、そのアドレスに格納されている業務ルーチン
Ａを起動するか否かを判断するフラグ等を判断
し、アドレス値ADを進め、同様に業務ルーチン
Ｂを起動するか否かを判断する。さらに、アドレ
ス値ADを進め、業務ルーチンＣを起動するか否
かを判断する。そして、Ａ，Ｂ，Ｃ全ての業務ル
ーチン起動の有無の判断が終了すると、ルーチン
値ADを最初の検索すべきアドレス値へ戻す。し
たがつて、外部から特定の業務ルーチンに対する
業務起動指令が入力していない状態においては、
第１図のプログラムを繰返し実行して、業務ルー
チンの業務起動指令入力待ち状態となる。そし
て、この状態で業務ルーチンＢの業務起動指令が
入力されると、第１図における業務ルーチンＢを
起動するか否かを判断する前述のフラグの状態を
ジヤンプする状態に設定する。すると、プログラ
ムの制御が上記条件判断に来ると、業務ルーチン
Ｂが格納されたアドレスへジヤンプし、業務ルー
チンＢが起動する。
に格納されたＡ，Ｂ，C3種類の業務ルーチンを
例えば外部から入力された業務起動指令によつ
て、選択的に起動させる場合、第１図のような起
動プログラムでもつて、業務ルーチンの起動を制
御するようにしている。すなわち、最初に検索す
べきRAM内のアドレス値ADをADに設定した
後、そのアドレスに格納されている業務ルーチン
Ａを起動するか否かを判断するフラグ等を判断
し、アドレス値ADを進め、同様に業務ルーチン
Ｂを起動するか否かを判断する。さらに、アドレ
ス値ADを進め、業務ルーチンＣを起動するか否
かを判断する。そして、Ａ，Ｂ，Ｃ全ての業務ル
ーチン起動の有無の判断が終了すると、ルーチン
値ADを最初の検索すべきアドレス値へ戻す。し
たがつて、外部から特定の業務ルーチンに対する
業務起動指令が入力していない状態においては、
第１図のプログラムを繰返し実行して、業務ルー
チンの業務起動指令入力待ち状態となる。そし
て、この状態で業務ルーチンＢの業務起動指令が
入力されると、第１図における業務ルーチンＢを
起動するか否かを判断する前述のフラグの状態を
ジヤンプする状態に設定する。すると、プログラ
ムの制御が上記条件判断に来ると、業務ルーチン
Ｂが格納されたアドレスへジヤンプし、業務ルー
チンＢが起動する。
しかしながら上記のように各業務ルーチンを起
動する業務起動方法においては次のような問題が
あつた。すなわち、業務ルーチンの業務起動指令
入力の有無にかかわらず、条件判断等を用いて、
常に各業務ルーチンを起動するか否かの判断を行
なつているので、プログラムが複雑となり、
RAM内の使用アドレス領域数が増加したり、プ
ログラムを実行する時間が増大する問題があつ
た。さらに、特定の業務ルーチンの業務起動指令
が入力した後においても、プログラム制御がその
特定の業務ルーチンに該当する条件判断指令が格
納されたアドレスに達するまでに、他の業務ルー
チンの起動の有無をも判断しなければならない。
したがつて、業務起動指令が入力されてから実際
に業務ルーチンが起動するまでに要する時間が増
大する問題もあつた。
動する業務起動方法においては次のような問題が
あつた。すなわち、業務ルーチンの業務起動指令
入力の有無にかかわらず、条件判断等を用いて、
常に各業務ルーチンを起動するか否かの判断を行
なつているので、プログラムが複雑となり、
RAM内の使用アドレス領域数が増加したり、プ
ログラムを実行する時間が増大する問題があつ
た。さらに、特定の業務ルーチンの業務起動指令
が入力した後においても、プログラム制御がその
特定の業務ルーチンに該当する条件判断指令が格
納されたアドレスに達するまでに、他の業務ルー
チンの起動の有無をも判断しなければならない。
したがつて、業務起動指令が入力されてから実際
に業務ルーチンが起動するまでに要する時間が増
大する問題もあつた。
本発明はこのような問題を解決するためになさ
れたものであり、その目的とするところは、判断
を必要としない移行指令および無条件ジヤンプ指
令で業務ルーチンの起動プログラムを構成するこ
とによつて、判断業務を無くし、業務起動指令に
対する応答時間を短縮でき、プログラムの簡素化
と記憶部の記憶容量の減少化とを図ることができ
るマイクロコンピユータを提供することにある。
れたものであり、その目的とするところは、判断
を必要としない移行指令および無条件ジヤンプ指
令で業務ルーチンの起動プログラムを構成するこ
とによつて、判断業務を無くし、業務起動指令に
対する応答時間を短縮でき、プログラムの簡素化
と記憶部の記憶容量の減少化とを図ることができ
るマイクロコンピユータを提供することにある。
以下本発明を図面を用いて説明する。
第２図は本発明の一実施例に係わるマイクロコ
ンピユータを示す概略ブロツク図であり、図中１
はコマンドレジスタ等を内蔵し、各種演算処理業
務を実行するCPU１である。ここのCPU１は、
データバス、アドレスバス等からなるバスライン
２を介して、各種プログラムを記憶するROM
３、各種データ等を記憶するRAM４、業務ルー
チンの業務起動指令等が入力されるＩ／Ｏインタ
ーフエース５等を制御する。
ンピユータを示す概略ブロツク図であり、図中１
はコマンドレジスタ等を内蔵し、各種演算処理業
務を実行するCPU１である。ここのCPU１は、
データバス、アドレスバス等からなるバスライン
２を介して、各種プログラムを記憶するROM
３、各種データ等を記憶するRAM４、業務ルー
チンの業務起動指令等が入力されるＩ／Ｏインタ
ーフエース５等を制御する。
第３図に示すように、前記ROM３内には、プ
ログラムの先頭アドレスがＡである業務ルーチン
Ａを格納する領域RA１、同様に、業務ルーチン
Ｂを格納する領域RA２、業務ルーチンＣを格納
する領域RA３が形成されている。前記RAM４
内には、上記各業務ルーチンＡ，Ｂ，Ｃの起動を
制御する起動プログラム領域RA４が形成されて
いる。起動プログラム領域RA４内の最初のアド
レスＬには、数アドレス先のアドレスLOへ移行
する移行指令が格納されており、アドレスＬとア
ドレスLOとの間のアドレス（Ｌ＋ａ）に業務ル
ーチンＡを格納した領域RA１の先頭アドレスの
値Ａが格納されている。移行先のアドレスLOに、
さらに数アドレス先のアドレスＬ１へ移行する移
行指令が格納され、アドレスLOとアドレスＬ１
間のアドレス（LO＋ａ）に業務ルーチンＢの先
頭アドレス値Ｂが格納されている。さらに、移行
先のアドレスＬ１に数アドレス先のアドレスＬ２
へ移行する移行指令が格納され、アドレス（Ｌ１
＋ａ）に業務ルーチンＣの先頭アドレス値Ｃが格
納されている。また、アドレスＬ２には起動プロ
グラム領域RA４の最初のアドレスＬへ戻る戻り
指令が格納されている。
ログラムの先頭アドレスがＡである業務ルーチン
Ａを格納する領域RA１、同様に、業務ルーチン
Ｂを格納する領域RA２、業務ルーチンＣを格納
する領域RA３が形成されている。前記RAM４
内には、上記各業務ルーチンＡ，Ｂ，Ｃの起動を
制御する起動プログラム領域RA４が形成されて
いる。起動プログラム領域RA４内の最初のアド
レスＬには、数アドレス先のアドレスLOへ移行
する移行指令が格納されており、アドレスＬとア
ドレスLOとの間のアドレス（Ｌ＋ａ）に業務ル
ーチンＡを格納した領域RA１の先頭アドレスの
値Ａが格納されている。移行先のアドレスLOに、
さらに数アドレス先のアドレスＬ１へ移行する移
行指令が格納され、アドレスLOとアドレスＬ１
間のアドレス（LO＋ａ）に業務ルーチンＢの先
頭アドレス値Ｂが格納されている。さらに、移行
先のアドレスＬ１に数アドレス先のアドレスＬ２
へ移行する移行指令が格納され、アドレス（Ｌ１
＋ａ）に業務ルーチンＣの先頭アドレス値Ｃが格
納されている。また、アドレスＬ２には起動プロ
グラム領域RA４の最初のアドレスＬへ戻る戻り
指令が格納されている。
前記CPU１はコンピユータの電源が投入され、
ROM３内の起動プログラムが第３図のように
RAM４内への格納された状態で、第４図の流れ
図に従つて、RAM４に格納された指令を実行す
るように構成されている。すなわち、アドレスＬ
に格納されたLOへの移行指令を読み、プログラ
ム制御を移行先のアドレスLOへ進める。しかし
て、アドレスLOに格納されたＬ１への移行指令
を読み、プログラム制御を移行先のアドレスＬ１
へ進める。さらに、アドレスＬ２に格納されたＬ
への戻り指令を読み、プログラムの制御を起動プ
ログラム領域RA４の最初のアドレスＬへ戻す。
したがつて、Ｉ／Ｏインターフエース５を介して
業務ルーチンの業務起動指令が入力されない限
り、第４図のプログラムを繰返して実行して、業
務ルーチンの業務起動指令入力待ち状態となる。
ROM３内の起動プログラムが第３図のように
RAM４内への格納された状態で、第４図の流れ
図に従つて、RAM４に格納された指令を実行す
るように構成されている。すなわち、アドレスＬ
に格納されたLOへの移行指令を読み、プログラ
ム制御を移行先のアドレスLOへ進める。しかし
て、アドレスLOに格納されたＬ１への移行指令
を読み、プログラム制御を移行先のアドレスＬ１
へ進める。さらに、アドレスＬ２に格納されたＬ
への戻り指令を読み、プログラムの制御を起動プ
ログラム領域RA４の最初のアドレスＬへ戻す。
したがつて、Ｉ／Ｏインターフエース５を介して
業務ルーチンの業務起動指令が入力されない限
り、第４図のプログラムを繰返して実行して、業
務ルーチンの業務起動指令入力待ち状態となる。
このような状態において、前記CPU１は、
Ｉ／Ｏインターフエース５を介して特定の業務ル
ーチンの業務起動指令が入力すると、第５図の流
れ図に従つて、割込み処理を実行するように構成
されている。すなわち、業務ルーチンの業務起動
指令が入力すると、その業務ルーチンの格納され
た領域の先頭のアドレス値が格納された領域の前
のアドレスに格納された前記移行指令を無条件ジ
ヤンプ指令に書き変える。そして、ジヤンプ先を
上記アドレス値が格納された領域の値、すなわち
該当業務ルーチンか格納された領域の先頭のアド
レスとする。例えば、業務ルーチンＢを起動する
場合、アドレスLOの格納内容をアドレス（LO＋
ａ）に格納された値、すなわちアドレスＢをジヤ
ンプ先とするジヤンプ指令に書き変える。
Ｉ／Ｏインターフエース５を介して特定の業務ル
ーチンの業務起動指令が入力すると、第５図の流
れ図に従つて、割込み処理を実行するように構成
されている。すなわち、業務ルーチンの業務起動
指令が入力すると、その業務ルーチンの格納され
た領域の先頭のアドレス値が格納された領域の前
のアドレスに格納された前記移行指令を無条件ジ
ヤンプ指令に書き変える。そして、ジヤンプ先を
上記アドレス値が格納された領域の値、すなわち
該当業務ルーチンか格納された領域の先頭のアド
レスとする。例えば、業務ルーチンＢを起動する
場合、アドレスLOの格納内容をアドレス（LO＋
ａ）に格納された値、すなわちアドレスＢをジヤ
ンプ先とするジヤンプ指令に書き変える。
このように特定の移行指令がジヤンプ指令に書
き変えられた後、第４図において、プログラムの
制御が該当ジヤンプ指令が格納されたアドレスに
達すると、プログラムの制御が該当業務ルーチン
の格納された先頭のアドレスへ無条件にジヤンプ
する。その結果、指令された業務ルーチンが起動
する。
き変えられた後、第４図において、プログラムの
制御が該当ジヤンプ指令が格納されたアドレスに
達すると、プログラムの制御が該当業務ルーチン
の格納された先頭のアドレスへ無条件にジヤンプ
する。その結果、指令された業務ルーチンが起動
する。
このようなマイクロコンピユータの業務起動方
法であれば、業務ルーチンの起動プログラム中
に、条件ジヤンプ等のCPU１が判断業務を実行
しなければならない指令は、業務ルーチンの業務
起動指令の入力の有無にかかわらず含まれない。
したがつて、プログラム構成が簡単になり、
RAM内の使用アドレス領域数を減小できる。ま
た、プログラムを実行する時間を短縮できる。ま
た、特定の業務ルーチンの業務起動指令が入力す
ると、無条件ジヤンプ指令によつて、無条件に該
当業務ルーチンが格納された先頭のアドレスにプ
ログラムの制御がジヤンプするので、業務起動指
令が入力されてから実際に業務ルーチンが起動す
るまでに要する時間を短縮できる。
法であれば、業務ルーチンの起動プログラム中
に、条件ジヤンプ等のCPU１が判断業務を実行
しなければならない指令は、業務ルーチンの業務
起動指令の入力の有無にかかわらず含まれない。
したがつて、プログラム構成が簡単になり、
RAM内の使用アドレス領域数を減小できる。ま
た、プログラムを実行する時間を短縮できる。ま
た、特定の業務ルーチンの業務起動指令が入力す
ると、無条件ジヤンプ指令によつて、無条件に該
当業務ルーチンが格納された先頭のアドレスにプ
ログラムの制御がジヤンプするので、業務起動指
令が入力されてから実際に業務ルーチンが起動す
るまでに要する時間を短縮できる。
第６図および第７図は上述したマイクロコンピ
ユータの業務起動方法を実際のマイクロコンピユ
ータ（モトローラ社：MC68000）の起動プログ
ラムに適応した例を示すものである。このプログ
ラムにおいては、移行指令としてブランチ指令
（＄6004，ニーモニツク：BRA）を用い、ジヤン
プ指令として無条件ジヤンプ指令（＄4E，F9，
JMP）を用いている。そして、業務起動指令が
入力する前は、第６図のように、アドレス＄1000
(L)の指令コード＄6004（BRA）を読み、業務ルー
チンＡの先頭アドレスＡが格納されたアドレスを
飛越えて、ブランチ先のアドレス＄1006へ移行す
る。同様に、各業務ルーチンのアドレス値が格納
されたアドレスを順次飛越えて再びアドレス
＄1000へ戻る。そして、例えば業務ルーチンＢの
業務起動指令が入力すると、アドレス＄1006のブ
ランチ指令（6004）を第７図に示すように、無条
件ジヤンプ指令（＄4EF9）に書き変える。する
と、次のアドレス＄1008，100Aに格納されてい
る値（＄00018010）のアドレスがオペランドとな
る。すなわち、この指令は業務ルーチンＢの先頭
アドレスＢへの無条件ジヤンプ指令となる。した
がつて、プログラムの制御がアドレス＄1006に来
た時点で、業務ルーチンＢが格納された領域の先
頭のアドレスにジヤンプし、業務ルーチンＢが起
動される。
ユータの業務起動方法を実際のマイクロコンピユ
ータ（モトローラ社：MC68000）の起動プログ
ラムに適応した例を示すものである。このプログ
ラムにおいては、移行指令としてブランチ指令
（＄6004，ニーモニツク：BRA）を用い、ジヤン
プ指令として無条件ジヤンプ指令（＄4E，F9，
JMP）を用いている。そして、業務起動指令が
入力する前は、第６図のように、アドレス＄1000
(L)の指令コード＄6004（BRA）を読み、業務ルー
チンＡの先頭アドレスＡが格納されたアドレスを
飛越えて、ブランチ先のアドレス＄1006へ移行す
る。同様に、各業務ルーチンのアドレス値が格納
されたアドレスを順次飛越えて再びアドレス
＄1000へ戻る。そして、例えば業務ルーチンＢの
業務起動指令が入力すると、アドレス＄1006のブ
ランチ指令（6004）を第７図に示すように、無条
件ジヤンプ指令（＄4EF9）に書き変える。する
と、次のアドレス＄1008，100Aに格納されてい
る値（＄00018010）のアドレスがオペランドとな
る。すなわち、この指令は業務ルーチンＢの先頭
アドレスＢへの無条件ジヤンプ指令となる。した
がつて、プログラムの制御がアドレス＄1006に来
た時点で、業務ルーチンＢが格納された領域の先
頭のアドレスにジヤンプし、業務ルーチンＢが起
動される。
なお、本発明は上述した実施例に限定されるも
のではない。実施例では、割込み処理によつて業
務起動指令を与えているが、例えば、業務ルーチ
ンＡの内部で業務ルーチンＢの業務起動指令を与
えるようにしてもよい。
のではない。実施例では、割込み処理によつて業
務起動指令を与えているが、例えば、業務ルーチ
ンＡの内部で業務ルーチンＢの業務起動指令を与
えるようにしてもよい。
以上説明したように本発明によれば、判断を必
要としない移行指令および無条件ジヤンプ指令で
業務ルーチンの起動プログラムを構成することに
よつて、判断業務を無くし、業務起動指令に対す
る応答時間を短縮でき、プログラムの簡素化と記
憶部の記憶容量の減少化とを図ることができる。
要としない移行指令および無条件ジヤンプ指令で
業務ルーチンの起動プログラムを構成することに
よつて、判断業務を無くし、業務起動指令に対す
る応答時間を短縮でき、プログラムの簡素化と記
憶部の記憶容量の減少化とを図ることができる。
第１図は従来のマイクロコンピユータの業務起
動方法を説明するための流れ図、第２図は本発明
の一実施例に係わるマイクロコンピユータのの概
略ブロツク構成図、第３図は同マイクロコンピユ
ータの起動プログラムを示すメモリ図、第４図お
よび第５図は動作を示す流れ図、第６図および第
７図は同マイクロコンピユータの起動方法を実際
のプログラムに表わした図である。 １…CPU、２…バスライン、３…ROM、４…
RAM、５…Ｉ／Ｏインターフエース、RA１，
RA２，RM３…業務ルーチン領域、RA４…起動
プログラム領域。
動方法を説明するための流れ図、第２図は本発明
の一実施例に係わるマイクロコンピユータのの概
略ブロツク構成図、第３図は同マイクロコンピユ
ータの起動プログラムを示すメモリ図、第４図お
よび第５図は動作を示す流れ図、第６図および第
７図は同マイクロコンピユータの起動方法を実際
のプログラムに表わした図である。 １…CPU、２…バスライン、３…ROM、４…
RAM、５…Ｉ／Ｏインターフエース、RA１，
RA２，RM３…業務ルーチン領域、RA４…起動
プログラム領域。
Claims (1)
- １ Ｎ個の業務プログラムを格納した記憶装置を
備え、業務起動指令によつて所望のプログラムを
実行するマイクロコンピユータにおいて：RAM
と；ループを形成するようなＮ又はＮ＋１個の分
岐命令をそれぞれ格納したＮ又はＮ＋１個の分岐
命令格納領域と、最初のＮ個の分岐命令のそれぞ
れに続いてそれぞれの前記業務プログラムのスタ
ートアドレスを格納したスタートアドレス格納領
域とを前記RAMに指定し、かつ、前記Ｎ又はＮ
＋１個の分岐命令格納領域と前記スタートアドレ
ス格納領域に前記分岐命令及びスタートアドレス
を書込む手段と；前記業務起動指令に対応した所
定の分岐命令格納領域にジヤンプ指令の一部を書
込み、該書込まれたジヤンプ指令の一部とそれに
続くスタートアドレスとで構成されたジヤンプ指
令で定まる前記記憶装置に格納された業務プログ
ラムを実行する手段とを備えたマイクロコンピユ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10204384A JPS60246441A (ja) | 1984-05-21 | 1984-05-21 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10204384A JPS60246441A (ja) | 1984-05-21 | 1984-05-21 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246441A JPS60246441A (ja) | 1985-12-06 |
| JPH0312334B2 true JPH0312334B2 (ja) | 1991-02-20 |
Family
ID=14316740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10204384A Granted JPS60246441A (ja) | 1984-05-21 | 1984-05-21 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246441A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5880687B2 (ja) * | 2012-03-27 | 2016-03-09 | 富士通株式会社 | データ処理装置およびデータ処理方法 |
-
1984
- 1984-05-21 JP JP10204384A patent/JPS60246441A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60246441A (ja) | 1985-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11316686A (ja) | コンピュ―タシステムのｂｉｏｓデ―タ格納装置及びその駆動方法 | |
| JPH11219299A (ja) | マイクロコンピュータ | |
| US4462086A (en) | Loading system in numerical controller | |
| JPH08263282A (ja) | Ｒｏｍプログラム処理装置のための分岐制御システム | |
| EP0285634B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
| JPH0312334B2 (ja) | ||
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JPS59114602A (ja) | プログラマブルコントロ−ラ | |
| JP2001022413A (ja) | プログラマブルコントローラ | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JP2003076558A (ja) | プログラム実行制御方法及びプログラム実行制御プログラム | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JPS6346855B2 (ja) | ||
| JP2506591B2 (ja) | 補助処理装置 | |
| JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JPH08272757A (ja) | マルチプロセッサシステム及びプログラム起動方法 | |
| JPH11259308A (ja) | プログラマブルコントローラ | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS58139254A (ja) | プログラマブル・コントロ−ラ | |
| JPS6037937B2 (ja) | イニシャル・プログラム・ロ−ディング方式 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPS635790B2 (ja) | ||
| JPH06110707A (ja) | 高優先度割り込み方法及び該方法が採用されたマイクロプロセッサ | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 |