JPS6348698A - メモリ格納制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 不揮発性７１モリへのデータ書込み回数には制限がある
。装置の動作状態等のデータを記憶する場合、そのデー
タの内容を変更する回数が多いと害込み寿命回数を越し
てしまい不揮発性メモリが動作しなくなってしまうこと
がある。本発明は、揮発性メモリを用いて複数回の書込
みを行ない、動作状態等の変更の編集を行った後不揮発
性メモリに編集結果を格納するものであり、本発明によ
って多数回の不必要な不揮発性メモリへのデータ書込み
が防止できる。

〔産業上の利用分野〕

本発明は装置の動作状態を記憶する不揮発性メモリに係
り、特に装置の動作状態の変更時の不揮発性メモリへの
書込みを制御するメモリ格納制御装置に関する。

〔従　来　技　術〕

マイクロプロセッサの発展によって、各種の処理装置に
マイクロプロセッサが使用される様になった。マイクロ
プロセッサはそのプログラムを変更することによって制
御処理等のａｊ作を簡単に可変できる。たとえば、あら
かじめ複数のプログラムをメモリ（ＲＯＭ）等に格納し
、オペレータの操作で、それを選択して動作させること
により、目的の制御処理等を行なわせることができる。

前述した複数の制御処理等を行なわせる様に構成された
システムにおいては、電源を投入するたびにプログラム
を選択したり、あるいはプログラムを実行させる時に必
要とするイニシャルデータを入力しなくてはならない。

この操作を簡単化させる為、プログラムの選択やイニシ
ャル状態をメモリに記憶させ、電源投入時にそのメモリ
に格納されているデータを用いて目的のａＪ作をさせる
様にしたシステムがある。尚、このメモリは電源を断と
しても、データを記憶していることが条件となる。

従来、電源を断としても、データを記憶しているメモリ
は各種あるが、電気的にリード、ライト可能で、電源断
時でもバッテリを必要としないＥＥＰＲＯＭ　（Ｅｌｅ
ｃｔｒｉｃａｌｌｙ　　Ｅｒａｓａｂｌｅ　　Ｐｒｏｇ
ｒａｍａｂｌｅＲｅａｄ−Ｏｎｌｙ　Ｍｅｍｏｒｙ）が
その使いかってから多く使用される様になった。

〔発明が解決しようとする問題点〕

前述した様にＥ　Ｅ　Ｐ　ＲＯＭは電気的に消去可能で
あるため、前述した様な装置の記憶回路として多く用い
られている。しかしながら、データを書込む回数に制限
があり、たとえば１０００回程の書込みで、記憶機能を
失うという問題を有していた。たとえば、装置のイニシ
ャル状態や処理動作の指定を何回も行うと、その指定の
度にＥＥＰＲＯＭにデータを書込まなくてはならないた
め、前述した１０００回を越してしまう場合があった。

また前述したＳＥＰＲＯＭへのデータの書込みは従来の
ランダムアクセスメモリと異なり、多くの時間を必要と
する。このため、たとえば動作等の処理の項目単位での
書込みには時間がかかるという問題を有していた。

本発明は、上記従来の欠点に鑵み不揮発性メモリへのデ
ータの書込み回数を低下させ、書込み時間を短かくした
メモリ格納制御装置を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。１は図示しな
い装置の状態を記憶する不揮発性メモリ、２は前記不揮
発性メモリの内容を記憶する揮発性メモリ、３は揮発性
メモリの内容を維持する編集回路、４は揮発性メモリ２
と不揮発性メモリ１のデータの格納を制御する制御回路
である。

〔作　　　用〕

図示しない装置の状態たとえばイニシャル状態を不揮発
性メモリ１は記憶している。オペレータ等より、図示し
ない装置のイニシャル状態を変更する要求が加わった時
には記憶制御回路４は、不揮発性メモリ１の内容を揮発
性メモリ２に格納する制御を行う。そして、編集回路３
は揮発性メモリ２の内容を変更する。編集回路３におけ
る揮発性メモリ２の内容の変更が終了した時には、編集
回路３からの終了信号で記憶制御回路４は揮発性メモリ
２の内容を不揮発性メモリ１に格納する。

これにより編集回路３における変更箇所が多い場合でも
、不揮発性メモリ１への書込みは１回で行なわれる。

〔実　施　例〕

以下、図面を用いて本発明の詳細な説明する。

第２図は本発明の実施例の回路構成図である。

プロセッサ（ＣＰＵ）５のパスラインＢＵＳ１２はリー
ドオンリメモリ　（ＲＯＭ）６、ランダムアクセスメモ
リ　（ＲＡＭ）７、揮発性メモリ８、メモリ制御回路９
、入出力回路１）が接続している。そして、相互に接続
している揮発性メモリ８とメモリ制御回路９は、不揮発
性メモリ　（ＥＥＦＲＯＭ）１０にも接続している。

本回路の電源が投入されると、プロセ・ノサ５はリード
オンリメモリ６に格納されているイニシャルプログラム
を実行する。このイニシャルプログラムは、以後に実行
すべきプログラムの選択処理やそのプログラムの初期状
態を設定するものである。叩ち、このプログラムが実行
すると、まず、メモリ制御回路９にイニシャル制御信号
を加える。

このイニシャル制御信号によってメモリ制御回路９は不
揮発性メモリ　（ＥＥＰＲＯＭ）１０の内容を揮発性メ
モリ８に出力する読出し信号を不揮発性メモリ１０に加
えるとともに、揮発性メモリ８に対し不揮発性メモリ１
０より加えるデータを格納する制御信号を加える。この
２（１）の信号によって不揮発性メモリｌＯの内容は揮
発性メモリ８に転送される。不揮発性メモリ１０には前
述した様な以後に実行すべきプログラムの指定や、その
プログラムのイニシャル状態を表わすデータが格納され
ているので、同じ内容が前述した動作で揮発性メモリ８
に格納された後に、このデータをもとにプロセッサ５は
目的のプログラムを目的のイニシャル状態から実行を開
始する。このプログラム中には当然ワークメモリを必要
とする実行を有しており、ランダムアクセスメモリ７は
このワークメモリのためのものである。

一方、電源投入時におけるイニシャル状態を変更したい
時には、オペレータは図示しない装置より入出力回路１
）を介して例えば割込み信号を加えて、編集プログラム
を実行させる。この場簗プログラムは例えば対話型のプ
ログラムであり、入出力回路１）を介して加わるデータ
によって順次揮発性メモリ８に格納されているデータが
書換えられる。第３図はそのデータの動作を説明する図
である。

電源投入時のイニシャル処理プログラムの実行によって
不揮発性メモリ１０の内容（Ｍ＋〜Ｍ１．）がＩＴ発性
メモリ８に転送（Ｓｌ）されているので、編集プログラ
ムは揮発性メモリ８内のデータ（Ｌ＋〜Ｌｎ）を書換え
処理（Ｓ２）によって書換える（Ｋ＋〜に５）。例えば
Ｌｌは実行すべき処理プログラムの先頭アドレスである
ならば書換えに＋によって以後の電源投入後の実行すべ
きプログラムが変更される。尚、イニシャルプログラム
は必ず動作するものであり、このプログラムによって、
例えばデータＬ１の内容が読出されて、その値で指示さ
れるところから実行が開始される。

また、実行すべきプログラムが変更されるに伴い、初期
データもそれに対応して変更しなくてはならない。その
変更が書換えに２〜に５である。

以上の書換えが終了すると、編集プログラムはメモリ制
御回路９に、揮発性メモリ８の内容を不揮発性メモリ１
０に格納する命令を加える。この命令によってメモリ制
御回路９は、揮発性メモリに対しその内容を不揮発性メ
モリ１０に出力する制御信号を加え、不揮発性メモリ１
０に対し加わるデータを格納する制御信号を加える。こ
の２個の信号で不揮発性メモリ１０に目的とするイニシ
ャルデータが格納（Ｓ３）される。

前述した動作によって、イニシャルデータの変更即ち編
集がなされる。この編集が終了すると、割込みが実行を
停止し、割込み前のプログラムを実行する。前述した動
作においてＩＪＡ集は複数のデータを書換えているが、
不揮発性メモリ１０へのデータの書込みは１回で終了し
ている。揮発性メモリ８と不揮発性メモリ１０には新し
いイニシャルデータが格納されているが、このデータは
あくまでイニシャルデータであり、現在実行しているプ
ログラムにはγ習を与えることはない。よって、そのま
ま現在実行している処理を行わせることができる。

一方、編集を行い、イニシャルデータを変更しているの
で、電源断からの次の電源投入では、新しい処理が実行
する。

以上、本発明の実施例を用いて詳細に説明したが、本発
明の実施例におけるイニシャルデータの編集は割込み処
理中において行っているが、これに限らず例えば実行し
ているプログラム中にこの編集プログラムを実行する様
な選択を加え、この選択によって実行することも可能で
ある。また、説明においてはイニシャルプログラムにお
いて実行すべきプログラムを指定するように説明したが
これに躍らず、例えば１種類のプログラムのイニシャル
状態だけを変更する様な場合にも同様にすることが可能
である。

更にまた、前述した本発明の説明においては１下発性メ
モリ８と表現しているが、これは不揮発性メモリ１０に
対応させるために表現したものであり、例えばこれはラ
ンダムアクセスメモリである。

第２図の本発明の実施例においては、ワークメモリとし
てランダムアクセスメモリ７を有しているので、このメ
モリのエリアを分割して使用することも可能である。

〔発明の効果〕

以上、述べたように本発明は不揮発性メモリが記憶する
装置等のイニシャル状態のデータを揮発メモリに一度読
出し、揮発性メモリ上で編集した後、不揮発性メモリに
データを格納しているので、その格納動作は１回でよく
、本発明によれば、不揮発性メモリの不必要なデータの
書換えを防止し、編集に伴う書換えが速く行えるメモリ
格納制御装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の回路構成図、第３図は本発明
の実施例の動作説明図である。 １・・・不揮発性メモリメモリ、 ２・・・揮発性メモリ、 ３・・・編集回路、 ４・・・記憶制御回路。 特許出願人　　富士通機電株式会社 本・発明の原理ブ′ロック図 湾　］　７ 図Ｊ１男／）大絶伊ｒ口訃オ卑戒図 第２図

Claims (1)

1. 【特許請求の範囲】 　装置の動作状態を記憶する不揮発性メモリ（１）と、
   該不揮発性メモリの内容を一時記憶する揮発性メモリ（
   ２）と、 前記揮発性メモリの内容を編集する編集回路（３）と、 該編集回路（３）が動作する前に前記不揮発性メモリ（
   １）の内容を前記揮発性メモリに格納し、前記編集回路
   （３）の編集終了後に前記揮発性メモリ（２）の内容を
   前記不揮発性メモリ（１）に格納する記憶制御回路（４
   ）とを有することを特徴としたメモリ格納制御装置。