JPH0312728B2

JPH0312728B2 -

Info

Publication number: JPH0312728B2
Application number: JP58039326A
Authority: JP
Inventors: Toshio Suzuki; Tsutomu Yanagi; Takenobu Yonemochi
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1983-03-11
Filing date: 1983-03-11
Publication date: 1991-02-20
Also published as: KR870000170B1; AU2527484A; CA1205206A; BR8401004A; KR840008188A; JPS59165125A; AU556911B2

Description

【発明の詳細な説明】〔技術分野〕本発明はキーボード・インタフエースに関し、
更に詳細にいえば、ノイズによるキーボード・デ
ータの誤伝送を防止できるようにした直列キーボ
ード・インタフエース・システムに関する。

〔背景技術〕

キーボードとデータ処理ユニツトの間に１本の
データ線と１本のクロツク線を設け、データ線を
介してキーボード出力コードをビツト直列に伝送
しクロツク線を介してキーボード出力クロツク信
号を伝送するようにしたキーボード・システムが
既に提案されている。キーボード出力コードは先
頭のスタート・ビツト及びこれに後続するキー位
置を示す８ビツトの直列走査コードよりなる９ビ
ツト・フレームで伝送される。データ処理ユニツ
トの側には、データ線及びクロツク線に接続され
た９段の直列−並例シフト・レジスタが設けら
れ、受信されたフレームのビツトはクロツク信号
の制御の下に直列−並列シフト・レジスタの最下
位段から順次にロードされ、最上位段にスター
ト・ビツトが現われたとき９ビツト・フレームの
受信が完了したことが示される。直列−並列シフ
ト・レジスタの最上位段からのスタート・ビツト
は割込み要求を生じ、データ処理ユニツトに直列
−並列シフト・レジスタ内の走査コードの取込み
処理を要求するとともに、取込み処理が終了する
まではキーボード・データを伝送できないことを
キーボードに合図する。

このキーボード・システムは１本のデータ線及
び１本のクロツク線を用いてキーボード・データ
を送出できるため非常に簡単であり、また、キー
ボードはデータ処理ユニツトのクロツクから独立
して自己のクロツクのペースで動作できる利点が
ある。

しかしながらこのキーボード・システムでは、
経済的効果を上げるために、キーボードとデータ
処理ユニツトを接続するケーブルとしてシールド
を持たない低コストのストレツチ・ケーブルを用
いたとき、ノイズによつて誤動作が生じることが
判明した。外的擾乱典型的には静電放電はケーブ
ルにノイズ・パルスを誘起する。ノイズ・パルス
はデータ線及びクロツク線の両方に生じうる。し
かしクロツク信号の遷移に応答してデータ信号を
サンプルする時点と狭幅のノイズ・パルスとが時
間的に一致する確率は無視し得る程度であり、実
用上問題を生じない。

これに対して、クロツク線にノイズ・パルスが
現われた場合は、正規のクロツク信号の遷移とノ
イズ・パルスによる遷移で同一データ・ビツトが
２度サンプルされる。従つてこの場合は、実際に
はキーボードからの１フレームの９ビツトの伝送
が完了しないうちに直列−並列シフト・レジスタ
に９ビツトが受信されたことになり、キーボード
からの９番目のビツトが欠落することになる。欠
落する最後のビツトが２進０で、ノイズ・パルス
によつて２度サンプルされるデータ・ビツトが２
進０の場合及び最後のビツトが２進１で、２度サ
ンプルされるデータ・ビツトが２進１の場合は２
進１の数が変わらないため、パリテイ・チエツク
ではこのデータ・エラーを検出できない。

このようなノイズ・パルスによるデータ・エラ
ーはシールド付きのケーブルの使用によつて回避
しうるが、このようなケーブルは非常に高価であ
り、シールドなしのケーブルでデータ・エラーを
回避できるのが望ましい。本発明はクロツク線に
現われるノイズ・パルスによつて生じる誤伝送の
問題の解決を意図するものである。

〔発明の概要〕

従つて本発明の目的は、キーボードとデータ処
理ユニツトとの間に１本のデータ線と１本のクロ
ツク線を設けてデータ線を介してキーボード・デ
ータを直列に伝送する形式のデータ処理装置にお
いて、クロツク線に生じるノイズ・パルスによる
キーボード・データの誤伝送を解決することがで
きるようにした直列キーボード・インタフエー
ス・システムを提供することである。

本発明のキーボード・インタフエース・システ
ムによれば、キーボード・データがデータ処理ユ
ニツトの側へ正しく送信されたか否かがキーボー
ドとデータ処理ユニツトの間で確認される。デー
タ処理ユニツトの側では、クロツク信号に応答し
て受信ビツト数をカウントし、１フレームの予定
されたビツト数に等しい数だけカウントした時、
１フレームのキーボード・データ・ビツトの受信
を合図するステータス信号をキーボードに返送す
る。ステータス信号はデータ線を介して送られ
る。キーボードの側では、１フレームのデータ・
ビツトの送信が完了した後にステータス信号が返
送されたか否かを判定し、１フレームのデータ・
ビツトの送信完了前にステータス信号を受取つた
ときはデータ処理ユニツトの側へ否定応答信号を
送信し、送信完了後にステータス信号を受取つた
ときは肯定応答信号を送信する。これらの応答信
号はクロツク線を介して伝送される。否定応答の
場合、データ処理ユニツトの側では前に受信した
データを破棄し、キーボードは同一キーボード・
データを再伝送する。本発明はマイクロプロセツ
サによつて好適に実施される。

次に図面を参照して本発明の良好な実施例につ
いて説明する。第１図は本発明の構成を示したブ
ロツク図である。破線のブロツク６はキーボード
を示し、破線のブロツク８はデータ処理ユニツト
を示している。キーボード６とデータ処理ユニツ
ト８は１本のデータ線２及び１本のクロツク線４
で接続される。キー走査コード送出手段１０は押
下げられたキーを示す走査コードを含むフレーム
の形で走査出力コードをビツト直列にデータ線２
へ送出する。例えば、１つのフレームは先頭のス
タート・ビツト及びこれに後続する、キー位置を
示す走査コード・ビツトよりなる。クロツク手段
１２は直列フレーム・ビツトの送出と同期して各
ビツト毎に１つのクロツク・パルスをクロツク線
４に送出する。カウント手段１４はクロツク線４
に送出されるクロツク・パルスをカウントする。
従つて、カウント手段１４は送出される直列ビツ
トの数をカウントする。カウント手段１４は１フ
レームの予定ビツト数に等しい数だけカウントし
たときステータス判定手段１６へ送信カウント満
了信号TCFを発生する。

一方、キーボード６から送出された直列ビツト
及びクロツク・パルスはデータ処理ユニツト８の
受信部２０に与えられ、受信部２０の受信ビツト
カウント手段２２はクロツク線４の各クロツク・
パルスに応答して受信ビツト数をカウントし、１
フレームの予定ビツト数に等しい数だけカウント
したとき線３０によりステータス送出手段２４へ
受信カウント満了信号RCFを発生する。ステー
タス送出手段２４は線３０の信号RCFに応答し、
１フレームの直列ビツトの受信完了を合図するス
テータス信号を線３２を介してデータ線２へ印加
する。

キーボード６のステータス判定手段１６は、１
フレームの全ビツトを送信した後にデータ処理ユ
ニツト側からビツト線２にステータス信号が送ら
れたか否か、即ち、カウント手段１４から受信カ
ウント満了信号TCFを受取つた後にステータス
信号を受信したか、を判定する。１フレームの送
信が完了した後にステータス信号が来たときステ
ータス判定手段１６は線１７を介してクロツク線
４に肯定応答信号を発生する。

データ処理ユニツトのキーボード応答判定手段
２６は線３３を介してクロツク線４を調べ、キー
ボードからの応答が肯定応答であるか否定応答で
あるかを判定する。キーボード応答判定手段２６
は肯定応答を検出したとき線３４によりゲート手
段２８を付勢し、受信データ・ビツトをデータ処
理ユニツト８の他の処理部（図示せず）へ取込ま
せる。

キーボード６からデータ処理ユニツト８へのキ
ーボード・データの伝送期間にクロツク線４にノ
イズ・パルスが生じたとき受信ビツト・カウント
手段２２は１クロツク期間に２ビツト分をカウン
トし、１フレームの全ビツトの受信完了前に受信
カウント満了信号RCFを発生する。このときス
テータス判定手段１６はステータス信号受信時に
まだ送信カウント満了信号TCFを受取つておら
ず、従つて線１７を介してクロツク線４に否定応
答信号を供給するとともに、線１８を介してキー
走査コード送出手段１０及びクロツク手段１２へ
制御信号を供給し、同じ走査コードを再伝送する
ように指令する。キーボード応答判定手段２６は
否定応答を検出したとき線３６により受信部２０
へ信号を発生し、受信データを廃棄して再伝送に
備える。

次に、第２図−第４図を参照して本発明の具体
例について説明する。第２図はキーボード６及び
データ処理ユニツト８の各々にマイクロプロセツ
サを用いた具体例を示している。キーボード６は
キー・マトリクス４０、マイクロプロセツサ
（MPU）４２、オープン・コレクタ・ゲート４
４，４６を含み、データ処理ユニツト８はオープ
ン・コレクタ・ゲート４８、Ｄ型エツジ・トリ
ガ・ラツチ５０、シフト・レジスタ５２、マイク
ロプロセツサ（MPU）５４を含む。データ線２
及びクロツク線４は夫々抵抗を介して＋5V電源
に接続されている。

MPU４２は例えばインテル社の8048マイクロ
プロセツサであり、キー・マトリクス４０との組
合せでプログラム可能な自己走査直列キーボード
を構成する。MPU５４は例えばインテル社の
8086マイクロプロセツサである。オープン・コレ
クタ・ゲート４４，４６，４８は入力が高レベル
のとき出力を高レベルにし、入力が低レベルのと
き出力を低レベル（典型的にはアース・レベル）
に落すように働く。オープン・コレクタ・ゲート
は例えばTexas Instruments社発行の“The
TTL Data Book”、第２版、1976年にSN7407
として示されている。

MPU４２はオープン・コレクタ・ゲート４４
を介してデータ線を駆動するとともにオープン・
コレクタ・ゲート４６を介してクロツク線４を駆
動する。データ線２をサンプルするために、デー
タ線２はMPU４２の入力端子にも接続されてい
る。

データ線２及びクロツク線４はシフトレジスタ
５２に接続される。シフトレジスタ５２はクロツ
ク・パルスの立下り縁でデータ信号をサンプル
し、最下位段から順次シフトしながら１フレーム
のビツトを取込む。この例では１フレームは先頭
のスタート・ビツトSB及び後続するキー位置を
示す８ビツト走査コードよりなる。シフトレジス
タ５２の最上位段はラツチ５０のＤ入力に接続さ
れる。ラツチ５０のクロツクＣ入力はクロツク線
４に接続される。

シフトレジスタ５２の最上位段からスタート・
ビツトが現われたときクロツク・パルスの立下り
縁でラツチ５０がセツトされ、Ｑ出力を高レベル
に出力を低レベルにする。出力の低レベルは
オープン・コレクタ・ゲート４８の出力を低レベ
ル（アース・レベル）に駆動し、従つてデータ線
２を低レベルにする。このデータ線低レベルは１
フレームの受信完了を示すステータス信号とな
る。ラツチ５０がセツトされている間はデータ線
２はアース・レベルにクランプされるから、キー
ボードはもはやデータ信号を送出できない。

ラツチ５０のＱ出力の高レベルはMPU５４に
割込み要求を出し、ステータス信号に対するキー
ボード応答の判定などの必要な処理をするための
プログラム・ステツプを呼出す。ステータス信号
に対するキーボード応答として、MPU４２から
クロツク線４に高レベル肯定応答信号が返された
とき、MPU５４はシフトレジスタの８ビツト走
査コードＡ−Ｈを取込み、ラツチ５０及びシフト
レジスタ５２をクリア即ちリセツトし、割込み前
のプログラム処理に戻る。

ラツチ５０がクリアされると出力が高レベル
になり、オープン・コレクタ・ゲート４８はデー
タ線２を高レベル（＋5V）に保つ。データ線高
レベル状態はMPU４２によつて検出され、これ
はキーボードから新たなフレーム・データを送信
可能であることを表わす。

MPU４２からクロツク線４に低レベル否定応
答信号が来たときMPU５４はシフトレジスタ５
２のデータを取込むことなくラツチ５０及びシフ
トレジスタ５２をクリアし、割込み前のプログラ
ム処理に戻る。

第３Ａ図及び第３Ｂ図は夫々正常なキーボー
ド・データ伝送の場合及び誤伝送の場合の動作波
形を例示している。第３Ａ図及び第３Ｂ図におい
て、波形(a)はクロツク線４に送出されるクロツ
ク・パルスを示し、波形(b)はデータ線２に送出さ
れるデータ信号、波形(c)はラツチ５０の出力か
らオープン・コレクタ・ゲート４８を介してデー
タ線に与えられる信号、波形(d)はMPU４２がデ
ータ線２をサンプルするサンプル・タイミング、
波形(e)は割込み後MPU５４がクロツク線４をサ
ンプルするサンプル・タイミングを示している。

第３Ａ図において、MPU５４はキーボード・
データを受入れ可能状態になつたときMPU５４
はラツチ５０をクリア即ちリセツトし、波形(c)の
６１に示すようにデータ線２は高レベルにする。
MPU４２はデータ線２をサンプルし、高レベル
にあるかを調べる（第４図のプログラム・フロー
チヤートのステツ７８）。データ線２が高レベル
にあることを確認すると、データ送信動作に入
る。

MPU４２は（先頭のスタート・ビツトSB）プ
ラス（後続する８ビツト走査コード）よりなるフ
レーム・ビツトをビツト直列にデータ線２に送出
する。クロツク・パルス(a)の高レベル期間及び低
レベル期間の好ましい値は夫々50μs〜10μs及び
25μs〜50μsであるが、この例では夫々50μsにされ
ている。しかし高レベル期間及び低レベル期間の
値は重要ではない。

データ信号(b)はシフトレジスタ５２においてク
ロツク・パルス(a)の立下り縁でサンプルされ取込
まれる。従つてデータ信号(b)は少なくともクロツ
ク・パルス(a)の立下り縁の時点で有意データ・レ
ベルを持つ必要がある。この例では各ビツトはク
ロツク・パルスの立上り縁の前及び立下り縁の後
に夫々2.5μsの有意データ・レベル期間を持つよ
うにされているが、立下り縁でサンプルする場合
に重要なことはクロツク・パルスの立下り縁で有
意データ・レベルを持つことである。

また、データ処理ユニツトからのステータス信
号を検出するためには、MPU４２は少なくとも
データ線サンプル時点においてデータ線を高レベ
ルにする必要がある。もしMPU４２がサンプル
時点でデータ線２を低レベル（アース・レベル）
に駆動していると、データ線２はクランプされ、
ラツチ５０の出力の状態を正しく検出できない
ことになる。そのため、MPUは波形(b)の６０に
示すように、送信されるビツトが“１”であるか
“０”であるかに関係なく、各クロツク周期の後
半に所定期間だけデータ線２を高レベルにし、こ
の高レベル期間にMPU４２はデータ線２をサン
プルする。この例では各クロツク・パルスの立下
り縁から2.5μs経過した後高レベルにされる。な
お、図では便宜上データ信号(b)及びラツチ５０の
Ｑ出力は別々に示されているが、データ線２には
波形(b)及び波形(c)の高レベルの論理ANDが現わ
れる。

従つてMPU４２は、プログラム・ステツプに
おいては、第４図のステツプ７８でデータ線高レ
ベルを確認すると、データ線２に１ビツト（最初
はスタート・ビツトSB）を印加し（第４図のス
テツプ８０）、2.5μsの後クロツク線４を高レベル
にし（ステツプ８２）、クロツク線４を低レベル
にし（ステツプ８４）、2.5μsの後にデータ線２を
高レベルにする（ステツプ８６）。MPU４２は各
クロツク・サイクル毎にデータ線２をサンプルし
（ステツプ８８）、データ処理ユニツトからステー
タス信号が送られたかを調べる（ステツプ９０）。
ステータス信号が検出されなかつたときはステツ
プ８０に戻り、ビツト送信動作にを繰返す。

１フレームの９ビツトがシフトレジスタ５２に
取込まれ、スタート・ビツトSBがシフトレジス
タ５２の最上位段に現われると、クロツク・サイ
クル９のクロツク・パルスの立下り縁でラツチ５
０がセツトされて出力が低レベルになり、デー
タ線２に低レベル・ステータス信号を送出する
（波形(c)の６２）。受信ビツト・カウント動作及び
ステータス信号送出動作は夫々シフトレジスタ５
２及びラツチ５０によつてハードウエエアで行わ
れるため、第４図ではこれらの動作は破線のブロ
ツク１０２及び１０６で区別して示されている。

MPU４２はクロツク・サイクル９のサンプル
でステータス信号を検出する。この場合MPU４
２は送信カウント＝９の状態即ち１フレームの送
信完了後にステータス信号を検出するから、これ
は正しい伝送を表わし、MPU４２は波形(a)の６
４のようにクロツク・サイクル９に続いてクロツ
ク線４を高レベルにする（第４図のステツプ９
４）。これは肯定応答を表わす。

ラツチ５０がセツトされたときＱ出力はMPU
５４に割込みを要求し（第４図のステツプ１０
４）、MPU５４はこれに応答して、ステータス信
号に対するキーボード応答を調べるために波形(e)
の如く割込みから所定時間の後にクロツク線４を
サンプルし（第４図のステツプ１０８）、高レベ
ルかどうかを判定する（ステツプ１１０）。この
場合は高レベルが検出され、MPU５４はシフト
レジスタ５２の走査コードＡ−Ｈを取込み（ステ
ツプ１１２）、しかる後ラツチ５０及びシフトレ
ジスタ５２をクリアして（ステツプ１１４）出
力を高レベルにし、キーボードにキーボード・デ
ータ送信可能状態を通知する。そして、MPU５
４はリターン動作により割込み前のプログラムに
戻る（ステツプ１１６）。

第３Ｂ図はクロツク・サイクル５の期間にクロ
ツク・パルス(a)にノイズ・パルス６６が現われた
場合に例示している。静電放電によるノイズ・パ
ルスは正負両極性で生じうるが、クロツク低の期
間はクロツク線４はアース・レベルにクランプさ
れるため、クロツク低の期間の正ノイズ・パルス
は吸収され実際上ほとんど問題を生じない。問題
なのはクロツク高の期間の負ノイズ・パルスであ
る。

この場合シフトレジスタ５２は１つのクロツク
期間に２つの立下り縁で２度データをサンプルす
る。従つて、スタート・ビツトSBはクロツク・
サイクル８でシフトレジスタ５２の最上位段に現
われ、クロツク・サイクル８で低レベル・ステー
タス信号をキーボードに返す（波形(c)の７０）。
このステータス信号はクロツク・サイクル８で
MPU４２によつてサンプルされる。このとき送
信カウント≠９であつて、送信未完了であるか
ら、MPU４２は波形(a)の６８のようにクロツ
ク・サイクル８に続いてクロツク線２を低レベル
にする（第４図のステツプ９８）。これは否定応
答を表わす。割込みから所定時間後MPU５４は
クロツク線４をサンプルしてこの低レベルを検出
する。MPU５４はシフトレジスタ５２のデータ
を取込むことなくラツチ５０及びシフトレジスタ
５２をクリアし（ステツプ１１８）、リターン・
ステツプにより割込み前のプログラム処理に戻り
（ステツプ１２０）、再伝送によつて再び割込みが
かけられるまで別の処理を続ける。MPU４２は
再伝送の準備をし（ステツプ１００）、ステツプ
７８でデータ線高レベルを確認した後同じ走査コ
ードを再伝送する。

静電放電によるノイズ・パルスの持続時間は10
−100ns程度であり、また経験によると少なくと
も10ms以上の間隔で生じる。この間隔は（１フ
レームの伝送時間）プラス（ステータス検出／応
答／再伝送）に要する時間よりも相当長く、再伝
送によつて再び誤伝送が検出されることはほとん
ど生じない。

【図面の簡単な説明】

第１図は本発明の構成を示すブロツク図、第２
図は本発明の実施例を示す図、第３Ａ図及び第３
Ｂ図は夫々正常な伝送の場合及び誤伝送の場合の
動作を例示する波形図、第４図は第２図の実施例
におけるプログラム・フローチヤートである。

Claims

【特許請求の範囲】１キーボードとデータ処理ユニツトとを、キー
ボード・クロツク信号を伝送するクロツク線とキ
ーを表わすキー走査コードを含む直列フレーム・
ビツトを前記クロツク信号と同期して直列に伝送
するデータ線とを介して接続したデータ処理装置
のためのキーボード・インタフエース・システム
にして、前記データ処理ユニツトと関連して設けられ、
前記クロツク信号に応答して受信ビツト数をカウ
ントするカウント手段と、前記データ処理ユニツトと関連して設けられ、
前記カウント手段が１フレームの予定ビツト数に
等しい数だけカウントしたことに応答して、１フ
レームのビツトの受信を示すステータス信号を前
記データ線に印加する手段と、前記キーボードと関連して設けられ、１フレー
ムの伝送が完了する前に前記ステータス信号を受
け取つたとき前記クロツク線に否定応答信号を印
加する手段と、前記キーボードと関連して設けられ、１フレー
ムの伝送が完了する前に前記ステータス信号を受
け取つたとき同一フレームのキー走査コードを再
伝送する手段とを有する直列キーボード・インタフエース・シス
テム。