JPH03127526A - 同期化装置 - Google Patents
同期化装置Info
- Publication number
- JPH03127526A JPH03127526A JP1267648A JP26764889A JPH03127526A JP H03127526 A JPH03127526 A JP H03127526A JP 1267648 A JP1267648 A JP 1267648A JP 26764889 A JP26764889 A JP 26764889A JP H03127526 A JPH03127526 A JP H03127526A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- flop
- asynchronous
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル回路に利用する。特に、非同期信
号を同期信号に変換する同期化手段に関する。
号を同期信号に変換する同期化手段に関する。
本発明は、非同期信号を同期信号に変換する同期化手段
において、 非同期入力信号を奇数非同期信号と偶数非同期信号に分
離することにより、 同期化される非同期信号の最高周波数の２倍以下の周波
数のクロックでも確実に同期化を行うことができるよう
にしたものである。
において、 非同期入力信号を奇数非同期信号と偶数非同期信号に分
離することにより、 同期化される非同期信号の最高周波数の２倍以下の周波
数のクロックでも確実に同期化を行うことができるよう
にしたものである。
一般に、非同期信号を同期化回路に入力すると、非同期
信号の変化点と同期回路のクロック変化点が重なった場
合にフリップフロップがメタステーブル状態になり、出
力信号が不安定になることが知られている。このために
、非同期信号は同期化してから同期回路に入力する。
信号の変化点と同期回路のクロック変化点が重なった場
合にフリップフロップがメタステーブル状態になり、出
力信号が不安定になることが知られている。このために
、非同期信号は同期化してから同期回路に入力する。
従来、非同期信号を同期回路へ同期化するには、フリッ
プフロップを複数段（最低１段）通過させることによっ
て行っていた。これによって同期回路へ入力する信号は
サンプルされる時点で不安定な確率が無視できるほどに
小さくなっており、同期回路がメタステーブル状態にな
ることはほとんどない。
プフロップを複数段（最低１段）通過させることによっ
て行っていた。これによって同期回路へ入力する信号は
サンプルされる時点で不安定な確率が無視できるほどに
小さくなっており、同期回路がメタステーブル状態にな
ることはほとんどない。
また、同期化によって非同期信号の持っている情報を失
わないようにするために、同期化クロックの周波数は非
同期信号の最小幅パルスをサンプルできる程度に高くな
ければならない。すなわち、非同期信号の最大周波数の
２倍以上の周波数のクロックで同期化しなければならな
い。
わないようにするために、同期化クロックの周波数は非
同期信号の最小幅パルスをサンプルできる程度に高くな
ければならない。すなわち、非同期信号の最大周波数の
２倍以上の周波数のクロックで同期化しなければならな
い。
第３図に従来例の回路図を示す。非同期信号３１は同期
化フリップフロップ３０を通過することによって、同期
化クロック３２に同期した同期信号３３に変換される。
化フリップフロップ３０を通過することによって、同期
化クロック３２に同期した同期信号３３に変換される。
ここで、同期信号３３の周波数は非同期信号３１の最高
周波数の２倍以上でなければならない。
周波数の２倍以上でなければならない。
非同期信号の例としてコンピュータバスで使用するコマ
ンド信号は、一般にアクティブ期間はウェイト制御によ
って伸張可能であるが、インアクティブ期間は伸張不可
能である。一方、上述した従来の同期化手段でコンピュ
ータバスで使用するコマンド信号を同期化する場合に、
コンピュータバスに供給されている同期化クロックが充
分高速でなければインアクティブ状態をサンプルできな
くなり、正しい同期化が行えない欠点がある。
ンド信号は、一般にアクティブ期間はウェイト制御によ
って伸張可能であるが、インアクティブ期間は伸張不可
能である。一方、上述した従来の同期化手段でコンピュ
ータバスで使用するコマンド信号を同期化する場合に、
コンピュータバスに供給されている同期化クロックが充
分高速でなければインアクティブ状態をサンプルできな
くなり、正しい同期化が行えない欠点がある。
第４図に従来の同期化手段の動作をタイミングチャート
で示す。同期化クロック３２の周波数が非同期信号３１
の周波数の２倍以上になっていないクリティカルタイミ
ング３４での非同期信号３１のハイレベルは同期信号３
３には現れておらず、同期化が正しく行われていないこ
とを示している。
で示す。同期化クロック３２の周波数が非同期信号３１
の周波数の２倍以上になっていないクリティカルタイミ
ング３４での非同期信号３１のハイレベルは同期信号３
３には現れておらず、同期化が正しく行われていないこ
とを示している。
本発明は、このような欠点を除去するもので、インアク
ティブ状態のサンプルが確実に行える同期化装置を提供
することを目的とする。
ティブ状態のサンプルが確実に行える同期化装置を提供
することを目的とする。
本発明は、非同期信号が入力される第一端子と、同期化
クロック信号が入力される第二端子と、上記第一端子に
入力された非同期信号を上記第二端子に入力された同期
化クロック信号で同期化した同期信号を出力する第三端
子とを有する同期化フリップフロップを備えた同期化装
置において、非同期信号の立ち上がりエツジでトグルす
るトグルフリップフロップと、このトグルフリップフロ
ップの出力信号と非同期信号とを論理和演算して第一信
号を生成する第一演算手段および上記トグルフリップフ
ロップの反転出力信号と非同期信号とを論理和演算して
第二信号を生成する第二演算手段を有する分離回路とを
備え、上記同期化フリップフロップは、上記分離回路で
生成された第一信号を入力する第一フリップフロップお
よび上記分離回路で生成された第二信号を入力する第二
フリップフロップを備えたことを特徴とする。
クロック信号が入力される第二端子と、上記第一端子に
入力された非同期信号を上記第二端子に入力された同期
化クロック信号で同期化した同期信号を出力する第三端
子とを有する同期化フリップフロップを備えた同期化装
置において、非同期信号の立ち上がりエツジでトグルす
るトグルフリップフロップと、このトグルフリップフロ
ップの出力信号と非同期信号とを論理和演算して第一信
号を生成する第一演算手段および上記トグルフリップフ
ロップの反転出力信号と非同期信号とを論理和演算して
第二信号を生成する第二演算手段を有する分離回路とを
備え、上記同期化フリップフロップは、上記分離回路で
生成された第一信号を入力する第一フリップフロップお
よび上記分離回路で生成された第二信号を入力する第二
フリップフロップを備えたことを特徴とする。
非同期入力信号のアクティブレベルの後続エツジでトグ
ルするフリップフロップの出力信号によって非同期入力
信号を奇数回目のアクティブレベルのときに動作する信
号と偶数回目のアクティブレベルのときに動作する信号
に分離し、この分離された信号を２組のフリップフロッ
プを用いて同期化する。
ルするフリップフロップの出力信号によって非同期入力
信号を奇数回目のアクティブレベルのときに動作する信
号と偶数回目のアクティブレベルのときに動作する信号
に分離し、この分離された信号を２組のフリップフロッ
プを用いて同期化する。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図はこの一実施例の回路図である。
この実施例は、第１図に示すように、非同期入力信号５
の立上がりエツジによってトグルし、分離信号６を出力
するトグルフリップフロップ１と、２つの論理オアゲー
トで構成され、分離信号６および非同期入力信号を共に
入力し、偶数非同期出力信号７および奇数非同期出力信
号８とを出力する分離回路２と、偶数非同期出力信号７
を偶数同期出力信号９に変換する同期化フリップフロッ
プ３と、奇数非同期出力信号８を偶数同期出力信号１０
に変換する同期化フリップフロップ４とを備える。すな
わち、この実施例は、非同期信号が入力される第一端子
と、同期化クロック信号が入力される第二端子と、上記
第一端子に入力された非同期信号を上記第二端子に入力
された同期化クロック信号で同期化した同期信号を出力
する第三端子とを有する同期化フリップフロップを備え
、さらに、本発明の特徴とする手段として、非同期信号
の立ち上がりエツジでトグルするトグルフリップフロッ
プ１と、このトグルフリップフロップｌの出力信号と非
同期信号とを論理和演算して第一信号を生成する第一演
算手段およびトグルフリップフロップ１の反転出力信号
と非同期信号とを論理和演算して第二信号を生成する第
二演算手段を有する分離回路２とを備え、上記同期化フ
リップフロップは、分離回路２で生成された第一信号を
入力する第一フリップフロップである同期化フリップフ
ロップ３および分離回路２で生成された第二信号を入力
する第二フリップフロップである同期化フリップフロッ
プ４を有する。
の立上がりエツジによってトグルし、分離信号６を出力
するトグルフリップフロップ１と、２つの論理オアゲー
トで構成され、分離信号６および非同期入力信号を共に
入力し、偶数非同期出力信号７および奇数非同期出力信
号８とを出力する分離回路２と、偶数非同期出力信号７
を偶数同期出力信号９に変換する同期化フリップフロッ
プ３と、奇数非同期出力信号８を偶数同期出力信号１０
に変換する同期化フリップフロップ４とを備える。すな
わち、この実施例は、非同期信号が入力される第一端子
と、同期化クロック信号が入力される第二端子と、上記
第一端子に入力された非同期信号を上記第二端子に入力
された同期化クロック信号で同期化した同期信号を出力
する第三端子とを有する同期化フリップフロップを備え
、さらに、本発明の特徴とする手段として、非同期信号
の立ち上がりエツジでトグルするトグルフリップフロッ
プ１と、このトグルフリップフロップｌの出力信号と非
同期信号とを論理和演算して第一信号を生成する第一演
算手段およびトグルフリップフロップ１の反転出力信号
と非同期信号とを論理和演算して第二信号を生成する第
二演算手段を有する分離回路２とを備え、上記同期化フ
リップフロップは、分離回路２で生成された第一信号を
入力する第一フリップフロップである同期化フリップフ
ロップ３および分離回路２で生成された第二信号を入力
する第二フリップフロップである同期化フリップフロッ
プ４を有する。
第２図はこの実施例の動作を示すタイミングチャートで
ある。次に、この実施例の動作を第１図および第２図に
基づき説明する。トグルフリップフロップ１は非同期入
力信号５の立上がりエツジによってトグルする。このト
グルフリップフロップｌの出力は分離信号６になり、非
同期入力信号５と共に分離回路２へ入力される。分離回
路２は偶数非同期出力信号７と奇数非同期出力信号８と
を出力する。偶数非同期出力信号７は同期化フリップフ
ロップ３で偶数同期出力信号９に変換され、奇数非同期
出力信号８は同期化フリップフロップ４で偶数同期出力
信号１０に変換される。奇数同期出力信号９および偶数
同期出力信号１０は同期化クロック１１の立下がりエツ
ジで同期化されているので、同期化クロック１１の立上
がりポイントでサンプル可能な信号になっている。また
、非同期入力信号５から分離信号６によって作成された
偶数同期出力信号９と奇数同期出力信号１０とは、ハイ
レベル期間が非同期入力信号５の（ハイレベル期間＋ロ
ウレベル期間＋ハイレベル期間）まで伸張されるので同
期化クロックで十分サンプル可能になる。したがって、
同期化クロック１１で動作する同期回路（図には示して
いない）は、偶数同期出力信号９と奇数同期出力信号ｌ
Ｏの２つの信号を入力することによって非同期入力信号
５を正しくサンプルすることができる。
ある。次に、この実施例の動作を第１図および第２図に
基づき説明する。トグルフリップフロップ１は非同期入
力信号５の立上がりエツジによってトグルする。このト
グルフリップフロップｌの出力は分離信号６になり、非
同期入力信号５と共に分離回路２へ入力される。分離回
路２は偶数非同期出力信号７と奇数非同期出力信号８と
を出力する。偶数非同期出力信号７は同期化フリップフ
ロップ３で偶数同期出力信号９に変換され、奇数非同期
出力信号８は同期化フリップフロップ４で偶数同期出力
信号１０に変換される。奇数同期出力信号９および偶数
同期出力信号１０は同期化クロック１１の立下がりエツ
ジで同期化されているので、同期化クロック１１の立上
がりポイントでサンプル可能な信号になっている。また
、非同期入力信号５から分離信号６によって作成された
偶数同期出力信号９と奇数同期出力信号１０とは、ハイ
レベル期間が非同期入力信号５の（ハイレベル期間＋ロ
ウレベル期間＋ハイレベル期間）まで伸張されるので同
期化クロックで十分サンプル可能になる。したがって、
同期化クロック１１で動作する同期回路（図には示して
いない）は、偶数同期出力信号９と奇数同期出力信号ｌ
Ｏの２つの信号を入力することによって非同期入力信号
５を正しくサンプルすることができる。
本発明は、以上説明したように非同期入力信号を奇数非
同期信号と偶数非同期信号とに分離してインアクティブ
状態がサンプルできない期間を無くずので、同期化され
る非同期信号の最高周波数の２倍以下の周波数のクロッ
クによって同期化できる効果がある。
同期信号と偶数非同期信号とに分離してインアクティブ
状態がサンプルできない期間を無くずので、同期化され
る非同期信号の最高周波数の２倍以下の周波数のクロッ
クによって同期化できる効果がある。
４、
第１図は本発明実施例の回路図。
第２図は本発明実施例の動作を示すタイミングチャート
。 第３図は従来例の回路図。 第４図は従来例の動作を示すタイミングチャート。 １・・・トグルフリップフロップ、２・・・分離回路、
３．４．３０・・・同期化フリップフロップ、５．３１
・・・非同期入力信号、６・・・分離信号、７・・・偶
数非同期出力信号、８・・・奇数非同期出力信号、９・
・・偶数同期出力信号、１０・・・奇数同期出力信号、
１１．３２・・・同期化クロック、３３・・・同期出力
信号、３４・・・クリティカルタイミング。
。 第３図は従来例の回路図。 第４図は従来例の動作を示すタイミングチャート。 １・・・トグルフリップフロップ、２・・・分離回路、
３．４．３０・・・同期化フリップフロップ、５．３１
・・・非同期入力信号、６・・・分離信号、７・・・偶
数非同期出力信号、８・・・奇数非同期出力信号、９・
・・偶数同期出力信号、１０・・・奇数同期出力信号、
１１．３２・・・同期化クロック、３３・・・同期出力
信号、３４・・・クリティカルタイミング。
Claims (1)
- 【特許請求の範囲】 １、非同期信号が入力される第一端子と、同期化クロッ
ク信号が入力される第二端子と、上記第一端子に入力さ
れた非同期信号を上記第二端子に入力された同期化クロ
ック信号で同期化した同期信号を出力する第三端子とを
有する同期化フリップフロップを備えた同期化装置にお
いて、 非同期信号の立ち上がりエッジでトグルするトグルフリ
ップフロップと、 このトグルフリップフロップの出力信号と非同期信号と
を論理和演算して第一信号を生成する第一演算手段およ
び上記トグルフリップフロップの反転出力信号と非同期
信号とを論理和演算して第二信号を生成する第二演算手
段を有する分離回路を備え、 上記同期化フリップフロップは、上記分離回路で生成さ
れた第一信号を入力する第一フリップフロップおよび上
記分離回路で生成された第二信号を入力する第二フリッ
プフロップを有する ことを特徴とする同期化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267648A JPH0642662B2 (ja) | 1989-10-12 | 1989-10-12 | 同期化装置 |
| US07/596,305 US5155745A (en) | 1989-10-12 | 1990-10-12 | Synchronizer for asynchronous computer command data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267648A JPH0642662B2 (ja) | 1989-10-12 | 1989-10-12 | 同期化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127526A true JPH03127526A (ja) | 1991-05-30 |
| JPH0642662B2 JPH0642662B2 (ja) | 1994-06-01 |
Family
ID=17447600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1267648A Expired - Fee Related JPH0642662B2 (ja) | 1989-10-12 | 1989-10-12 | 同期化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5155745A (ja) |
| JP (1) | JPH0642662B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274628A (en) * | 1992-04-24 | 1993-12-28 | Digital Equipment Corporation | Multisignal synchronizer with shared last stage |
| US5331669A (en) * | 1992-05-06 | 1994-07-19 | Ologic Corporation | Asynchronous pulse converter |
| US5764710A (en) * | 1995-12-15 | 1998-06-09 | Pericom Semiconductor Corp. | Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector |
| US5818886A (en) * | 1996-08-22 | 1998-10-06 | Unisys Corporation | Pulse synchronizing module |
| US6055285A (en) * | 1997-11-17 | 2000-04-25 | Qlogic Corporation | Synchronization circuit for transferring pointer between two asynchronous circuits |
| US6163550A (en) * | 1997-11-17 | 2000-12-19 | Qlogic Corporation | State dependent synchronization circuit which synchronizes leading and trailing edges of asynchronous input pulses |
| US6087867A (en) * | 1998-05-29 | 2000-07-11 | Lsi Logic Corporation | Transaction control circuit for synchronizing transactions across asynchronous clock domains |
| TW507418B (en) * | 1999-02-26 | 2002-10-21 | Via Tech Inc | Synchronization element for converting asynchronous pulse signal into synchronous pulse signal |
| US6738442B1 (en) * | 2000-01-19 | 2004-05-18 | Agere Systems Inc. | Pulse detection and synchronization system |
| US7639764B2 (en) * | 2005-08-17 | 2009-12-29 | Atmel Corporation | Method and apparatus for synchronizing data between different clock domains in a memory controller |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152351A (en) * | 1980-04-28 | 1981-11-25 | Hitachi Ltd | Synchronizing circuit |
| JPH01166633A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | ビット位相同期回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851710A (en) * | 1988-03-29 | 1989-07-25 | Magnetic Peripherals Inc. | Metastable prevent circuit |
| US4935942A (en) * | 1989-03-16 | 1990-06-19 | Western Digital Corporation | Data sampling architecture |
| US5036221A (en) * | 1989-03-31 | 1991-07-30 | Texas Instruments Incorporated | Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal |
-
1989
- 1989-10-12 JP JP1267648A patent/JPH0642662B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-12 US US07/596,305 patent/US5155745A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152351A (en) * | 1980-04-28 | 1981-11-25 | Hitachi Ltd | Synchronizing circuit |
| JPH01166633A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | ビット位相同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5155745A (en) | 1992-10-13 |
| JPH0642662B2 (ja) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
| US6653867B1 (en) | Apparatus and method for providing a smooth transition between two clock signals | |
| US4317053A (en) | High speed synchronization circuit | |
| JPH0642662B2 (ja) | 同期化装置 | |
| JP2000261296A (ja) | 非同期パルス信号を同期パルス信号に変換する同期素子 | |
| EP0319184B1 (en) | Two stage synchronizer | |
| JP3320469B2 (ja) | データ処理回路配置 | |
| US6150861A (en) | Flip-flop | |
| US6031396A (en) | Circuit for synchronizing asynchronous inputs using dual edge logic design | |
| JP2737903B2 (ja) | クロック切替方式 | |
| JP4339145B2 (ja) | 同期化回路 | |
| JPS61110253A (ja) | 同期化回路 | |
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP2000278252A (ja) | 非同期信号同期化装置および非同期信号同期化方法 | |
| JPH0438017A (ja) | シリアル‐パラレル変換回路 | |
| JP3538163B2 (ja) | 非同期パルス信号取り込み回路 | |
| JPH01166633A (ja) | ビット位相同期回路 | |
| JP2701717B2 (ja) | パルス同期化回路 | |
| JPH088559B2 (ja) | ビツト位相同期回路 | |
| JPH0374951A (ja) | 同期化回路 | |
| JPH01228317A (ja) | ディレイ回路 | |
| JPH10163821A (ja) | 初期化回路 | |
| JPH03218113A (ja) | クロック信号切替回路 | |
| KR19990005465A (ko) | 반도체 칩의 테스트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |