JPH0374951A - 同期化回路 - Google Patents
同期化回路Info
- Publication number
- JPH0374951A JPH0374951A JP1210122A JP21012289A JPH0374951A JP H0374951 A JPH0374951 A JP H0374951A JP 1210122 A JP1210122 A JP 1210122A JP 21012289 A JP21012289 A JP 21012289A JP H0374951 A JPH0374951 A JP H0374951A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- clock
- flop
- synchronizing
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は情報処理システム等を構成する非同期な装置
あるいはモジュール間の信号伝達のための入力インタフ
ェースにおける同期化回路に関する。
あるいはモジュール間の信号伝達のための入力インタフ
ェースにおける同期化回路に関する。
第３図は従来の同期化回路を示すブロック図である。同
図に釦いて、Ｉｍ、１ｂ〜１ｎは入力端子、２は内部ク
ロックを出力するクロック発生器、３はインバータ、４
ｍ、４ｂ〜４ｎは同期化用フリップフロップ、５はスキ
ャイン端子、６はスキャンモード端子％ ７’１７ｂ
１〜Ｉｎは内部クロックによるシフトパス上持つフリッ
プフロップ群（以下入力レジスタと言う）、８はスキャ
ンアウト端子、９＆。
図に釦いて、Ｉｍ、１ｂ〜１ｎは入力端子、２は内部ク
ロックを出力するクロック発生器、３はインバータ、４
ｍ、４ｂ〜４ｎは同期化用フリップフロップ、５はスキ
ャイン端子、６はスキャンモード端子％ ７’１７ｂ
１〜Ｉｎは内部クロックによるシフトパス上持つフリッ
プフロップ群（以下入力レジスタと言う）、８はスキャ
ンアウト端子、９＆。
９ｂ〜９ｎは出力端子である。この従来の同期化回路は
上記の構成に示すように、非同期な信号を受信する入力
インタフェースが各入力信号を２段のフリップフロップ
、すなわち同期化用フリップフロップ４ａ〜４ｎおよび
入力レジスタ１ａ〜Ｉｎで受信Ｌ、２段目の入力レジス
タの出力を同期化出力として使用するものである。
上記の構成に示すように、非同期な信号を受信する入力
インタフェースが各入力信号を２段のフリップフロップ
、すなわち同期化用フリップフロップ４ａ〜４ｎおよび
入力レジスタ１ａ〜Ｉｎで受信Ｌ、２段目の入力レジス
タの出力を同期化出力として使用するものである。
上述した従来の同期化回路は、非同期な入力信号数の２
倍の数のフリップフロップが必要であるため、ハードウ
ェア量が多いという欠点がある。
倍の数のフリップフロップが必要であるため、ハードウ
ェア量が多いという欠点がある。
この発明に係る同期化回路は、シフトパス上７リツプフ
ロツプ群の前段に位置する同期化用フリップフロップと
、前記フリップフロップ群およびこの同期化用フリップ
フロップに内部クロックに同期し半分の周期をもつ同期
化用クロックを与える手段と、前記フリップフロッグ群
ふ・よび同期化用フリップフロップのシフトモード入力
を同期化用クロックの１周期毎に切シ替える手段とを有
するものである。
ロツプ群の前段に位置する同期化用フリップフロップと
、前記フリップフロップ群およびこの同期化用フリップ
フロップに内部クロックに同期し半分の周期をもつ同期
化用クロックを与える手段と、前記フリップフロッグ群
ふ・よび同期化用フリップフロップのシフトモード入力
を同期化用クロックの１周期毎に切シ替える手段とを有
するものである。
この発明はフリップフロップ群からなる入力レジスタの
シフトパスを利用することにより、ハードウェア量を削
減することができる。
シフトパスを利用することにより、ハードウェア量を削
減することができる。
第１図はこの発明に係る同期化回路の一実施例を示すブ
ロック図である。同図において、１０は入力端子に第２
図（、）に示す内部クロックが入力し、クロック端子に
反転した同期化クロック（第２図（ｂ）参照）が入力す
るフリップフロップ、１１はスキャンモード信号と７リ
ツプフロツプ１０の出力信号との論理和をとりシフトモ
ード信号を出力するオアゲート、１２は下記の入力レジ
スタの前段に設けた同期化用フリップフロップ、１３ａ
〜１３ｎは入力レジスタである。なシ、第２図（ｂ）に
示す同期化クロックは第２図（、）に示す内部クロック
に同期し半分の同期のクロックである。
ロック図である。同図において、１０は入力端子に第２
図（、）に示す内部クロックが入力し、クロック端子に
反転した同期化クロック（第２図（ｂ）参照）が入力す
るフリップフロップ、１１はスキャンモード信号と７リ
ツプフロツプ１０の出力信号との論理和をとりシフトモ
ード信号を出力するオアゲート、１２は下記の入力レジ
スタの前段に設けた同期化用フリップフロップ、１３ａ
〜１３ｎは入力レジスタである。なシ、第２図（ｂ）に
示す同期化クロックは第２図（、）に示す内部クロック
に同期し半分の同期のクロックである。
次に上記構成による同期化回路の動作について第２図（
、）〜第２図（ｊ）を参照して説明する。筐ず、クロッ
ク発生器２から出力した第２図（−）に示す内部クロッ
クはフリップフロップ１０の入力端子に入力する。また
、クロック発生器２から出力した第２図（ｂ）に示す同
期化クロックはインバータ３を介して７リンプフロツプ
１０のクロック端子、同期化用フリップフロップ１２の
クロック端子釦よび入力レジスタ１３＆〜１３ｎのクロ
ック端子にそれぞれ入力する。ここで、スキャンモード
でないとき、フリップフロップ１０．インバータ３．オ
アゲート１１から同期化用クロックの１周期毎に反転す
るシフトモード信号（第２図（ｃ）参照）が同期化用フ
リップフロップ１２および入力レジスタ１３ａ〜１３１
１１に入力する。すなわち、第２図（−）〜第２図（ｊ
）Ｋ示すタイミングＡにおいて、入力端子１ａ〜１ｎＶ
Ｃ入力した第２図（ｄ）〜第２図（ｆ）に示す信号は同
期化用フリップフロップ１２および入力レジスタ１３ａ
〜１３ｎ−１にセットされる。そして、タイミングＢに
おいて、この同期化フリップフロップ１２および入力レ
ジスタ１３ａ〜１３ｍ−１にセットされた信号は１ビツ
トシフトされて入力レジスタ１３＆〜１３ｎにセットさ
れ、出力端子９＆〜９ｎから第２図伽）〜第２図（ｊ）
に示す同期化信号を出力することができる。
、）〜第２図（ｊ）を参照して説明する。筐ず、クロッ
ク発生器２から出力した第２図（−）に示す内部クロッ
クはフリップフロップ１０の入力端子に入力する。また
、クロック発生器２から出力した第２図（ｂ）に示す同
期化クロックはインバータ３を介して７リンプフロツプ
１０のクロック端子、同期化用フリップフロップ１２の
クロック端子釦よび入力レジスタ１３＆〜１３ｎのクロ
ック端子にそれぞれ入力する。ここで、スキャンモード
でないとき、フリップフロップ１０．インバータ３．オ
アゲート１１から同期化用クロックの１周期毎に反転す
るシフトモード信号（第２図（ｃ）参照）が同期化用フ
リップフロップ１２および入力レジスタ１３ａ〜１３１
１１に入力する。すなわち、第２図（−）〜第２図（ｊ
）Ｋ示すタイミングＡにおいて、入力端子１ａ〜１ｎＶ
Ｃ入力した第２図（ｄ）〜第２図（ｆ）に示す信号は同
期化用フリップフロップ１２および入力レジスタ１３ａ
〜１３ｎ−１にセットされる。そして、タイミングＢに
おいて、この同期化フリップフロップ１２および入力レ
ジスタ１３ａ〜１３ｍ−１にセットされた信号は１ビツ
トシフトされて入力レジスタ１３＆〜１３ｎにセットさ
れ、出力端子９＆〜９ｎから第２図伽）〜第２図（ｊ）
に示す同期化信号を出力することができる。
以Ｊ：詳細に説明したように、この発明に係る同期化回
路によれば、入力レジスタのシフトパスを利用し、時分
割で同期化用の１段目の７リツプフロツプおよび２段目
のフリップフロップの両方の役割を行なわせることによ
う、ハードウェア量を削減することができる効果がある
。
路によれば、入力レジスタのシフトパスを利用し、時分
割で同期化用の１段目の７リツプフロツプおよび２段目
のフリップフロップの両方の役割を行なわせることによ
う、ハードウェア量を削減することができる効果がある
。
第１図はこの発明に係る同期化回路の一実施例を示すブ
ロック図、第２図は第１図の各部の動作波形を示すタイ
ミングチャート、第３図は従来の同期化回路を示すブロ
ック図である。 １０・・・・フリップフロッグ、１１・・・・オアゲー
ト、１２・・・・同期化用フリップフロップ、１３＆〜
１３ｎ・・・・入力レジスタ。
ロック図、第２図は第１図の各部の動作波形を示すタイ
ミングチャート、第３図は従来の同期化回路を示すブロ
ック図である。 １０・・・・フリップフロッグ、１１・・・・オアゲー
ト、１２・・・・同期化用フリップフロップ、１３＆〜
１３ｎ・・・・入力レジスタ。
Claims (1)
- 非同期に変化する信号群を内部クロックによるシフトパ
スを持つフリップフロップ群で受信する入力インタフェ
ースにおいて、シフトパス上このフリップフロップ群の
前段に位置する同期化用フリップフロップと、前記フリ
ップフロップ群およびこの同期化用フリップフロップに
内部クロックに同期し半分の周期をもつ同期化用クロッ
クを与える手段と、前記フリップフロップ群および同期
化用フリップフロップのシフトモード入力を同期化用ク
ロックの１周期毎に切り替える手段とを有し、各入力信
号を対応する同期化出力フリップフロップのシフトパス
上前段のフリップフロップで受けたのちに１回シフトさ
せた出力を同期化出力することを特徴とする同期化回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210122A JPH0374951A (ja) | 1989-08-16 | 1989-08-16 | 同期化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210122A JPH0374951A (ja) | 1989-08-16 | 1989-08-16 | 同期化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374951A true JPH0374951A (ja) | 1991-03-29 |
Family
ID=16584163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210122A Pending JPH0374951A (ja) | 1989-08-16 | 1989-08-16 | 同期化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374951A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225642A (ja) * | 1985-03-29 | 1986-10-07 | Kuraray Co Ltd | 化学物質測定装置 |
| US6386774B1 (en) | 1992-10-13 | 2002-05-14 | Seiko Epson Corporation | Tape cartridge and printing device |
-
1989
- 1989-08-16 JP JP1210122A patent/JPH0374951A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225642A (ja) * | 1985-03-29 | 1986-10-07 | Kuraray Co Ltd | 化学物質測定装置 |
| US6386774B1 (en) | 1992-10-13 | 2002-05-14 | Seiko Epson Corporation | Tape cartridge and printing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
| KR900014970A (ko) | 동기 회로 | |
| JPH0556085A (ja) | インターフエイス回路 | |
| JPH0326107A (ja) | 論理回路 | |
| JPH03127526A (ja) | 同期化装置 | |
| JPH0374951A (ja) | 同期化回路 | |
| JPS61174857A (ja) | 分岐回路 | |
| KR100223026B1 (ko) | 동기화 회로 | |
| US6150861A (en) | Flip-flop | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JPH1115783A (ja) | 同期回路 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPS63122311A (ja) | 多相クロツク信号発生回路 | |
| JPS61139139A (ja) | 半導体装置の同期化方法およびこれに用いる半導体装置 | |
| KR100198417B1 (ko) | Dcs 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로 | |
| KR100292993B1 (ko) | 기준 클럭 시작점 정렬 장치 | |
| KR19990005465A (ko) | 반도체 칩의 테스트 회로 | |
| JPH0583878B2 (ja) | ||
| JPS62227220A (ja) | 分周回路 | |
| JPH0344212A (ja) | 論理パス多重化方式 | |
| JPH0334182A (ja) | 同期式先入れ先出しメモリおよび同期式先入れ先出しメモリ装置 | |
| JPH03187544A (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JPS6310838A (ja) | 非同期方式を含むデ−タ転送システムの同期方式 | |
| JPS63106029A (ja) | 同期制御回路 | |
| JPS61110253A (ja) | 同期化回路 |