JPH03218113A

JPH03218113A - クロック信号切替回路

Info

Publication number: JPH03218113A
Application number: JP1424490A
Authority: JP
Inventors: Yuichiro Beppu; 別府　裕一郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-01-24
Filing date: 1990-01-24
Publication date: 1991-09-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は２系統に構成したクロンク信号の切替回路に関
し、特にシステムの動作状況によって一方のクロノク信
号を選択動作する過程で、クロンク信号を歪なく切り替
える回路に関する。

〔従来の技術〕

従来、この種のクロック信号切替回路としては、第３図
に示すように、クロック信号０とクロック信号１とを、
クロック信号とは全く非同期の選択信号Ｓにより切り替
える切替回路１０が提案されている。この切替回路１０
は、第４図に等価回路を示すように、１個のＮＯＴゲー
ト１１と、４個のＡＮＤゲート１２〜１５と、１個のＯ
Ｒゲート１６とで構成され、ゲート１２．１３に選択信
号Ｓを入力し、ゲート１４．１５にクロック信号０，１
を入力し、ゲート１６から選択したクロック信号ＯＵＴ
を出力するように構成している。

〔発明が解決しようとする課題〕

しかしながら、上述した従来の切替回路では、選択信号
Ｓが低レベル（ＬＯＷ）から高レベル（ＨＩＧＨ）に立
ち上がる瞬間にクロック信号が高レベルであった場合、
第５図のタイムチャートに示したようなクロックの凹み
が生じてしまうという問題がある。

この過程の論理を第４図及び第５図を用いて説明する。

先ず、選択信号Ｓが低レベルの場合、ゲートｌ２は高レ
ベル，ゲート１３は低レベルとなり、その結果ゲートｌ
５は低レヘル、ゲート１４はクロンク信号Ｏがそのまま
出力されるため、ゲート１４とゲート１５のＯＲ論理で
出力されるゲート１６からはクロック信号０が出力され
る。

次に、選択信号Ｓが低レベルから高レベルに立ち上がる
と、ゲート１２は低レヘルになり、その結果ゲート１４
は低レヘルとなるが、ゲート１３はゲート１１の遅延時
間が有るため依然として低レヘルのままである。このと
きゲートｌ４とゲート１５は共に低レヘルとなり、ゲー
トｌ６からは低レベルが出力されてしまう。つまり、出
力されるべきクロック信号が高レヘルであった場合、意
に反して低レヘルが出力されることとになる。このゲー
ト１ｌの遅延時間差の後、ゲート１３は高レベルになる
ので、その後はゲート１６からは期待どおりクロンク信
号１が出力されることとなるが、出力クロック信号には
第２図のタイムチャートに見られるように凹みができて
しまう。

このような現象は、切替回路１０においては論理的に選
択信号が低レベルから高レベルに変化するときのみに発
生する。

この凹みは、ディジタル信号処理システムにおいては、
１つのクロック信号と見做されてしまうため、あらゆる
局面で機器の誤動作の原因となり、システム全体の信頼
性を著しく損なうものとなる。

本発明の目的は、出力されるクロック信号の凹みの発生
を防止し、クロック信号の安定した出力を可能にしたク
ロック信号切替回路を提供することにある。

〔課題を解決するための手段〕

本発明のクロック信号切替回路は、２系統のクロック信
号を選択信号により選択でき、選択信号の一定方向の変
化時に不確定時間が存在する第１切替回路と、前記クロ
ック信号を選択信号により選択でき、かつ第１切替回路
におけるとは反対方向の変化時に不確定時間が存在する
第２切替回路と、この第２切替回路から出力される信号
で選択信号をサンプリングして同期化を行う同期回路と
を備えており、この同期回路の出力信号で第１切替回路
におけるクロック信号の選択を行うように構成している
。

〔作用］本発明によれば、第２切替回路で得られるクロック信号
出力を利用して選択信号をクロック信号に同期化させ、
この同期化された選択信号を用いて第１切替回路により
クロック信号の選択を行うことにより、選択されたクロ
ック信号における凹みの発生を防止する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例のクロック信号切替回路の構
成図である。図において、１ｏは第３図及び第４図に示
した従来と同様な切替回路（第１切替回Ｉ）、２０は新
たに付加した第２切替回路である。この第２切替回路２
ｏは、２個のＡＮＤゲート２１．２２と、１個（７）Ｎ
ＯＴゲート２３と、１個のＮＯＲゲート２４とで構成さ
れる。また、第２切替回路２０の出力側にはＤフリップ
フロップで構成される同期回路３０を接続している。

そして、選択されるクロック信号０．１はそれぞれ前記
切替回路１０及び第２切替回路２ｏに入力され、選択信
号Ｓは第２切替回路２０に入力される。ここでは、クロ
ック信号０．１と選択信号ＳはそれぞれＡＮＤゲート２
１．２２に入力し、各ＡＮＤゲート２１．２２の出力を
ＮＯＲゲート２４に入力させ、このＮＯＲゲート２４の
出力を第２切替回路２０の出力としている。また、この
場合には、第４図に示した切替回路１０とは逆に、クロ
ック信号０を人力させるＡＮＤゲート２ＩにＮＯＴゲー
ト２３を介して選択信号Ｓを入力させている。

前記第２切替回路２０の出力は同期回路３０を介して切
替回路１０の選択端子に入力され、この切替回路１０か
ら出力クロ７ク信号ＯＵＴが出力されるように構成して
いる。

以上の構成のクロック信号切替回路の動作を説明する。

先ず、第２切替回路２０の動作を説明する。クロツク信
号Ｏ．ｌと非同期の選択信号Ｓが入力された場合、ＡＮ
Ｄゲー｝２１．２２の出力はそれぞれ第２図のようにな
り、その結果ＮＯＲゲート２４の出力も同図のようにな
る。このとき、第２切替回路２０では、ＮＯＴゲート２
３をクロック信号Ｏ側に接続しているため、選択信号Ｓ
が低レヘルから高レベルに変化するときにはＮＯＲゲー
ト２４の出力は破損しないが、切替回路１０とは逆に高
レベルから低レベルに変化するときには点Ｐにおいて出
力信号の破損が見られる。

しかし、選択信号Ｓは同期回路３０によってＮＯＲゲー
ト２４の出力でサンプリングされるため、その後はクロ
ック信号０．１に同期した信号となり、切替回路１０の
選択信号として使用される。

この同期した選択信号は低レベルから高レベルに変化す
る際には必ずクロック信号が低レベルの時に変化するの
で、結果として出力信号には歪のないクロック信号が得
られることになる。

〔発明の効果〕

以上説明したように本発明は、２系統のクロック信号を
選択信号により選択でき、かつ従来の切替回路における
とは反対方向の変化時に不確定時間が存在する第２切替
回路と、この第２切替回路から出力される信号で選択信
号をサンプリングして同期化を行う同期回路とを設けて
いるので、第２切替回路で得られるクロック信号出力を
利用して選択信号をクロック信号に同期化させ、この同
期化された選択信号を用いて切替回路によりクロック信
号の選択を行うことにより、選択されたクロック信号に
おける凹みの発生を防止することができ、システムにお
ける基準信号であるクロック信号の安定化を図り、シス
テムの信鯨性を向上させるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のクロック信号切替回路の回
路図、第２図は各部の信号波形を示す図、第３図は従来
のクロック信号切替回路の回路図、第４図は第３図の等
価回路図、第５図は第４図の各部の信号波形を示す図で
ある。ｌ・・・クロック信号、ｌＯ・・・切替回路、１・・・
ＮＯＴゲート、１２〜１５・・・ＡＮＤゲート、６・・
・ＯＲゲート、２０・・・第２切替回路、１．　２２・
・・ＡＮＤゲート、２３・・・ＮＯＴゲート、４・・・
ＮＯＲゲート、３０・・・同期回路。第４図１４第５図！ｙＩｊＡ間

Claims

【特許請求の範囲】

１、２系統のクロック信号を選択信号により選択でき、
選択信号の一定方向の変化時に不確定時間が存在する第
１切替回路と、前記クロック信号を選択信号により選択
でき、かつ前記第１切替回路におけるとは反対方向の変
化時に不確定時間が存在する第２切替回路と、この第２
切替回路から出力される信号で選択信号をサンプリング
して同期化を行う同期回路とを備え、この同期回路の出
力信号で前記第１切替回路のクロック信号の選択を行う
ように構成したことを特徴とするクロック信号切替回路
。