JPH0312768B2 - - Google Patents

Description

【発明の詳細な説明】

〔本発明の分野〕 本発明は、集積半導体装置の製造、特にポリシ
リコン・ベース接点がセルフ・アライン（自己整
合）された集積バイポーラ・トランジスタの製造
を可能にする、接点層の開口の側壁に絶縁分離部
分を形成する方法に関する。 過去10年の間に、半導体集積回路では、集積度
の実質的な向上がはかられてきた。しかしなが
ら、マイクロプロセツサ及びミニコンピユータの
ような新しい適用分野では、複雑化、スイツチン
グ速度の高速化並びに装置の小型化というような
要求が増してきている。回路の集積度が増すに連
れて、主に、集積回路中の種々の素子及び装置へ
の電気接点が問題になつてくる。必要な装置の接
続をなすには、多数の接点が必要である。これら
の接点は、互いに且つ他の装置からも分離して、
適切に位置合せしなければならないものである。 〔背景技術〕 最近、集積装置の電気接点として、非常にドー
プしたポリシリコンが使用されてきている。例え
ば、高集積バイポーラ・トランジスタのベース接
点を形成するのに、ポリシリコン接点技術が使用
されてきている。しかしながら、現在公知のポリ
シリコン・ベース接点プロセスは、以下に示すよ
うに、十分に満足できるものではなかつた。 ポリシリコン・ベース接点がセルフ・アライン
される集積バイポーラ・トランジスタを形成する
プロセス技術について述べる。まず、コレクタ領
域が分離形成された半導体基板から始める。その
半導体基板上にポリシリコン層を付着し、ポリシ
リコン層の上に表面安定化の窒化シリコン層を形
成する。コレクタ領域の所定部分に対応する位置
において、ポリシリコン層及び窒化シリコン層に
開口を形成する。この開口を通して、ベースにつ
いての不純物を導入することになる。それから、
開口内も含めてポリシリコン層の上に、化学気相
付着（CVD）の二酸化シリコン層であつて、付
着表面の凹凸形状にそつて厚さが一様に付着され
た即ちコンフオーマルな（conformal）ものを、
厚く形成する。この二酸化シリコン層を、CF₄又
はCF₄＋H₂の零囲気中で反応性イオン食刻
（RIE）して、ポリシリコン層の上並びに開口内
における二酸化シリコン層の水平部分を除去し、
開口の側壁に位置する二酸化シリコン層の垂直部
分を残す。それから、側壁の二酸化シリコンによ
つて規定される開口を通して、エミツタについて
の不純物を導入し、エミツタ領域への電気接点を
形成する。 理論的には、ポリシリコン・ベース接点がセル
フ・アラインされるバイポーラ・トランジスタを
形成することになるが、上記プロセス技術を実施
するのは困難であることが、わかつた。なぜな
ら、上記の反応性イオン食刻ステツプには、現在
公知の反応性イオン食刻技術では相互に達成困難
な２つの食刻速度比（ERR）が必要だからであ
る。特に、その反応性イオン食刻ステツプでは、
二酸化シリコン層を反応性イオン食刻するときに
エミツタ領域を薄くしないように、二酸化シリコ
ン対シリコンの食刻速度比を大きくする必要があ
る。即ち、シリコンの食刻速度よりも二酸化シリ
コンの食刻速度を十分に大きくする必要がある。
エミツタ領域が薄くなる（結果的にベース領域も
薄くなる）ことにより、トランジスタの利得
（gain）が低下し、トランジスタ間でパラメータ
の大きな変動を生じることになる。 他方、前記の反応性イオン食刻ステツプでは、
ポリシリコン層の上面に位置する表面安定化の窒
化シリコンを食刻しないように、二酸化シリコン
対窒化シリコンの食刻速度比を大きくする必要が
ある。即ち、窒化シリコンの食刻速度よりも二酸
化シリコンの食刻速度を十分に大きくする必要が
ある。窒化シリコンの食刻によつて、表面安定化
層は薄くなり、この層にピンホールができたり、
この層でシヨートが起きたりすることにもなる。
このように薄くなつた表面安定化層に後で配線を
設けるときには、この薄くなつた層による過度の
キヤパシタンスのために、配線の動作速度は劣化
し、配線間で混線を生じる。さらに、この薄くな
つた表面安定化層のピンホールのために、ポリシ
リコン・ベース接点と配線との間でシヨートが起
きるなら、集積回路を使用することはできなくな
つてしまう。 従つて、ポリシリコン・ベース接点を形成する
プロセス技術には、二酸化シリコン対シリコンの
食刻速度比並びに二酸化シリコン対窒化シリコン
の食刻速度比が大きな反応性イオン食刻技術が必
要である。二酸化シリコン対窒化シリコンの食刻
速度比を大きくすること自体は、現在公知の反応
性イオン食刻技術を用いて達成するのは困難であ
る。その上、現在公知の反応性イオン食刻技術に
は、前記のように２つの食刻速度比を同時に大き
くする要求を満すものはない。従つて、公知の反
応性イオン食刻の雰囲気（即ち、CF₄、CF₄＋
H₂、Ar＋Cl₂、SF₆＋Cl₂等）では、次のような妥
協点しか望めない。即ち、結果的に、エミツタ領
域の食刻を生じたり、窒化シリコンの表面安定化
層の食刻を生じたり、又は両方の食刻を生じたり
するものである。 〔本発明の概要〕 本発明の目的は、良好な電気特性の集積半導体
装置を製造可能にする、接点層の開口の側壁に絶
縁分離部分を形成する方法を提供することであ
る。 このような目的を有する本発明によつて、以下
のことが達成できる。即ち、 現在利用できる半導体製造技術を用いて、ポリ
シリコン・ベース接点を備えるバイポーラ・トラ
ンジスタを形成する方法を提供すること。 製造プロセスの間にエミツタ領域及びベース領
域を薄くすることなく、ポリシリコン・ベース接
点を備えるバイポーラ・トランジスタを形成する
方法を提供すること。 製造プロセスの間にポリシリコン・ベース接点
の上にある表面安定化層を薄くしたり、又はこの
層においてシヨートを生じたりすることなく、ポ
リシリコン・ベース接点を備えるバイポーラ・ト
ランジスタを形成する方法を提供すること。 本発明は、以下のような特徴を有する、接点層
の開口の側壁に絶縁分離部分を形成する方法であ
る。即ち、 半導体基板の装置領域上の接点層における、前
記装置領域の所定部分を露出した開口の底面及び
側壁に、絶縁分離層を形成し、前記底面における
前記絶縁分離層を反応性イオン食刻して、前記側
壁に絶縁分離部分を形成する方法において、 前記絶縁分離層の物質として、絶縁物質に変換
可能な半導体物質を用い、前記絶縁分離層を形成
する段階の前に、少なくとも前記底面及び側壁
に、前記半導体物質についての反応性イオン食刻
の影響を受け難い物質から成る保護層を形成する
段階を設けるとともに、前記絶縁分離層を反応性
イオン食刻する段階の後に、前記側壁に残つた前
記半導体物質の少なくとも表面を前記絶縁物質に
変換する段階を設けたことを特徴とするものであ
る。 このような特徴を有する本発明は、例えば、ド
ープト（doped）・ポリシリコンから成るセル
フ・アライン・ベース接点を備えた集積バイポー
ラ・トランジスタを形成する方法において、次の
ように実施される。 まず、コレクタ領域が分離形成された半導体基
板の露出表面に、ドープト・ポリシリコンのよう
な接点層並びに窒化シリコンのような表面安定化
層を順次形成する。コレクタ領域の所定部分に対
応する位置において、表面安定化層及び接点層に
開口を形成して、半導体基板の表面を露出する。
この開口を通して半導体基板の表面にイオン注入
又は不純物拡散を行うことにより、実質的ベース
領域を形成する。それから、コンフオーマルな窒
化シリコンのような保護層を、開口の側壁並びに
開口内の半導体基板表面に形成する。接点層の上
の表面安定化層にも、このコンフオーマルな保護
層を形成しても良い。次に、コンフオーマルなポ
リシリコンのような分離層を、開口内の保護層の
上に形成する。接点層の上にある表面安定化層又
は保護層にも、このコンフオーマルな分離層を形
成しても良い。分離層をAr＋Cl₂又はSF₆＋Cl₂＋
Heのような雰囲気で反応性イオン食刻して、分
離層のうち、開口内の半導体基板表面の上の部分
を除去し、開口の側壁の部分を残す。それから、
分離層の側壁部分に酸化のような絶縁処理を施し
て、少なくとも表面を二酸化シリコンのような絶
縁層に変換する。最後に、分離層の側壁部分によ
つて規定される開口を通して、半導体基板中にイ
オン注入又は不純物拡散を行うことによつて、エ
ミツタ領域を形成する。半導体基板をアニールし
て、ベース領域及びエミツタ領域をそれらの適切
な深さにまで拡散させる。 分離層の形成の前に、コンフオーマルな窒化シ
リコンのような保護層を半導体基板の全表面に形
成しても良い。このような保護層は、ポリシリコ
ンのような分離層の反応性イオン食刻において食
刻停止部材として働く。従つて、分離層の反応性
イオン食刻においては、（ポリ）シリコン対窒化
シリコンの食刻速度比のような分離層対保護層の
食刻速度比を大きくするだけで良い。このような
必要条件は、Ar＋Cl₂又はSF₆＋Cl₂＋Heの雰囲
気における反応性イオン食刻のような多くの公知
技術によつて、容易に満すことができる。コンフ
オーマルな窒化シリコンのような保護層は、ま
た、ポリシリコンのような分離層の側壁部分を熱
酸化する間に、ドープト・ポリシリコンのような
接点層並びに半導体基板表面における酸化を防止
する障壁部材としても働く。 このようなセルフ・アライン・ベース接点を形
成するプロセスでは、絶縁分離層を形成するのに
ポリシリコンのような半導体物質を絶縁物質に変
換して形成するようにしているので、二酸化シリ
コンのような絶縁物質自体を絶縁分離層として形
成する場合のような二酸化シリコン窒化シリコン
の食刻速度比を大きくする必要はない。さらに、
二酸化シリコン対窒化シリコンの食刻速度比並び
に二酸化シリコン対シリコンの食刻速度比を大き
くする必要もない。本発明によるプロセスによつ
て、ドープト・ポリシリコンのようなベース接点
の側壁には、次の３層から成る分離構造体が形成
される。即ち、ベース接点の側壁における、窒化
シリコンのような保護層と、ポリシリコンのよう
な分離層と、二酸化シリコンのような分離層の酸
化層とから成る。ドープト・ポリシリコンのよう
なベース接点の上にある、窒化シリコンのような
表面安定化層は、薄くならないし、またその層で
シヨートを生じることもない。同様に、エミツタ
領域及びベース領域も薄くならない。 集積バイポーラ・トランジスタの製造に関連さ
せて説明してきたが、半導体基板表面にあるドー
プト・ポリシリコンのような接点層における開口
の側壁に、絶縁層を形成する必要があるときには
いつでも、本発明によるプロセスを使用すること
ができる。まず、開口の側壁並びに開口内におけ
る半導体基板表面の上に、コンフオーマルな窒化
シリコンのような保護層を形成する。それから、
そのコンフオーマルな窒化シリコンのような保護
層の上に、ポリシリコンのような分離層を形成す
る。垂直方向を優先的に食刻する異方性食刻によ
り、分離層を食刻して、開口内における半導体基
板表面上の部分を除去し、開口の側壁の部分を残
す。最後に、開口の側壁におけるポリシリコンの
ような分離層に酸化のような絶縁処理を施して、
少なくともその表面を二酸化シリコンのような絶
縁層に変換する。 ポリシリコンのような接点層における開口の側
壁に絶縁層を形成する必要があるときにはいつで
も、本発明によるプロセスを使用することによ
り、開口内における半導体基板の表面を薄くする
ことが防げる。さらに、ポリシリコンのような接
点層の上にある表面安定化層が薄くなつたり又は
この表面安定化層においてシヨートを生じたりす
ることが、防げる。本発明によるプロセスで形成
した集積半導体装置は、高集積で高速動作をなす
ものであり、装置によつて動作特性が変るような
ことは、ほとんどない。 本発明の実施例は、後で第１６Ａ図乃至第１６
Ｅ図を用いて述べられるが、この実施例の理解を
一層良くするために、まず、第１図から第１５図
までを用いて、実施例に関連する技術を述べる。 第１乃至第３の図を参照することにより、第１
及び第２の図に示された２つの先行技術の構造体
が、セルフ・アラインされた配線の技術によるよ
り小さな構造体と比較され得る。図は、2.5ミク
ロンの最小ライン幅が使用されているバイポー
ラ・トランジスタ構造体を示している。第１乃至
第３の図に示されたバイポーラ・トランジスタの
各々は、NPNトランジスタであり、Ｐ−基板１
０の上に形成されている。同じ番号はこれらの図
面の各々における同じ構造を示す。 第１図は、誘電体分離を用いているが、これは
米国特許第3648125号公報及び1971年６月７日出
願の米国特許出願通し番号第150609号明細書を参
照することによりさらに良く理解され得る、先行
技術の広く用いられているNPNバイポーラ装置
を示す。要約すると、バイポーラ・トランジスタ
装置は、埋設酸化物分離領域（ROI）により誘電
体分離されている。ROIは、他の同様の領域から
バイポーラ・トランジスタを含む単結晶シリコン
の領域を分離する。ベース領域１４はエミツタ領
域１６を含む。Ｎ＋コレクタ・リーチ・スルー領
域１８は、Ｐ−基板１０の上に位置するＮ＋エピ
タキシヤル層２０と接触する。表面の絶縁体領域
２２は、エミツタ電極２４、ベース電極２５及び
コレクタ電極２６を接続することを所望しない表
面領域から分離するために提供されている。 多結晶のベース型構造体として知られている第
２図の先行技術の構造体は、米国特許第4157269
号及び第4160991号の公報を参照することにより
さらに十分に理解される。要約すると、構造体
は、表面の単結晶シリコン領域を互いに分離し、
そしてベース・エミツタ領域をリーチ・スルー領
域から分離する、埋設酸化物分離領域を含む。第
２図の構造体は、ROI領域１２がベース・エミツ
タ領域をエピタキシヤル層１９のＮ＋リーチ・ス
ルー領域から分離し、そしてNPNトランジスタ
の素子への表面接点が異なることを除けば、第１
図の構造体と同じである。第１図の装置における
ような金属接点２４，２５，２６というよりもむ
しろ、ベース領域へはポリシリコンの接点３０が
存在する。二酸化シリコン層３２がポリシリコン
接点３０上に形成される。トランジスタのエミツ
タ及びコレクタ・リーチ・スルーの素子に接触
し、またポリシリコンのベース接点３０に接触す
るために、開孔が二酸化シリコン層３２中に形成
される。接点３４，３５、及び３６が、単一の付
着及びリソグラフイのステツプにより、エミツ
タ、コレクタ・リーチ・スルー、及びポリシリコ
ンのベースへ各々作られる。 第３図のバイポーラ・トランジスタ構造体は、
第１図及び第２図のものと比べて、表面の配線及
び分離の領域を除き、同じ番号により示されてい
るように同じ構造をなす。狭い寸法の誘電体領域
４０のパターンは、シリコン基体の表面上に設け
られる。バイポーラ・トランジスタのエミツタ、
ベース及びコレクタ・リーチ・スルーの素子への
電気接点は、狭い寸法の誘電体領域の間の間隔を
満たしている。エミツタ接点は４２、ベース接点
は４３及びコレクタ・リーチ・スルー接点は４４
である。 同じ最小の2.5ミクロンのライン幅が各構造体
を製造するのに用いられたので、装置が比較され
る。装置のサイズは、図中にミクロン単位で示さ
れている。 サブコレクタの長さは、第１図の24.4ミクロン
から第２図の22.4ミクロン及び第３図の16.8ミク
ロンに減少していることに注意されたい。また、
ベース窓の長さは、第１図の18.2ミクロンから第
２図の11.7ミクロン及び第３図の9.1ミクロンに
減少している。以下の表に、第１乃至第３の図に
示された装置のキーのパラメータを要約する。

【表】 ここで、C_CBはベースに対するコレクタのキヤ
パシタンスであり、C_CSは基板に対するコレクタ
の（分離）キヤパシタンスであり、R_Bはベース
抵抗である。負荷電流のスイツチ・エミツタ・フ
オロワ論理ゲート（フアン・イン＝３、フアン・
アウト＝３）のような高速度回路の装置特性にお
ける、上記のような向上の効果は、論理ゲートの
遅延（ピコ秒）が論理ゲート電力（ミリワツト）
の関数としてプロツトされた第４図に示されてい
る。曲線Ａ１，Ａ２及びＡ３は、第１図に示され
た先行技術により製造された装置について、公称
の＋3σ及び−3σの場合の遅延を示している。一
方曲線Ｂ１，Ｂ２及びＢ３は、第３図に示された
装置についての対応する遅延を示す。 公称の遅延は、それらの公称値に維持された全
ての電源、それらの公称のイメージ・サイズのシ
リコンにおける全てのマスク・イメージ、それら
の設計値における全てのプロセス・パラメータ
（接合プロフイール等）、及び55℃で動作する電流
に対応する。３つのシグマ（±3σ）は、電源及
びそれらの動作の限界にそらされた温度、並びに
それら３つのシグマの限界に静的にそらされたプ
ロセス・パラメータに対応して、Ａ２，Ａ３，Ｂ
２及びＢ３を限定する。 曲線が明らかに示しているように、第３図の構
造は、結果として、性能、特にコンピユータ及び
他の電子機械が設計される3σの最悪の場合にお
いての性能の実質的な向上を生じる。例えば、最
悪の場合の遅延は、先行技術の7.0ミリワツトに
おける524ピコ秒から第３図の構造を用いた同様
の論理ゲートの4.7ミリワツトにおける362ピコ秒
まで向上する。電力が7.0ミリワツトにおいて一
定に維持されるなら、遅延は303ピコ秒まで減少
する。 さて、第３図の構造体を製造するためのある方
法を示した第５Ａ乃至第５Ｆの各図を参照する。
シリコン基体５０が準備される。基体５０は、第
５Ａ図ではＮ型として示されているが、それは適
当な単結晶シリコン基板の上にＮ型のエピタキシ
ヤル層を有するものでも、又はＮ型の基板自体で
も良い。シリコンへのセルフ・アラインされた配
線接点並びにサブ・ミクロンの接点と接点及び配
線と配線の間隔を有する種々の半導体装置を形成
するためのプロセスの適応性を示すために、構造
体は３つの部分へ破断されている。Ｐ領域５１
は、拡散、イオン注入又はエピタキシヤル成長の
技術により形成される。最初の絶縁層５２が基体
の主表面上に形成される。この絶縁層は、二酸化
シリコン、窒化シリコン、三酸化アルミニウム等
のような、幾くつかの通常の絶縁体のうちの１つ
又はそれらの組合せであり得る。ポリシリコン層
５３が最初の絶縁層の上に形成される。ポリシリ
コンの表面に窒化シリコン層５４を形成するため
に、構造体は好ましくは化学気相付着の雰囲気中
に置かれる。化学気相付着される二酸化シリコン
等のような他の層が、代わりに層５３の上に形成
され得る。所望の領域の上のこの窒化シリコン層
５４中に開孔を形成するために、標準のフオトリ
ソグラフイ及び食刻の技術が用いられる。第５Ａ
図に示されているように実質的に水平な表面と実
質的に垂直な表面とを有する構造を結果として生
じる反応性イオン食刻により、開孔がポリシリコ
ン層５３中に形成される。層５３に対する反応性
イオン食刻の条件としては、ポリシリコン層５３
対窒化シリコン層５４の食刻比が約10：１である
ことが必要である。第５Ｂ図は、実質的に水平な
表面と実質的に垂直な表面との両方の上に、第２
のコンフオーマルな層５５が形成された結果を示
す。第５Ｂ図の構造体は、層５５の物質に対する
適当な反応性イオン食刻の雰囲気中に置かれる。
層５５が二酸化シリコンの場合には、二酸化シリ
コンの食刻では、二酸化シリコン対シリコンの食
刻比が約10：１であるような条件が望ましい。二
酸化シリコンが確実に除去されるためには、過剰
食刻が必要であり、乃至は食刻停止表示器が用い
られる。反応性イオン食刻プロセスは、実質的に
層５５の水平な部分を取り除き、第５Ｃ図に示さ
れているシリコン基体の垂直な表面上に、狭い寸
法の誘電体領域５５を提供する。層５５は、典型
的には化学気相付着により形成される。このコン
フオーマルな層は、二酸化シリコン、窒化シリコ
ン、酸化アルミニウムのような幾くつかの絶縁物
質のうちの１つか又はこれらの物質の組合せであ
る。代わりに、コンフオーマルな層は、以下に述
べられるように絶縁層に形成される表面を後で有
し得るポリシリコンでも良い。それから第５Ｃ図
の構造体は、第５Ｄ図の装置を形成するために、
構造体から全てのポリシリコンを取り除くため
に、好ましくはエチレンジアミン、パイロカテコ
ール及び水のようなポリシリコンの食刻剤にさら
される。もはや、狭い寸法の誘電体領域５６のパ
ターンが、集積された回路構造体に確立されてい
る。セルフ・アライメントの特徴を維持するため
に、狭い領域５６については、ポリシリコンの除
去前にドーピングが行なわれる。この時点で、拡
散又はイオン注入が、狭い寸法の誘電体領域のパ
ターンをそれらのマスクとして用いる通常の技術
によつて行なわれる。導電性を変えることを望ま
ない領域をブロツクするために、狭い寸法の領域
５６と共に、フオトリングラフイ技術が用いられ
る。このように、第５Ｄ図の左側部分のPN接合
は、第５Ｄ図の構造体の右側のＰ＋領域と共に形
成される。 種々の装置への配線接点の形成は、、第５Ｅ及
び第５Ｆの両図を参照することにより理解され
る。導電層５７の全面付着は、第５Ｅ図に示され
た構造体を形成する。導電層５７は、プラスチツ
ク層をマスクとして用い、反応性イオン食刻、プ
ラズマ食刻又は湿質の化学食刻を用いて食刻され
得る層なら何でも良い。典型的な物質は、アルミ
ニウム、アルミニウム−銅、クロム−アルミニウ
ム−銅等である。層は好ましくは蒸着により、約
0.8乃至1.5ミクロンの厚さに付着されると良い。
導電層の正確な厚さは臨界的ではないが、しかし
誘電体スタツド５６の垂直の寸法及び層５７の厚
さは、最終的な構造体の平坦性を維持するため
に、公称的には等しくあるべきである。それから
構造体は、フオトレジスト又はポリイミドのよう
なプラスチツク物質を適用することにより、平ら
にされる。この膜の適用は、典型的には、通常の
フオトリングラフイ・プロセスに対して通常用い
られるスピン・オン技術により行なわれる。プラ
スチツク層についての公称の膜厚は、層５７のス
タツドの高さに約20％を加えたものに等しい。こ
のようなプラスチツク層の形成は、結果として、
スタツド上には3000Å以下で層５７の下側部分上
には1.2ミクロン以上の厚さの層を生じる。 さて平らにされた構造体は、反応性イオン食刻
の雰囲気中に置かれる。プラスチツク層の約5000
Åを除去するために、酸素雰囲気中で食刻は行な
われ、こうしてスタツドでない領域の上に約8000
Åのプラスチツク層を残しながら導電層５７の頂
上部を露出する。誘電体スタツド５６上の層５７
の食刻は、湿質化学食刻、プラズマ食刻又は反応
性イオン食刻を用いて、行なわれる。プラスチツ
ク層のうち残された領域は、誘電体スタツド５６
上の誘電層５７を除去する間に、導電層５７の下
側領域を“マスク”するために用いられる。第５
Ｆ図は、Ｐ領域内のＮ領域への接点５８を示す。
PN接合素子へのこの接点５８は、第１の絶縁層
５２上に設けられた配線ライン５９及び６０から
分離されている。第５Ｆ図の中央部分には、接点
が他の配線ライン６２から分離されているＮ型シ
リコン基体へのシヨツトキ・バリア・ダイオード
の陽極接点６１が示されている。第５Ｆ図の右側
部分には、接点６３及び６４がＰ領域中のＰ＋接
点領域へ作られた抵抗体が示されている。他の配
線ラインの接点が６５に示されている。プラスチ
ツク層は酸素灰化法により取り除かれる。プラス
チツク層の酸素灰化は、酸素雰囲気及び300乃至
400ワツトのシステムの電力入力を用いる、商業
的に利用できるたる（barrel）型のプラズマ食刻
装置内で行なわれる。 第６図は、第５Ａ乃至第５Ｆの図のプロセスに
より形成された、Ｎチヤンネルの電界効果トラン
ジスタ構造体を示す。電界効果トランジスタを作
る場合のシリコン基体５０は、Ｐ型である。大抵
の場合には、Ｐ型の基板の上にエピタキシヤル層
は形成される必要は全くない。形成される電界効
果トランジスタの装置のための単結晶シリコンの
分離された領域を形成するために、誘電体分離が
用いられ得る。しかしながら、第６図の装置は、
このような誘電体分離のパターンを示していな
い。誘電体分離は、高密度に集積された回路がシ
リコン基体中に形成される場合に、用いられる。
プロセスは、示されているように第５Ｄ図まで続
き、装置のソース及びドレインとして働らくＮ＋
領域６７が、拡散又はイオン注入の技術により形
成される。Ｎ＋のソース及びドレインのドーピン
グは、好ましくは側壁の形成前に行なわれると良
い。最初の絶縁層５２は、ゲート誘電体６８の厚
さとして選択され得るし、又はゲート誘電体６８
は、第６図の構造体中に示されているように、ゲ
ート領域の所望の厚さに成長され得る。ソース及
びドレインの領域への接点６９を形成し、またゲ
ート電極７０を形成するために、第５Ｅ及び第５
Ｆの図のプロセスが用いられ得る。代わりに、二
酸化シリコンの又は窒化シリコン、酸化アルミニ
ウムのような他の物質と二酸化シリコンとの組合
せのゲート誘電体も、形成され得る。 第７Ａ乃至第７Ｇの図及び第８図は、バイポー
ラ集積回路を形成するために、セルフ・アライン
された配線のプロセスを用いたプロセスを、さら
に示す。プロセスは、NPNバイポーラ・トラン
ジスタを形成するように、示されている。しかし
ながら、代わりにPNPトランジスタも、トラン
ジスタの種々の成分及び関連する領域の極性を簡
単に逆にするだけで形成され得ることは、明らか
である。第７Ａ図は、非常に高密度のバイポーラ
集積回路を形成するために用いられることにな
る、シリコン基体の非常に拡大された部分を示
す。単結晶シリコンのＰ−基板７１は、その中に
形成されたサブコレクタのＮ＋拡散領域７２を有
する。それからエピタキシヤルのＮ層７３が基板
の頂上部に成長される。これらのプロセスは、例
えばNPNバイポーラ・トランジスタの形成にお
いては、標準のプロセスである。基板は、典型的
には、１乃至20Ω−cm程度の抵抗を有する〈100〉
結晶方向のシリコン・ウエハである。サブコレク
タの拡散領域は、典型的には、約10²⁰原子／cm³
の表面濃度を有するヒ素を用いて形成される。層
７３を形成するためのエピタキシヤル成長プロセ
スは、約1000℃乃至1200℃の温度でSiCl₄／H₂又
はSiH₄／H₂の混合物を用いるような通常の技術
である。エピタキシヤル成長の間に、Ｎ＋層中の
ドーパントはエピタキシヤル層中へ移動する。高
密度に集積された回路についてのエピタキシヤル
層の厚さは、３ミクロン又はそれ以下の程度であ
る。Ｐ＋領域はまた、埋設二酸化シリコンの分離
領域が形成されることになつている下の所定領域
の基板７１中にも形成され得る。これらのＰ＋領
域は表面反転及び電流漏れを防ぐ。熱的に成長さ
れた二酸化シリコン層のようなマスク（図示され
ず）が、エピタキシヤル層７３の表面に形成さ
れ、適当なフオトリソグラフイ及び食刻の技術に
より、マスク開孔がそれらに形成される。 次の一連のステツプは、単結晶シリコンの領域
を単結晶シリコンの他の領域から分離するための
分離手段の形成を含む。分離は、逆バイアスの
PN接合、部分的な誘電体分離若しくは完全な誘
電体分離である。用いられる誘電体物質は、二酸
化シリコン、ガラス等である。高密度に集積され
た回路にとつて好ましい分離は、誘電体分離であ
る。第７Ａ図は、誘電体領域７５がシリコン基体
の単結晶シリコン領域を互いに分離し、そして領
域７６がコレクタ・リーチ・スルー領域からベー
ス・エミツタ領域を分離している部分的な誘電体
分離を示している。この型の誘電体領域を形成す
る方法は、当分野には多くある。1971年７月７日
出願の米国特許出願通し番号第150609号又は米国
特許第3648125号に開示されているプロセスを用
いることが好ましい。代わりに、米国特許第
4104086号に開示されたプロセスを用いることも
できる。上記特許出願及び特許には、領域７５及
び７６についての部分的な誘電体分離を形成する
ためのプロセスが、詳細に述べられている。 サブコレクタ領域７２へのＮ＋コレクタ・リー
チ・スルー領域８３は、標準のリソグラフイ、食
刻及び拡散又はイオン注入の技術を用いて、形成
される。領域８３は、典型的には、燐ドーパント
で形成される。 この時点で、標準のリソグラフイ、食刻及び拡
散又はイオン注入の技術と共に二酸化シリコンの
マスクキングを用いて、Ｐ＋ベース領域８０が形
成される。図面に示されているように、ベース領
域は誘電体分離に隣接することが好ましい。それ
からマスキング及びリソグラフイ層が取り除かれ
る。熱的に成長された二酸化シリコン７８と化学
気相付着された窒化シリコン７９との合成層であ
る第１の絶縁層７７が、シリコン基体の表面上に
形成される。この絶縁層は代わりに、二酸化シリ
コン、窒化シリコン、三酸化アルミニウム等のよ
うな公知の絶縁物質のうちの１つ若しくはそれら
の組合せでも良い。二酸化シリコン層７８は、約
925℃の温度の酸素若しくは酸素と水蒸気の雰囲
気中で、熱的に成長される。二酸化シリコンを成
長させる第２の方法は、大気圧若しくはそれ以下
の圧力条件における約450℃でのSiH₄、O₂又は約
800℃の温度におけるSiH₂Cl₂、N₂Oの化学気相
付着プロセスの使用を含む。窒化シリコンの付着
は、通常、以下のプロセス条件を用いて化学気相
付着により形成される。即ち、米国特許第
4089992号に開示されているような、大気圧若し
くは低圧の条件での約800℃の温度における
SiH₄、NH₃及びN₂のキヤリヤ・ガスを用いるも
のである。 さて、ポリシリコンの被膜８２は、例えば、
500乃至1000℃の温度範囲の水素雰囲気中でシラ
ンを用いることにより、ウエハ全体上に付着され
る。ポリシリコンの実施厚は、8000乃至15000Å
であり、12000Åが好ましい。厚さが約15000Åよ
りも大きいなら、平坦性の問題を生じ、且つ高密
度の回路チツプを製造することを困難にする。も
し厚さが約5000Åよりも小さいなら、誘電体スタ
ツドの頂上部から導電層を選択的に除去する際
に、スタツドでない領域から導電層が除去されな
いように制御するのを困難にする。ポリシリコン
は第１の絶縁層７７の上に形成されるので、シリ
コン基体への電気接点は何も作られない。 ポリシリコンの表面に窒化シリコン層８４のよ
うな第２の絶縁層を形成するために、構造体は化
学気相付着の雰囲気中に置かれる。エミツタ領域
及びコレクタ・リーチ・スルー領域となるべき領
域の上の窒化シリコン層８４中に開孔を形成する
ために、標準のフオトリソグラフイ及び食刻の技
術が使用される。代わりに、化学気相付着された
二酸化シリコン、窒化シリコンのような他の物質
又はこれらの物質の組合せが、熱成長された二酸
化シリコン層の代わりに用いられ得る。第２の絶
縁層マスクの厚さは、典型的には、500乃至2000
Åである。構造体は、以下のような条件を典型的
には有するポリシリコンに対する反応性イオン若
しくはプラズマの食刻雰囲気中に置かれる。即
ち、例えば、Cl₂−アルゴン若しくはCCl₄−アル
ゴン、約10ミクロンの圧力、0.16ワツト／cm²の電
力密度及び10c.c.／分の流量速度のR.F.の平行プレ
ート構造であつて、1975年７月９日出願の米国特
許出願通し番号第594413号及び1977年８月８日出
願の米国特許出願通し番号第822775号に開示され
た装置を用いて行なうことである。反応性イオン
食刻プロセスは、誘電体層７９に達した時に終了
する。ポリシリコンの反応性イオン食刻について
は、ポリシリコン対SiO₂（又はSi₃N₄）の食刻速
度の比は10：１以上である。 この結果の構造体が、第７Ｂ図に示されてい
る。この図では、エミツタの窓及びコレクタ・リ
ーチ・スルーの窓は、シリコン構造体中に、水平
な表面８６及び垂直な表面８７を有する領域を形
成している。コンフオーマルな層８８が、実質的
に水平な表面８６及び実質的に垂直な表面８７の
両方に付着される。この層８８は、典型的には、
化学気相付着により形成される。このコンフオー
マルな層は、形成時に電気絶縁体又は絶縁体に変
換され得るようなものでなければならない。それ
は、二酸化シリコン、窒化シリコン、酸化アルミ
ニウム、ポリシリコンのような幾くつかの絶縁物
質のうちの１つか、又はこれらの物質の組合せで
ある。この例では、通常の化学気相付着される二
酸化シリコン層が用いられる。 第７Ｃ図は、このステツプの結果を示す。コン
フオーマルな層８８の厚さは、配線と配線とを分
離するような装置の設計目的に対して選択され
る。コンフオーマルな層の厚さは、約3000乃至
12000Åであり、好ましくは7000Åである。厚さ
は、用いられる特定の層に依存する。例えば、ポ
リシリコンの場合には、表面が最終的には酸化さ
れるので、絶縁体のコンフオーマルな被膜が初め
から付着される場合に比べて、より薄いポリシリ
コン層が用いられる。厚さが15000Åよりも大き
い場合には、より長い食刻時間が必要である。厚
さが5000Å以下では、隣接する配線ライン間の容
量が大きくなる。第７Ｃ図の構造体は、層８８の
物質に対する適当な反応性イオン食刻の雰囲気中
に置かれる。例えば、二酸化シリコンの食刻にお
いては、SiO₂：Siの食刻比が約10：１であるよ
うな条件が望ましい。SiO₂が確実に除去される
ためには過剰食刻が必要であり、乃至は食刻停止
表示器が用いられる。反応性イオン食刻プロセス
は、実質的に層８８の水平な部分を除去し、第７
Ｄ図に示されているようなシリコン基体上に狭い
寸法の垂直な領域のパターンを提供する。 次のステツプは、エミツタ９０及びコレクタ・
リーチ・スルー９２の領域を提供するものであ
る。熱拡散によりＮ＋エミツタ領域９０及びコレ
クタ・リーチ・スルー領域９２を形成することが
所望される場合には、層８８の反応性イオン食刻
はシリコン表面が露出するまで、ずつと行なわれ
る。そして、例えば1000℃におけるヒ素のカプセ
ル拡散のように、所望のエミツタの深さに依存し
てエミツタの拡散を行なう通常の条件で、ヒ素若
しくは燐のようなＮ型不純物の熱拡散プロセスが
使用される。エミツタ領域９０及びコレクタ・リ
ーチ・スルー領域９２を形成するために、不純物
を基体中へイオン注入することが望まれる場合に
は、薄い絶縁性のスクリーン層（図示されず）を
通してこれらの不純物を注入することが好まし
い。このスクリーンの形成は、薄いスクリーン層
を残すように水平な表面から絶縁体を除去する反
応性イオン食刻を行なうことにより、簡単に行な
われる。代わりに、絶縁体を完全に除去し、スク
リーンを形成するために薄い二酸化シリコンを成
長させることもできる。それから構造体は、イオ
ン注入装置内に置かれ、拡散領域９０及び９２を
形成するために、ヒ素、燐等のような所望の不純
物がスクリーン層を通過する。このようなイオン
注入プロセスの条件としては、50KeVの電力で
の9.5×10¹⁵原子／cm²のヒ素注入量があげられる。
ドライブ・イン・ステツプは、酸化雰囲気に続く
不活性ガス中での約1000℃の温度を含む。 第７Ｅ乃至第７Ｇの図及び第８図を参照する。
第７Ｅ図の構造体を形成するために、Si3N4層８
４のH₃PO₄食刻に続いて、パイロカテコール食
刻溶液による残つているポリシリコン層８２の除
去が必要である。第７Ｅ図の構造体を形成するよ
うに装置への接点開孔を開けるために、層７７は
湿質食刻、若しくは反応性イオン食刻又はプラズ
マ食刻される。第７Ｆ図の構造体を形成するため
に、狭い寸法の誘電体領域のパターン上に、配線
物質の全面被覆膜９４が付着される。好ましい配
線層は、蒸着又はスパツタリングによるクロム若
しくはアルミニウム−銅である。配線層は狭い寸
法の誘電体領域上及びそれらの間の領域内に全面
付着される。それで、第２の絶縁層で覆われない
狭い誘電体領域の間の領域内には、単結晶シリコ
ン基体内の素子への電気接点が形成される。第７
Ｆ図の構造体の表面は、配線層の上にプラスチツ
ク物質を全面付着することにより、平らにされ
る。このプラスチツク物質は、典型的には、フオ
トレジスト又はポリイミド等の物質である。フオ
トレジスト又はポリイミドの適用プロセスとして
通常行なわれているように、プラスチツク物質は
スピン・オン技術を用いて付着される。商業的に
利用できる1.0乃至2.0ミクロン程度のフオトレジ
ストが典型的には用いられる。そして、3000乃至
4000rpmの回転速度で適用され、1.3乃至1.5ミク
ロンの公称の膜厚が得られる。誘電体スタツド上
のプラスチツク層の厚さは、典型的には、1000乃
至3000Åである。 平らにされた構造体は、反応性イオン食刻雰囲
気中に置かれる。全てのプラスチツク層に対し酸
素雰囲気中で食刻が行なわれ、3000乃至5000Åが
除去される。誘電体スタツド上の導電層が露出さ
れるが、しかし酸素の食刻によつては影響されな
い。続いて、誘電体スタツド上の金属は、通常の
湿質化学食刻、プラズマ食刻、又は反応性イオン
食刻により、取り除かれる。この食刻の間に、残
つたプラスチツク層は、導電層のスタツドでない
領域をマスクするのに役立つ。代わりに、狭い寸
法の誘電体領域の頂上部に達するまで、反応性イ
オン食刻により、プラスチツク及び配線層を一律
に食刻しても良い。残つているプラスチツク物質
は、例えば、酸素灰化法又は他の適当なプロセス
により除去される。フオトレジストの灰化は、30
乃至60分の間、300乃至400ワツトで操作される商
業的に利用できるたる型のプラズマ食刻装置を用
いて、酸素雰囲気中で行なわれる。 プロセスの結果、第７Ｇ図の実質的に平らな構
造体となる。９５，９６及び９７は、各々エミツ
タ接点、ベース接点及びコレクタ接点である。第
８図は、構造体の平面図を示す。第７Ｇ図は、第
８図の７Ｇ−７Ｇに沿つた断面図である。 この結果、セルフ・アラインされた配線構造で
は、ベース接点上の導電物質がエミツタの端部か
ら約3500Å以内に設けられ、これにより本質的
に、装置の付随的な（extrinsic）ベース抵抗を
除去している。ベース抵抗の減少は、バイポーラ
装置の性能を向上させる主要な目的の１つであ
る。このように達成されたベース抵抗の減少は、
付随的なベース抵抗を減少させるために、ドープ
されたポリシリコン又はポリシリコンの金属シリ
サイドを用いる先行技術の構造体よりも、はるか
に勝れている。 第８図のレイアウトは、Ｎ＋エミツタ領域の上
の導電体がどのように、他のＮ＋領域即ちコレク
タの上の導電体から、及び配線と配線との間隔が
サブミクロンである間のＰベース領域から、分離
され得るかを示している。 第９Ａ乃至第９Ｈの図は、セルフドアラインさ
れた配線を有する集積された回路構造体を形成す
るためのプロセスを示す。第９Ａ図は、その製造
の中間段階におけるこのような集積回路の非常に
拡大された部分を示す。製造される特定の集積回
路構造体は、NPNバイポーラ・トランジスタ及
びシヨツトキ・バリア・ダイオードを含む。第９
Ａ図の構造体は、ある部分を除き、前記第７Ａ図
に開示された方法と同一の方法で製造された。そ
の主要な違いは、1971年６月７日に出願された米
国特許出願通し番号第150609号及び米国特許第
3648125号に開示された埋設酸化物分離プロセス
の選択である。このプロセスは、第９Ａ乃至第９
Ｈの各図の構造体に見られるように特徴的な“鳥
の頭”及び“鳥のくちばし”構造を生じる。第２
の主要な違いは、エミツタ、ベース及びコレク
タ・リーチ・スルーの接点についてと同様シヨツ
トキ・バリア・ダイオードについても開孔が第１
の絶縁被膜に形成されることである。さらに、エ
ミツタ及びベースの接点開孔は単一の開孔に変わ
つていることがわかる。第３の違いは、第９Ａ図
は、ベース領域とコレクタ・リーチ・スルー領域
との間に埋設酸化物分離構造を用いていないこと
である。同じ成分が示されているところは、第７
Ａ図と第９Ａ図との間では同じ番号が与えられて
いる。 第９Ａ図の構造体は、第９Ａ図に示された接点
開孔上に第１の絶縁層の部分を再成長させるため
に、925℃の温度で酸素乃至水蒸気のような熱酸
化雰囲気にさらされる。その結果、二酸化シリコ
ン層１００が形成される。さてポリシリコンの第
１の層１０２が、第１の絶縁層７７及び１００の
上に形成される。このポリシリコン層を形成する
ための好ましい方法は、その好ましい厚さ同様、
第７Ａ図に関し述べたものと同じである。実質的
に垂直及び実質的に水平な表面を形成するため
に、構造体は、前記第７Ｂ図に関し述べたような
反応性イオン食刻雰囲気中に置かれる。ポリシリ
コンの第１の層１０２中には、エミツタ及びコレ
クタ・リーチ・スルーの上の指定された領域に開
孔が形成される。第９Ｂ図の右側に示されている
ように、シヨツトキ・バリア・ダイオードが設け
られる領域は、ポリシリコン層で覆われたままで
ある。窒化シリコン層１０３は、ポリシリコンの
第１の層に対する食刻マスクとして用いられた。
それから構造体は、ポリシリコン層１０２のマス
クされていない表面全体に二酸化シリコン層１０
４を形成するために、通常の熱酸化にさらされ
る。窒化シリコン層１０５が、前記のように通常
の技術により、二酸化シリコン層１０４の頂上部
上にも化学気相付着される。ポリシリコンの第２
のコンフオーマルな層１０６が、二酸化シリコン
及び窒化シリコンの層１０４及び１０５上に付着
される。この一連のプロセス・ステツプの結果
が、第９Ｃ図に示されている。 さて狭い寸法の誘電体領域のパターンが、第９
Ｄ乃至第９Ｇの図に示されているステツプにより
形成される。第９Ｃ図の構造体は、層１０２を食
刻するプロセスと同じ反応性イオン食刻雰囲気中
に置かれる。典型的な食刻プロセスは、70乃至
120ミクロンHgの系の圧力でHeキヤリヤ・ガス
中のSF₆＋Cl₂及び0.14乃至0.18ワツト／cm²の電力
密度入力を用いる。R.F.並行プレート型の反応器
中で行なわれる。SF₆：Cl₂：Heは7.5：2.5：90.0
で、流量速度範囲は20乃至50c.c.／分である。ポリ
シリコン対Si3N₄の食刻速度の比は10：１以上で
ある。この結果の構造体が第９Ｄ図に与えられて
いる。この図では、垂直な表面上のポリシリコン
領域が残り、一方層１０６の水平な領域は全て、
反応性イオン食刻プロセスにより除去されてしま
つた。もし必要なら、ポリシリコンの狭い寸法領
域のパターンの部分を除去するために、フオトリ
ソグラフイ及び食刻の技術が用いられ得る。これ
は、第９Ｅ図に示されているようにポリシリコ
ン・パターンの一部分が除去された１０８におい
て示される。さてポリシリコン層のパターン１０
６は、ポリシリコン層１０６の表面を二酸化シリ
コン層１０９へ酸化するために、通常の温度での
熱酸化雰囲気にさらされる。二酸化シリコンへの
酸化は、第９Ｆ図の構造体に示されているよう
に、ポリシリコン領域全部を使う必要はない。接
点領域を覆う第１の絶縁層の部分として指定され
た領域上の絶縁層１００、即ち二酸化シリコン層
１００の部分は、CF４を用いる反応性イオン食
刻又は通常の湿質化学食刻のような、通常の二酸
化シリコン食刻により、取り除かれる。Ｎ＋エミ
ツタ及びコレクタ・リーチ・スルーの領域１１０
及び１１１の各々を形成するために、ヒ素又は燐
のドーパントを用いる熱拡散が行なわれる。又
は、スクリーン酸化と、ヒ素又は燐のイオンを用
いるイオン注入ステツプと、エミツタ及びコレク
タ・リーチ・スルーの領域１１０及び１１１を完
完に形成する、即ち活性化するための通常のアニ
ーリングサイクルとを用いても行なわれる。拡散
又はイオン注入の後に、Ｎ＋領域１１０及び１１
１の上に約300乃至400Åの薄い二酸化シリコン層
を形成するのが望ましい。これで第９Ｆ図の構造
体を形成するステツプが終了する。窒化シリコン
層１０５は、熱H₃PO₄を用いる食刻又はCF₄等の
食刻剤を用いるRIE（反応性イオン食刻）により、
除去される。さて、ポリシリコンの残つている第
１の層１０２を完全に除去するために、パイロカ
テコール食刻剤が使用される。この時点で、狭い
寸法の誘電体領域のパターンのみが、シリコン基
体の主表面に残つている。これらの領域は、二酸
化シリコン、窒化シリコン、及びポリシリコンの
残つている第２の層の内側の部の合成で構成され
ている。これらの領域の寸法は、典型的には、幅
が0.5乃至1.2ミクロン、高さが0.8乃至1.5ミクロ
ンの範囲である。エミツタ・ベース、コレクタ・
リーチ・スルー、シヨツトキ・ダイオードの領域
及び拡散抵抗体領域（図示されず）のような、
種々の接点開孔上に存在する二酸化シリコン層
は、フツ化水素酸の食刻剤を用いる通常の浸漬食
刻プロセスにより、除去される。 パラジウム、白金、チタン等のような接点金属
が付着され、焼成されて、以下の条件の下で食刻
される。PtSi接点配線が用いられるなら、反応を
示さない白金は、焼成後王水中で除去される。同
様に、他のシリサイドが用いられるなら、他の適
当な食刻剤が用いられる。接点金属は、500乃至
1000Åの厚さにスパツタ又は蒸着される。この結
果の接点は、これらの領域の各々の表面上に形成
された薄い金属シリサイド構造体である（図示さ
れず）。アルミニウム、アルミニウム−銅、又は
クロムとアルミニウム−銅のような金属が、シリ
コン基体の成分への開孔、第１の絶縁層７７及び
誘電体領域のパターンを含む主表面上に、全面付
着される。この付着の結果は、むしは平らでない
表面となる。表面は、第７Ｆ及び第７Ｇの図のプ
ロセスに関して述べたように、プラスチツク物質
を付着することにより平らにされる。プラスチツ
ク物質は、第７Ｇ図のプロセスに関して述べたよ
うに、典型的には、酸素の反応性イオン食刻によ
り除去される。この結果の構造体が第９Ｈ図に示
されている。電気装置への接点は、狭い寸法の領
域に対してセルフ・アラインされる。構造体は実
質的に平らである。第９Ｈ図に示された構造体
は、シヨツトキ陽極接点が１１３であるシヨツト
キ・バリア・ダイオード領域１１２、並びにエミ
ツタ接点１１４、ベース接点１１５及びコレク
タ・リーチ・スルー接点１１６を有するNPNト
ランジスタへの接点を含む。 第１０乃至第１２の図は、集積されたシヨツト
キ・バリア・ダイオード及びＰ拡散抵抗を有す
る、ダブル・エミツタ・メモリ・セルのレイアウ
ト及び回路の設計を示す。第１０及び第１１の図
のレイアウトは、第９Ａ乃至第９Ｈの図に示され
たプロセスを製造に使用している。第９Ｇ及び第
９Ｈの図並びに第１０乃至第１２の図では、同じ
番号が同じ成分を示す。 第１０図は、埋設酸化物分離７５、ベース領域
８０、E2エミツタ領域１１０、Ｎ＋コレクタ・
リーチ・スルー接点１１１、イオン注入された抵
抗体Ｒ１及びＲ２、並びに狭い寸法の領域１０９
のパターンを示す。エミツタＥ１は、スペースの
関係上、断面図の第９Ｇ又は第９Ｈの図には示さ
れていないことに、注意すべきだ。それは、示さ
れているＥ２と同じである。 第１１図は、食刻技術によるパターンの部分の
選択的な除去後のスタツド１０９のパターンを示
す。この図には、エミツタ１１４、ベース１１５
及び抵抗体Ｒ１，Ｒ２、コレクタ１１６のNPN
接点、並びにシヨツトキ・ダイオードの陽極接点
１１３が示されている。第２レベルの配線は水平
に走り、開口１３０及び１３２を通して、抵抗体
へ正のバイアス（VCC）を提供するように用い
られている。第２レベルの配線はまた、第１１図
に示されているように、開孔１３４を通して２つ
のエミツタをワード・ラインＷ／Ｌに接続する。
ビツト・ラインＢ／Ｌ１、Ｂ／Ｌ２及びセルの相
互接続は、第１レベルの配線で行なわれる。第１
及び第２のレベルの配線パターンを画成するため
に、リフト・オフ・プロセスが用いられる。リフ
ト・オフ・プロセスは、このようなプロセスの１
例である米国特許第4004044号公報によりさらに
良く理解され得る。第１２図は、第１１図に示さ
れたセルの電気的な等価回路を示す。 上記のプロセスには、数多くの変化が存在す
る。高密度に集積された回路における最も臨界的
な問題の１つは、エミツタの構造である。第１３
Ａ乃至第１３Ｄの図は、セルフ・アラインされた
配線プロセスのエミツタを形成する改良された方
法を示す。エミツタの大きさは、電流密度を考慮
して決められる。2.5ミクロンの最小ライン幅の
グランド・ルール（ground rule）を用いると、
2.5ミクロンのエミツタ幅のラインが考えられる。
そしてこの結果、0.9ミクロンのセルフ・アライ
ンされた配線構造を用いた装置の大きさを生じ
る。この狭くされるエミツタの問題を解決するた
めに、ベース接点については電流密度が無視でき
るので、ベース接点は減少され得る。上記プロセ
スで示されたように、“内側”というよりもむし
ろ“外側”からエミツタの狭い寸法の誘電体領域
即ち側壁が決められるなら、これは達成され、ベ
ース接点窓は装置の特性を変化させることなく減
少され得る。そして20％の密度向上が達成され
る。この有利な密度向上を達成するために、プロ
セスは次のように変更される。ベース拡散及び再
酸化の後、ベースの二酸化シリコンは食刻により
除去され、約250Åの二酸化シリコン層１２０へ
再酸化される。ポリシリコンの第１の層１２１が
その上に付着される。それから窒化シリコン層１
２２が、ポリシリコン層１２１の表面上に形成さ
れる。それから接点開孔が、フオトリソグラフイ
及び食刻の技術により、窒化シリコン層１２２中
に画成される。そしてシリコン基体の主表面上に
実質的に水平及び実質的に垂直な領域を形成する
ために、ポリシリコン層１２１は、二酸化シリコ
ン層１２０まで反応性イオン食刻される。さてプ
ロセスは、第７Ａ乃至第７Ｆの図の実施例に示さ
れたような二酸化シリコンの絶縁体等のコンフオ
ーマルな層、又は第９Ａ乃第９Ｈの図の実施例に
示されたような二酸化シリコン、窒化シリコン及
びポリシリコンの狭い寸法の誘電体領域の合成パ
ターンを用いて、続けられる。例示のために、狭
い寸法の誘電体合成領域のパターンが番号１２４
として示されている第１３Ｂ図の構造体を結果と
して生じるように、第９Ａ乃至第９Ｈの図の実施
例が示されている。主表面全体の上に約1.2ミク
ロンの厚さの被膜を形成するために、通常の技術
により、フオトレジスト又はポリイミドのような
プラスチツク物質１２５が表面上に回転付着され
る。ポリシリコン層１２１上の窒化シリコン層１
２２の頂上表面が露出するために、反応性イオン
食刻ステツプが使用される。それから第１３Ｂ図
に示されているように、窒化シリコン層１２２
は、それを完全に除去するために、反応性イオン
食刻される。そしてポリイミド又はフオトレジス
トの層１２５は、酸素灰化により除去される。ポ
リシリコン層１２１は、パイロカテコール溶液等
中で除去される。エミツタ１２７は、薄い二酸化
シリコン層１２０を通して注入される。これは、
パイロカテコールが二酸化シリコン物質を実質的
には食刻しないので、可能である。ベース接点領
域１２８又はシヨツトキ・バリア・ダイオード領
域（図示されず）に対するこのエミツタのイオン
注入は、熱二酸化シリコン層１２０及び窒化シリ
コンによりマスクされる。900℃乃至1000℃の温
度のエミツタアニーリング・ステツプ後に、不所
望の窒化シリコンは熱H₃PO₄中で除去され、そ
してエミツタの二酸化シリコン層１２０は反応性
イオン食刻により除去される。残つているベース
及びシヨツトキ・バリア・ダイオードの二酸化シ
リコン層１２０は、プロセスのその部分を終了す
るために、浸漬食刻され得る。配線物質の全面付
着並びに第７Ａ乃至第７Ｆの図及び第９Ａ乃至第
９Ｈの図に関して示された反応性イオン食刻の技
術により、第１３Ｄ図のセルフ・アラインされた
配線構造体は終了され得る。第１３Ｄ図からわか
るように、NPNトランジスタ装置の大きさは、
エミツタの大きさを変えることなく、選択したグ
ランドルールの最小幅以下に減少される。プロセ
スはまた、エミツタ領域への可能な食刻の必要を
省くプロセスの間に、指定されたエミツタ領域を
保護する利点を有している。 セルフ・アラインされた配線プロセスを用いて
改良されたエミツタ構造を形成するための他の実
施例が、第１４Ａ乃至第１４Ｃの図に示されてい
る。このプロセスから結果として得られる構造体
は、エミツタ接点開孔に単結晶シリコンへのポリ
シリコン接点の自動的な位置合せを生じる。プロ
セスは、狭い寸法の誘電体領域即ち側壁構造体１
３０のパターンによる、第７Ａ乃至第７Ｆの図及
び第９Ａ乃至第９Ｈの図に示されたものと同じで
ある。第１の絶縁層１３１は、その上に形成され
たポリシリコンの第１の層１３２及びポリシリコ
ン層の上に付着された窒化シリコン層１３３を有
している。Ｐ型のベース領域１３４を含む集積回
路構造体のその部分のみが、第１４Ａ乃至第１４
Ｃの図に簡単に示されている。第１４Ａ図の構造
体を形成するために、エミツタ接点開孔が浸漬食
刻して開けられる。例えば約500Åの薄い厚さの
ポリシリコンの第２の層１３５が、第１４Ｂ図に
示されているように形成される。熱酸化により、
約250Åの二酸化シリコンのエミツタ・スクリー
ン１３６が、ポリシリコン層１３５の上に形成さ
れる。それからＮ又はＰの所望のドーパントが、
二酸化シリコンのスクリーン層１３６を通してポ
リシリコン層１３５中へイオン注入される。ヒ素
のエミツタに対する典型的な注入条件は、
50KeVのエネルギーで注入される1.0×10¹⁶イオ
ン／cm²の注入量、又は浅い装置に対する70KeV
での ⁷⁵As＋の5.0×10¹⁵イオン／cm²の注入量であ
る。フオトレジスト物質、ポリイミド等のような
適当なプラスチツク物質の約0.8乃至1.2ミクロン
の平坦化膜が、通常のスピン・オン・プロセスに
より付着される。それから構造体は、第１４Ｂ図
に示されているように、二酸化シリコン層１３６
までプラスチツク層１３７を除去するために、反
応性イオン食刻雰囲気中に置かれる。反応性イオ
ン食刻は典型的には、平行なプレートの装置を用
いて酸素雰囲気中で行なわれる。二酸化シリコン
のエミツタ・スクリーン層１３６、ポリシリコン
層１３５及び窒化ジリコン層１３３を除去するた
めに、第１４Ｂ図の構造体は、四フツ化炭素
（CF₄）の反応性イオン食刻雰囲気にさらされる。
残つているプラスチツク層１３７の真下の層１３
５及び１３６のみが、このステツプの後も構造体
上に残つている。プラスチツク・レジスト物質１
３７は、前記のように適当な酸素の灰化プロセス
により除去される。そして熱い酸の浄化ステツプ
が提供される。セルフ・アラインされたポリシリ
コンのエミツタ接点１３５から拡散によりＮ＋エ
ミツタ１３８を形成するために、構造体はアニー
ルされる。ポリシリコンの第１の層１３２はパイ
ロカテコール食刻剤により除去され、残つている
二酸化シリコン層１３６は、緩衝されたフツ化水
素酸である適当な通常の食刻剤又は反応性イオン
食刻により除去される。それから、ベース領域に
セルフ・アラインされた接点、ポリシリコンのエ
ミツタ接点１３５、コレクタ・リーチ・スルーの
接点（図示されず）及び高密度に集積された回路
構造体のその他の接点を形成するために、第７Ｆ
及び第９Ｈの図に関して示されたように、セル
フ・アラインされた配線層が形成される。 以下に、今まで述べてきたプロセスの例を示
す。 例 セルフ・アラインされた配線の高密度集積回路
構造体として実行可能な構造体が、シリコン基体
上に形成された。400Åの第１絶縁層が、シリコ
ン基体上に熱酸化により形成された。10400Åの
ポリシリコンの第１の層が、低圧化学気相付着に
より付着された。1600Åの窒化シリコン層（示さ
れず）が、NH₃＋Si3H₄の雰囲気中1000℃の条件
で化学気相付着プロセスにより付着された。フオ
トレジスト層は酸素灰化法により除去された。窒
化シリコン層をマスクとして用いて、0.14乃至
0.18ワツト／cm²及び平行なプレートのR.F.反応器
中の圧力が約50乃至100ミクロンHgの条件で、
SF₆＋Cl₂の反応性イオン食刻雰囲気に、ポリシ
リコン層はさらされた。ポリシリコンの第１の層
はこのように食刻され、基体上に実質的に水平及
び実質的に垂直な表面を形成した。構造体は、ポ
リシリコン層の表面に800Åの二酸化シリコン層
を形成するために、熱酸化雰囲気中に置かれた。
熱酸化の条件は、湿質HCL（１：１）の熱酸化雰
囲気中において925℃、20分であつた。500Åの厚
さの窒化シリコン層は、H₂のキヤリヤ・ガスに
SiH₄＋NH₃を用いた1000℃における化学気相付
着により付着された。7000Åの厚さのポリシリコ
ンの第２層が、N₂のキヤリヤ・ガスにSiH₄を用
いた625℃における低圧化学気相付着により付着
された。ポリシリコンの第２層は、狭い寸法の誘
電体領域即ち側壁のパターンを形成するために、
約0.14乃至0.18ワツト／cm²、約50乃至100ミクロ
ンHgの圧力の平行なプレートの反応器中におけ
る、90％H₂中のSF₆＋Cl₂（7.5％、2.5％）の反応
性イオン食刻の雰囲気にさらされた。ポリシリコ
ンの第２層は、側壁上に二酸化シリコン表面を形
成するために酸化され、その結果、最終的な側壁
構造を生じる。側壁の反応性イオン食刻ステツプ
及び再酸化の間に食刻ストツプ及び酸化障壁とし
て働らく薄い約500Åの窒化シリコン層は、約40
ミクロンHgの圧力、0.18乃至0.26ワツト／cm²の範
囲の電力密度、20乃至40c.c.／分のガス流速である
CF₄等の雰囲気を用いた平行なプレートの反応器
中における反応性イオン食刻により、除去され
る。反応性イオン食刻による除去は、接点領域の
アンダーカツトを無くしてくれる。ポリシリコン
上の残つているSi₃N₄層は、熱せられた（165℃）
H₃PO₄を用いて除去される。ポリシリコン層は、
約115℃に加熱されたパイロカテコール食刻溶液
を用いて除去される。食刻溶液は、エチレンジア
ミン、パイロカテコール及びイオン化されていな
い（deionized）水（7.5ml：2.5g：１mlの比）を
含む。アルミニウム層が、第１絶縁層及び側壁の
全表面上に真空蒸着で全面付着される。このアル
ミニウム層の厚さは約8000Åである。狭い寸法の
合成領域は、二酸化シリコン、窒化シリコン、ポ
リシリコンの第２層及びポリシリコンの第２層の
酸化から形成された二酸化シリコン層より成る。
ポリイミド層は通常のスピン・オン・プロセスに
より適用される。構造体は反応性イオン食刻され
る。食刻は、約40ミクロンHgの圧力及び500ワツ
トの入力電力で、酸素雰囲気を用いる平行なプレ
ートの反応器中で行なわれる。写真中の白い塊
は、試料の準備中に生じたシリコン片である。塊
は、本来の構造体における欠陥ではない。金属層
は、800mlの燐酸、50mlの硝酸、50mlの酢酸、100
mlのイオン化されていない水、45℃の温度の表面
活性剤２乃至３mlを含む溶液を用いて食刻され
る。残つているポリイミド層は、たる（barrel）
型のプラズマ食刻装置、酸素雰囲気及び300乃至
400ワツトの入力電力を用いる典型的な酸素灰化
プロセスにより除去される。金属の側壁即ち狭い
寸法の領域が、互いに金属接点領域を分離してい
る。 ポリシリコンの第１の層のRIE（反応性イオン
食刻）の間、熱二酸化シリコンに対するポリシリ
コンの食刻速度の比が10倍より大きいので、エピ
タキシヤル・シリコン基体への影響は、食刻スト
ツプとして働らく二酸化シリコン層のような第１
の絶縁層により防げる。ポリシリコンの第１の層
の食刻後に成長された800ÅのSiO₂及び500Åの
Si₃N₄の膜は、エミツタ・ベース接合に対して表
面安定化を提供する。さらに、500ÅのSiN膜は、
側壁形成の間に食刻ストツプ及び接点の酸化障壁
として働らく。ポリシリコンの第２の付着は主
に、狭い寸法の絶縁領域の幅を決める。3700Åの
再酸化層は、ポリシリコンの第１の層の除去の
間、ポリシリコンの第２層を保護する。他の全て
の領域もまた、ポリシリコンの第１の層の除去の
間にSiO₂又はSiO₂／Si₃N₄の層により保護され
る。 金属の付着後、金属はスタツドの側面上では実
質的により薄くなる。スタツド間の金属ライン幅
は、3.0μmのフオトリソグラフイ画成開孔から
1.4μmまで減少された。これらの試料のスタツド
幅は0.8μmであり、高さは約1.1μmである。 隣接する金属ラインの完全な分離を達成するた
めに、スタツドの頂上から全ての金属が除去され
た。幾くつかの異なる形状の構造体について、電
気的な連続性のテストが行なわれた。金属のシヨ
ートは全く見つからなかつたし、二酸化シリコン
の第１の絶縁層１４２のブレークダウンが約25V
で起つた後においてのみ、構造体はテストがうま
く行かなかつた。曲線のグラフが第１５図に示さ
れている。 制限されずに立つた側壁のスタツド構造体が製
造された。反応性イオン食刻及び側壁のポリシリ
コンの食刻の間に、下のエピタキシヤル層は、全
ての領域にSiO2膜が存在するので、影響されな
い。スタツドの高さは1.1μmであり、幅は0.8μm
であつた。 さらに、金属ラインの分離を得るために、スタ
ツド領域の上の金属の選択的な露出及び除去が達
成され得ることが、示された。金属ラインの幅
は、公称値から1.6μmも減少され得る（3μmから
1.4μmへ）。さらに、完全な金属の適用範囲が全
ての接点領域で得られる。全ての金属の像は、
“ピーク”の金属の食刻後、それらの大きさに独
立に得られた。 ［本発明の実施例］ さて、第１６Ａ図乃至第１６Ｅ図を用いて、本
発明の実施例を含む、ポリシリコン・ベース接点
がセルフ・アラインされた集積バイポーラ・トラ
ンジスタ及びその製造方法を示す。第９図に示し
た方法では、分離層の側壁部分の形成の間に、ポ
リシリコン層１０２を支持体として使用（第９Ｆ
図）、その後除去して（第９Ｇ図）、代わりに接点
配線を設けている（第９Ｈ図）。これに対して、
第１６Ａ図乃至第１６Ｅ図に示したプロセスで
は、ドープト・ポリシリコン層２０２をセルフ・
アラインしたベース接点として使用している。こ
のポリシリコン層は、分離層の側壁部分を形成後
も、除去されない。第１６Ａ図乃至第１６Ｅ図に
示したプロセスでは、公知の反応性イオン食刻プ
ロセスを使用することができる。それで、製造さ
れたバイポーラ・トランジスタは、以下に示すよ
うに、エミツタ領域又はベース領域が薄くなる
（トランジスタのパラメータを劣化させるような）
こともなければ、表面安定化層にピンホールが形
成される（配線をシヨートさせるような）ことも
ない。 第１６Ａ図、製造の中間段階における集積回路
の非常に拡大した部分を示す。第１６Ａ図の構造
体は、次の２つの主要な点を除いて、第９Ａ図に
示したのと同じ方法で製造している。即ち、第１
の点は、Ｐ＋ベース領域８０が第１６Ａ図の集積
構造体には存在しないことである。これは、ポリ
シリコン・ベース接点構造体にセルフ・アライン
したベース領域が、第１６Ｃ図に関して述べるよ
うに、本発明によるプロセスの途中で形成される
からである。もしセルフ・アライン・ベース領域
が必要でないなら、第９Ａ図に示したように、ベ
ース領域を形成することができる。第２の点は、
熱成長した二酸化シリコン層７８及び化学気相付
着した窒化シリコン層７９が、Ｎ＋コレクタ・リ
ーチ・スルー領域８３の上では開けられていない
ことである。 さて、第１６Ｂ図では、集積回路が設けられる
エピタキシヤル領域７３の少なくとも１部分の露
出表面に、Ｐ＋ドープしたポリシリコンの第１の
層２０２を形成している。ポリシリコン層２０２
を形成する好ましい方法は、いくつかの点を除い
て、第９Ｂ図のポリシリコン層１０２に関して述
べたのと同じである。即ち、第１の点は、トラン
ジスタのベース接点とするために、ポリシリコン
層２０２をＰ＋にドープすることである。ポリシ
リコンのＰ＋ドーピングは、周知のプロセスに従
つて行われる。例えば、イオン（典型的にはホウ
素）を注入したり、Ｐドーパント（典型的には
BBR₃）を拡散したり、Ｐドーパント（典型的に
はB₂H₆）を用いてポリシリコン自体を成長させ
たりして、行われる。ポリシリコンのドーピング
をイオン注入で行うときには、ポリシリコンを酸
化した（二酸化シリコンの）薄い（ほぼ1600Å）
層２０３を形成して、この薄い層を通してイオン
注入を行うと良い。ポリシリコンのドーピングを
不純物拡散で行うときにも、ドープト・ポリシリ
コン層２０２と続いて形成される窒化シリコン層
１０３との間の界面層として働くように、二酸化
シリコン層２０３を形成する。さらに、第２の点
は、第１６Ｂ図におけるエピタキシヤル領域７３
の露出部分に、第９Ｂ図に示された二酸化シリコ
ン層１００を成長させていないことである。これ
は、ポリシリコン層２０２がトランジスタのベー
ス接点であつて、シリコン基板の露出表面と電気
的に接触しなければならないからである。最後
に、第３の点は、ポリシリコン層２０２の好まし
い厚さがほぼ4000Åであることである。 ポリシリコン層２０２に開口２０４を形成する
ために、第９Ｂ図に関して述べたように、構造体
を反応性イオン食刻雰囲気中に置いて、半導体基
板の表面を露出する。ポリシリコン層２０２の表
面安定化のためばかりでなくポリシリコン層２０
２の食刻マスクとしても、窒化シリコンの薄い
（ほぼ1600Å）層１０３を使用する。 さて第１６Ｃ図では、ベース領域が形成してあ
る。ベース領域を形成する１つの方法としては、
ポリシリコン層２０２の開口２０４を通してイオ
ン（典型的にはホウ素）を注入し、実質的ベース
領域２０６ａを形成するものである。イオン注入
に先立つて、ポリシリコン層２０２の覆われてい
ない表面並びに半導体基板の露出表面を通常のよ
うに熱酸化することにより、二酸化シリコンの薄
い（ほぼ500Å）層２０５をそれらの表面に形成
しても良い。二酸化シリコン層２０５は、次のよ
うな汚染を低減するスクリーン酸化物として働
く。即ち、スパツタ又は他の汚染物質による半導
体基板の露出表面における汚染である。熱酸化ス
テツプの間に、ポリシリコン層２０２中のＰ型ド
ーパントがエピタキシヤル領域７３中に拡散し
て、付随的ベース領域２０６ｂを形成する。 ベース領域を形成する他の方法としては、ポリ
シリコン層２０２の開口２０４を通して不純物
（典型的にはBBr3）を拡散させ、実質的ベース領
域２０６ａを形成するものである。拡散ステツプ
の間に、ポリシリコン層２０２中のＰ型ドーパン
トがエピタキシヤル領域７３中に拡散して、付随
的ベース領域２０６ｂを形成する。それから、ポ
リシリコン層２０２の覆われていない表面並びに
半導体基板の露出表面を通常のように熱酸化する
ことにより、二酸化シリコンの薄い（ほぼ500Å）
層２０５をそれらの表面に形成しても良い。この
二酸化シリコン層２０５は、シリコン基板と次に
付着される窒化シリコンとの間の界面層として、
また、エピタキシヤル領域７３の露出表面に対す
る付加的な表面安定化層として、働く。 それから、通常の技術によつて、二酸化シリコ
ン層２０５の上に窒化シリコンの薄い（ほぼ500
Å）層１０５を化学気相付着する。代わりに、二
酸化シリコン層２０５を用いないなら、開口２０
４の側壁並びに開口内におけるエピタキシヤル領
域７３の表面に、窒化シリコン層１０５を直接付
着しても良い。なお、窒化シリコンの薄層を半導
体基板の他の部分に形成しても良いことに注意さ
れたい。従つて、窒化シリコンとしては、層７９
及び１０３の厚さに、ほぼ500Åの厚さが加わる。
どちらの場合にも、コンフオーマルな窒化シリコ
ン層が、半導体基板の露出表面全体に形成され
る。 それから、窒化シリコンの薄い層の上にポリシ
リコンのコンフオーマルな第２の層を形成する。
その結果を、第１６Ｃ図に示す。第１６Ｃ図の構
造体を、ポリシリコンの第１の層２０２を食刻し
たプロセスと同じ反応性イオン食刻の雰囲気中
に、置く。典型的な反応性イオン食刻プロセス
は、Heキヤリア・ガス中にSF₆＋Cl₂を用い、系
の圧力を70乃至120ミクロンHgにして、入力電力
密度として0.14乃至0.18ワツト／cm²を印加する。
R.F.平行電極型の反応炉で行われる。流量の範囲
は、20乃至50c.c.／分であり、SF₆：Cl₂：Heは、
2.5：7.5：90.0である。ポリシリコン：窒化シリ
コンの食刻速度比は、10：１よりも大きい。この
結果得られる構造体を第１６Ｄ図に示す。開口２
０４の側壁におけるポリシリコンの第２の層１０
６が残つて、ポリシリコンの第１の層２０２の上
並びに実質的ベース領域２０６ａの上における、
ポリシリコンの第２の層は、除去されている。 それから、第１６Ｄ図の構造体を通常の熱酸化
温度で熱酸化して、ポリシリコンの第２の層１０
６の表面を二酸化シリコン層１０９に酸化する。
第１６Ｅ図に示すように、二酸化シリコンへの酸
化は、ポリシリコンの第２の層全体にわたつて行
う必要はない。次に、CF₄反応性イオン食刻を用
いてSi₃N₄層１０５を除去し、さらに湿質化学食
刻を用いて開口２０４内のSiO₂層２０５（もし
存在するなら）を除去して、エミツタ接点のため
に開口２０４内のそれらの層に穴を開ける。それ
から、例えば、ヒ素又はリンのドーパントを熱拡
散することによつて、又はヒ素又はリンを薄いス
クリーン酸化物を通してイオン注入することによ
つて、Ｎ＋エミツタ領域１１０を形成する。エミ
ツタ領域形成後、通常のアニーリング・サイクル
（例えば、950℃で60分）を行なつて、第１６Ｅ図
に示すように、エミツタ領域１１０、実質的ベー
ス領域２０６ａ及び付随的ベース領域２０６ｂを
各々の適切な深さにドライブする。それから、フ
オトレジスト・マスクを用いて、残りの接点領域
（例えば、ベース接点２０７乃至はコレクタ接点
２０８）を画成する。これらの接点領域の食刻
は、典型的には、反応性イオン食刻を用いて行わ
れる。通常の技術を用いて、これらの接点領域に
配線を施す。 第１６Ａ図乃至第１６Ｅ図に関して述べたプロ
セスについて、注目すべき点を以下に示す。 １ 第９Ａ図乃至第９Ｈ図に関して述べたプロセ
スに比べて、ポリシリコンの第１の層は、分離
層の側壁部分に対する支持体としては用いられ
ず、また後で除去されもしない。むしろ、ポリ
シリコンの第１の層は、バイポーラ・トランジ
スタのセルフ・アライン・ベース接点を形成す
る。 ２ 第１６Ａ図乃至第１６Ｅ図に関して述べたプ
ロセスによつて、次のようなバイポーラ・トラ
ンジスタが形成される。即ち、ポリシリコン・
ベース接点がベース領域にセルフ・アラインさ
れ、エミツタ領域もまた、ベース及びエミツタ
の接点に対してセルフ・アラインされているも
のである。このように、高性能でコンパクトな
トランジスタを形成できる。 ３ ポリシリコンの第２の層を食刻するために使
用する反応性イオン食刻では、シリコン対窒化
シリコンの食刻速度比を大きくするだけで良
い。これは、通常の反応性イオン食刻プロセス
を用いて、容易に達成できる。この結果、窒化
シリコンの表面安定化層を薄くしたり、又は半
導体基板のベース領域乃至はエミツタ領域を薄
くしたりすることが、起きない。 ４ 半導体基板表面に位置するドープト・ポリシ
リコンのような接点層における開口の側壁に、
絶縁層を形成する必要があるときにはいつで
も、第１６Ａ図乃至第１６Ｅ図に関して述べた
プロセスを使用することができる。例えば、以
下のように絶縁層を形成するのである。即ち、
開口の側壁並びに開口内における半導体基板の
表面にコンフオーマルな窒化シリコン層を形成
し、窒化シリコン層の上にポリシリコンの第２
の層を形成し、ポリシリコンの第２の層を反応
性イオン食刻して、ポリシリコンの第２層を熱
酸化するのである。

【図面の簡単な説明】

第１図及び第２図は、接点の絶縁分離が広いバ
イポーラ・トランジスタ構造体を概略的に示す。
第３図は、接点が狭い絶縁体で分離されたバイポ
ーラ・トランジスタ構造体を概略的に示す。第４
図は、第１及び第２の図に示された構造体と第３
図の構造体との間の電流スイツチ・エミツタ・フ
オロア論理ゲート機能の比較を示す。第５Ａ乃至
第５Ｆの図は、第６図の装置構造を形成するため
のプロセスを示す。第６図は、接点が狭い絶縁体
で分離された電界効果トランジスタを示す。第７
Ａ乃至第７Ｇの図は、接点が狭い絶縁体で分離さ
れた装置構造体を製造する他のプロセスを示す。
第８図は、第７Ａ乃至第７Ｇの図のプロセスの結
果の平面図を示す。第９Ａ乃至第９Ｈの図は、接
点が狭い絶縁体で分離された製品を形成するため
のさらに他のプロセス及びその結果出来る構造体
を示す。第１０及び第１１の図は、第１２図のメ
モリ・セルの製造の２つの異なる段階における水
平方向のレイアウトを示す。第１２図は、メモ
リ・セルの回路図を示す。第１３Ａ乃至第１３Ｄ
の図は、さらに小さなバイポーラ・トランジスタ
を作るプロセスを示す。第１４Ａ乃至第１４Ｄの
図は、セルフ・アラインされたポリシリコンのエ
ミツタ接点の形成方法を示す。第１５図は、テス
ト・パターンについての連続性のテスト結果を示
すグラフである。第１６Ａ図乃至第１６Ｅ図は、
本発明の実施例を含む集積バイポーラ・トランジ
スタの製造プロセスを示す。 １０５……窒化シリコンの薄い層、１０６……
ポリシリコンの第２の層、１０９……二酸化シリ
コン層、２０２……Ｐ＋ドープしたポリシリコン
の第１の層、２０４……開口。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の装置領域上の接点層における、
   前記装置領域の所定部分を露出した開口の底面及
   び側壁に、絶縁分離層を形成し、前記底面におけ
   る前記絶縁分離層を反応性イオン食刻して、前記
   側壁に絶縁分離部分を形成する方法において、 前記絶縁分離層の物質として、絶縁物質に変換
   可能な半導体物質を用い、前記絶縁分離層を形成
   する段階の前に、少なくとも前記底面及び側壁
   に、前記半導体物質についての反応性イオン食刻
   の影響を受け難い物質から成る保護層を形成する
   段階を設けるとともに、前記絶縁分離層を反応性
   イオン食刻する段階の後に、前記側壁に残つた前
   記半導体物質の少なくとも表面を前記絶縁物質に
   変換する段階を設けたことを特徴とする、前記の
   方法。 ２ 前記接点層がドープされたポリシリコンから
   成り、前記半導体物質がポリシリコンであり、前
   記反応性イオン食刻の影響を受け難い物質が窒化
   シリコンである、特許請求の範囲第１項記載の方
   法。 ３ 前記装置領域がコレクタ領域であり、前記接
   点層がベース接点である、特許請求の範囲第１項
   又は第２項記載の方法。