JPH0312781B2 - - Google Patents
Info
- Publication number
- JPH0312781B2 JPH0312781B2 JP61032066A JP3206686A JPH0312781B2 JP H0312781 B2 JPH0312781 B2 JP H0312781B2 JP 61032066 A JP61032066 A JP 61032066A JP 3206686 A JP3206686 A JP 3206686A JP H0312781 B2 JPH0312781 B2 JP H0312781B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- conductor
- lead frame
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
A 産業上の利用分野
本発明は、環境中の汚染源の侵入に対する抵抗
性と、チツプの周囲から遠くにあるチツプ端子に
電気的に接触する能力を有する、パツケージされ
た半導体に関するもので、さらにアルフア線に対
する障壁としてのアルフア・バリアを有し、貴金
属を節約し、組立てが容易で、電気的、機械的、
熱的性能のすぐれた封入チツプとなるパツケージ
に関するものである。
性と、チツプの周囲から遠くにあるチツプ端子に
電気的に接触する能力を有する、パツケージされ
た半導体に関するもので、さらにアルフア線に対
する障壁としてのアルフア・バリアを有し、貴金
属を節約し、組立てが容易で、電気的、機械的、
熱的性能のすぐれた封入チツプとなるパツケージ
に関するものである。
B 従来技術
半導体チツプを保護コーテイングで封入する前
に、チツプ上にリードを位置決めし、取付けるた
め、いくつかの方法が用いられている。
に、チツプ上にリードを位置決めし、取付けるた
め、いくつかの方法が用いられている。
現在使用されている方法は、中央にタブを有す
るリード・フレームを用いるもので、半導体チツ
プを封入前に取付けて使用する。本明細書の実施
例の項の最初に第3図および第4図を参照して説
明するように、従来技術では、半導体チツプの周
囲近くにある端子パツドを、リード・フレームに
ある対応するフインガに接続する方法が知られて
いる。
るリード・フレームを用いるもので、半導体チツ
プを封入前に取付けて使用する。本明細書の実施
例の項の最初に第3図および第4図を参照して説
明するように、従来技術では、半導体チツプの周
囲近くにある端子パツドを、リード・フレームに
ある対応するフインガに接続する方法が知られて
いる。
従来技術による半導体パツケージに共通の問題
は、金属リード・フレームのリード線の出口とな
る金型のパーテイング・ラインに沿つて、亀裂を
生じることであつた。他の問題は、外部から半導
体チツプへ、金属リード線に沿つて環境中の汚染
源が侵入する径路が比較的短かいことである。さ
らに他の問題は、チツプ表面上のチツプ外周から
遠い場所にあるチツプの端子パツドへ、金属リー
ド・フレームのフインガから導体を確実に形成す
ることができないことである。さらに、金属リー
ド線をチツプ端子に接続するために必要なワイ
ヤ・ボンド・リードが比較的長いため、交互に入
出力端子を割当てるために、ワイヤ・ボンド・リ
ードを交差させることができない。
は、金属リード・フレームのリード線の出口とな
る金型のパーテイング・ラインに沿つて、亀裂を
生じることであつた。他の問題は、外部から半導
体チツプへ、金属リード線に沿つて環境中の汚染
源が侵入する径路が比較的短かいことである。さ
らに他の問題は、チツプ表面上のチツプ外周から
遠い場所にあるチツプの端子パツドへ、金属リー
ド・フレームのフインガから導体を確実に形成す
ることができないことである。さらに、金属リー
ド線をチツプ端子に接続するために必要なワイ
ヤ・ボンド・リードが比較的長いため、交互に入
出力端子を割当てるために、ワイヤ・ボンド・リ
ードを交差させることができない。
C 発明が解決しようとする問題点
本発明の目的は、機械的、電気的および熱的性
能のすぐれた、パツケージされた半導体チツプを
提供することにある。
能のすぐれた、パツケージされた半導体チツプを
提供することにある。
本発明の他の目的は、リード・フレームのフイ
ンガを他のチツプの端子に接続する能力を有し、
これにより異なる半導体チツプに同じパツケージ
を用いることができる、パツケージされた半導体
チツプを提供することにある。
ンガを他のチツプの端子に接続する能力を有し、
これにより異なる半導体チツプに同じパツケージ
を用いることができる、パツケージされた半導体
チツプを提供することにある。
さらに本発明の他の目的は、アルフア・バリヤ
を有するパツケージされたチツプを提供すること
にある。
を有するパツケージされたチツプを提供すること
にある。
本発明の他の目的は、金、銀等の貴金属を節約
する、パツケージされた半導体チツプを提供する
ことにある。
する、パツケージされた半導体チツプを提供する
ことにある。
さらに本発明の他の目的は、小型化され、しか
もリード・フレームの径路を比較的長く保つこと
により、環境中の腐食性汚染源の侵入を少くした
パツケージに封入された半導体チツプを提供する
ことにある。
もリード・フレームの径路を比較的長く保つこと
により、環境中の腐食性汚染源の侵入を少くした
パツケージに封入された半導体チツプを提供する
ことにある。
さらに本発明の他の目的は、径路長の相当部分
がパツケージ材料に封入されたリード・フレーム
導体を提供することにある。
がパツケージ材料に封入されたリード・フレーム
導体を提供することにある。
本発明の他の目的は、パツケージの完全性を有
する、パツケージされた半導体チツプを提供する
ことにある。
する、パツケージされた半導体チツプを提供する
ことにある。
さらに本発明の他の目的は、パツケージの気密
の信頼性を高めた半導体パツケージを提供するこ
とにある。
の信頼性を高めた半導体パツケージを提供するこ
とにある。
D 問題点を解決するための手段
本発明におけるこれらの目的は、複数の導体を
有するリード・フレームにより達成される。リー
ド・フレームは、半導体チツプの主要表面上に接
着される。好ましい実施例として、誘電体層、通
常アルフア・バリヤをリード フレームとチツプ
の間に設け、両方に接着する。後で述べるように
アルフア・バリヤとチツプ、および、アルフア・
バリヤとリード・フレームの接着には、異なる接
着剤を用いることができる。半導体チツプの端子
と、リード・フレーム導体とは、ワイヤで接続す
る。リード・フレーム、アルフア・バリヤ、半導
体チツプ、および半導体端子をリード・フレーム
の導体に接続するワイヤを封入して、半導体モジ
ユールを形成する。
有するリード・フレームにより達成される。リー
ド・フレームは、半導体チツプの主要表面上に接
着される。好ましい実施例として、誘電体層、通
常アルフア・バリヤをリード フレームとチツプ
の間に設け、両方に接着する。後で述べるように
アルフア・バリヤとチツプ、および、アルフア・
バリヤとリード・フレームの接着には、異なる接
着剤を用いることができる。半導体チツプの端子
と、リード・フレーム導体とは、ワイヤで接続す
る。リード・フレーム、アルフア・バリヤ、半導
体チツプ、および半導体端子をリード・フレーム
の導体に接続するワイヤを封入して、半導体モジ
ユールを形成する。
本発明のパツケージされた半導体チツプは、ア
ルフア・バリヤに接着した半導体チツプからな
り、上記のアルフア・バリヤはリード・フレーム
の導体に接着されている。リード・フレームの導
体から、半導体チツプの端子まで、ワイヤが通つ
ている。半導体、アルフア・バリヤおよび導体は
封入材料中に埋め込まれている。
ルフア・バリヤに接着した半導体チツプからな
り、上記のアルフア・バリヤはリード・フレーム
の導体に接着されている。リード・フレームの導
体から、半導体チツプの端子まで、ワイヤが通つ
ている。半導体、アルフア・バリヤおよび導体は
封入材料中に埋め込まれている。
リード・フレームの導体は、半導体チツプの中
央に沿つて位置する端子に近接して設け、短いワ
イヤ・ボンドにより半導体チツプと電気的に接続
することが好ましい。
央に沿つて位置する端子に近接して設け、短いワ
イヤ・ボンドにより半導体チツプと電気的に接続
することが好ましい。
他の好ましい実施例では、母線を使用するもの
で、母線は端子ストリツプとして、および熱を散
逸させる手段として用いられる。
で、母線は端子ストリツプとして、および熱を散
逸させる手段として用いられる。
本発明のこれらの目的、特徴および利点を、図
面を参照して下記に説明する。
面を参照して下記に説明する。
E 実施例
従来技術によるリード・フレームと、封入され
た半導体チツプを第3図および第4図に示す。導
体のリード・フレーム10は中央サポート・タブ
12を有する。この中央サポート・タブ12は、
後のワイヤ・ボンドおよび封入工程中半導体チツ
プ14が安定するよう支持し、位置決めを行う。
第3図に示す導体リード・フレーム10を用いる
場合は、第4図に示すような長い接続ワイヤ16
がリード・フレームの導体18とチツプの端子2
0を接続する。
た半導体チツプを第3図および第4図に示す。導
体のリード・フレーム10は中央サポート・タブ
12を有する。この中央サポート・タブ12は、
後のワイヤ・ボンドおよび封入工程中半導体チツ
プ14が安定するよう支持し、位置決めを行う。
第3図に示す導体リード・フレーム10を用いる
場合は、第4図に示すような長い接続ワイヤ16
がリード・フレームの導体18とチツプの端子2
0を接続する。
封入材料24に封入する間、導体18と中央サ
ポート・タブ12は、第3図に示すリード・フレ
ームの耳26により支持されている。リード・フ
レームの封入終了後この耳26は除去される。導
体を封入材料に確実に封入するため、少くとも約
0.5〜1mmの径路長を必要とするので、半導体モ
ジユールの幅は、チツプ14の幅より1〜2mm大
きくなければならない。
ポート・タブ12は、第3図に示すリード・フレ
ームの耳26により支持されている。リード・フ
レームの封入終了後この耳26は除去される。導
体を封入材料に確実に封入するため、少くとも約
0.5〜1mmの径路長を必要とするので、半導体モ
ジユールの幅は、チツプ14の幅より1〜2mm大
きくなければならない。
導体18は、封入材料24中に短い径路を有す
るため、この導体18の端部をアンカー22にし
て、パツケージの完全性を確保する。このアンカ
ー22により、導体18は支持されるが、封入材
料の上下部分の接着面積は小さくなる。パツケー
ジの縁部からアンカー22への径路が直線的であ
るため、環境中の腐食性汚染源が侵入する短い直
線的な径路が形成される。
るため、この導体18の端部をアンカー22にし
て、パツケージの完全性を確保する。このアンカ
ー22により、導体18は支持されるが、封入材
料の上下部分の接着面積は小さくなる。パツケー
ジの縁部からアンカー22への径路が直線的であ
るため、環境中の腐食性汚染源が侵入する短い直
線的な径路が形成される。
封入前に、半導体チツプ14を中央サポート・
タブ12に取付ける。これはエポキシ樹脂接着剤
を用いて行うことが多い。導体18をチツプの端
子20に接続するワイヤ16の長さは通常100ミ
ルである。これらの長いワイヤ16は非常に細い
ため、インピーダンスが比較的高く、このため半
導体チツプ14に埋め込まれた集積回路の電気的
性能が低下し、応答時間が制限される。リード・
フレームの導体18は、比較的大きいサポート・
タブ12およびチツプ14から離さなければなら
ないために、長いワイヤ16が必要となる。
タブ12に取付ける。これはエポキシ樹脂接着剤
を用いて行うことが多い。導体18をチツプの端
子20に接続するワイヤ16の長さは通常100ミ
ルである。これらの長いワイヤ16は非常に細い
ため、インピーダンスが比較的高く、このため半
導体チツプ14に埋め込まれた集積回路の電気的
性能が低下し、応答時間が制限される。リード・
フレームの導体18は、比較的大きいサポート・
タブ12およびチツプ14から離さなければなら
ないために、長いワイヤ16が必要となる。
中央サポート・タブ12と、導体18の大部分
は通常金メツキまたは銀メツキされている。中央
サポート・タブ12は面積が大きく、メツキ中に
経済的にマスキングをすることができないため、
比較的大量の貴金属を必要とする。
は通常金メツキまたは銀メツキされている。中央
サポート・タブ12は面積が大きく、メツキ中に
経済的にマスキングをすることができないため、
比較的大量の貴金属を必要とする。
さらに、半導体チツプ14は封入材料により周
囲から分離されているので、チツプから発生した
熱は容易に散逸せず、このため作動中の発熱が高
くなり、半導体チツプの寿命が短かくなる。
囲から分離されているので、チツプから発生した
熱は容易に散逸せず、このため作動中の発熱が高
くなり、半導体チツプの寿命が短かくなる。
第1図は本発明の1実施例におけるリード・フ
レーム30、アルフア・バリヤ32および半導体
チツプ34の特別な関係を示す分解図である。リ
ード・フレーム30は金属板で作られ、インデク
ス穴36が設けられている。金属板は銅合金のも
のであることが好ましい。リード・フレーム30
のリード導体38を含む。この導体38の半導体
チツプ34上に延びた部分は、アルフア・バリヤ
32により、半導体チツプ34から分離されてい
る。
レーム30、アルフア・バリヤ32および半導体
チツプ34の特別な関係を示す分解図である。リ
ード・フレーム30は金属板で作られ、インデク
ス穴36が設けられている。金属板は銅合金のも
のであることが好ましい。リード・フレーム30
のリード導体38を含む。この導体38の半導体
チツプ34上に延びた部分は、アルフア・バリヤ
32により、半導体チツプ34から分離されてい
る。
アルフア・バリヤ32は融点が175℃を超える
重合体フイルムで、ハロゲン化物や、Na、K、
P等の活性金属などのイオン化する物質を含まな
い。アビル、スギモトおよびイノタマの米国特許
第4426657号明細書に記載されるようなアルフ
ア・バリヤにはポリイミドのフイルムを用いるこ
とができる。このようなポリイミド・フイルムに
はDupont社のKaptonがある。
重合体フイルムで、ハロゲン化物や、Na、K、
P等の活性金属などのイオン化する物質を含まな
い。アビル、スギモトおよびイノタマの米国特許
第4426657号明細書に記載されるようなアルフ
ア・バリヤにはポリイミドのフイルムを用いるこ
とができる。このようなポリイミド・フイルムに
はDupont社のKaptonがある。
半導体チツプ34は、図示されていない接着剤
層により、リード・フレーム導体に取付けられ
る。リード・フレーム導体または上部活性面に接
着剤の薄層を塗布する。上部活性面はチツプの主
要表面の1つである。チツプの短絡の可能性をさ
けるため、チツプを通常パシベート用絶縁材料で
コーテイングする代りに、誘電性の挿入物を使用
することが好ましい。この誘電体挿入物は、導体
とチツプとの間に置いたアルフア・バリヤ32で
あることが好ましい。次に接着剤層をアルフア・
バリヤ32の両面に塗布するが、各表面に異なる
接着剤材料を用いる。
層により、リード・フレーム導体に取付けられ
る。リード・フレーム導体または上部活性面に接
着剤の薄層を塗布する。上部活性面はチツプの主
要表面の1つである。チツプの短絡の可能性をさ
けるため、チツプを通常パシベート用絶縁材料で
コーテイングする代りに、誘電性の挿入物を使用
することが好ましい。この誘電体挿入物は、導体
とチツプとの間に置いたアルフア・バリヤ32で
あることが好ましい。次に接着剤層をアルフア・
バリヤ32の両面に塗布するが、各表面に異なる
接着剤材料を用いる。
アルフア・バリヤとして効果的に作用し、しか
も効果的に熱を伝達させるためには、アルフア・
バリヤ32の厚みは約1.5〜2ミルとすべきであ
る。
も効果的に熱を伝達させるためには、アルフア・
バリヤ32の厚みは約1.5〜2ミルとすべきであ
る。
半導体チツプ34を、第1の接着剤層により、
アルフア・バリヤ32に接着する。第1の接着剤
層はエポキシ、アクリル、シリコーン、ポリイミ
ドの中から選択されるが、シリコーンは腐食性が
最も小さいため好ましい。
アルフア・バリヤ32に接着する。第1の接着剤
層はエポキシ、アクリル、シリコーン、ポリイミ
ドの中から選択されるが、シリコーンは腐食性が
最も小さいため好ましい。
第2の接着剤層は、アルフア・バリヤ32を導
体38に接着するもので、エポキシ、アクリル、
シリコーン、ポリイミドの中から選択される。第
2の接着剤層はエポキシまたはアクリルから選択
することが好ましく、これは、これらの材料は確
実に導体38をアルフア・バリヤ32に接着し、
これにより半導体チツプ34と導体38との間の
熱伝導を高め、リード・フレーム導体38を半導
体チツプ34に機械的に固定するためである。
体38に接着するもので、エポキシ、アクリル、
シリコーン、ポリイミドの中から選択される。第
2の接着剤層はエポキシまたはアクリルから選択
することが好ましく、これは、これらの材料は確
実に導体38をアルフア・バリヤ32に接着し、
これにより半導体チツプ34と導体38との間の
熱伝導を高め、リード・フレーム導体38を半導
体チツプ34に機械的に固定するためである。
リード・フレーム30の導体38間には、リー
ド・フレーム30に剛性を与え、半導体チツプ3
4、アルフア・バリヤ32および導体38が封入
されるとき、封入材料の流れを制限するために、
横材40を設ける。第2図は、封入物質46で封
入されたパツケージを示す。封入後、第1図に示
すリード・フレームの耳48と、横材40は除去
する。必要があれば、パツケージ42を超えて延
びる導体38を形成してもよい。除去した横材は
一部分第2図の40に仮想線で示す。
ド・フレーム30に剛性を与え、半導体チツプ3
4、アルフア・バリヤ32および導体38が封入
されるとき、封入材料の流れを制限するために、
横材40を設ける。第2図は、封入物質46で封
入されたパツケージを示す。封入後、第1図に示
すリード・フレームの耳48と、横材40は除去
する。必要があれば、パツケージ42を超えて延
びる導体38を形成してもよい。除去した横材は
一部分第2図の40に仮想線で示す。
導体38の幅は、上部と下部の封入材が確実に
封じられるよう、最小にすべきである。パーテイ
ング・ライン56における封入剤の密着を最大に
すると、耐クラツク性が強化される。封入材料中
の導体の封入を確実にするため、径路長は最低約
0.5〜1mmであることが必要である。
封じられるよう、最小にすべきである。パーテイ
ング・ライン56における封入剤の密着を最大に
すると、耐クラツク性が強化される。封入材料中
の導体の封入を確実にするため、径路長は最低約
0.5〜1mmであることが必要である。
リード・フレームの導体の封入材への封入は、
第4図に示すアンカー22、または第2図に示す
角度すなわちキンク50を導体38に与えること
により達成される。リード・フレーム導体にキン
クを付けることによつて、本発明のパツケージは
半導体モジユールの幅を小さくすることが可能に
なり、パツケージ材料中のリード線の長さがチツ
プとパツケージの縁部との間隔により制限される
ことがないため、すぐれた機械的性能が保たれ
る。
第4図に示すアンカー22、または第2図に示す
角度すなわちキンク50を導体38に与えること
により達成される。リード・フレーム導体にキン
クを付けることによつて、本発明のパツケージは
半導体モジユールの幅を小さくすることが可能に
なり、パツケージ材料中のリード線の長さがチツ
プとパツケージの縁部との間隔により制限される
ことがないため、すぐれた機械的性能が保たれ
る。
導体38は半導体チツプ34の表面積の30%な
いし80%、好ましくは表面積を最大限に覆うべき
である。導体38は、半導体チツプ34の端子パ
ツド52との接触をさけるように位置決めしなけ
ればならない。このように面積を最大にすること
により、半導体チツプ34の冷却が強化され導体
38と半導体チツプ34の表面とが十分に接着す
る。導体38が長く、チツプ34に達し、接着す
ると、パツケージの外部からワイヤ・ボンドへの
径路Dが長くなり、このため腐食や早期故障の原
因となる環境中の汚染物質の侵入に対する対抗性
が増大する。
いし80%、好ましくは表面積を最大限に覆うべき
である。導体38は、半導体チツプ34の端子パ
ツド52との接触をさけるように位置決めしなけ
ればならない。このように面積を最大にすること
により、半導体チツプ34の冷却が強化され導体
38と半導体チツプ34の表面とが十分に接着す
る。導体38が長く、チツプ34に達し、接着す
ると、パツケージの外部からワイヤ・ボンドへの
径路Dが長くなり、このため腐食や早期故障の原
因となる環境中の汚染物質の侵入に対する対抗性
が増大する。
端子パツド52を含む半導体チツプ34の活性
層54から熱を除去するには、従来技術によるパ
ツケージ型半導体チツプにおいて行うような方法
で、半導体チツプの裏側から熱を除去するよりも
効果的である。
層54から熱を除去するには、従来技術によるパ
ツケージ型半導体チツプにおいて行うような方法
で、半導体チツプの裏側から熱を除去するよりも
効果的である。
端子パツド52はワイヤ58で導体38に接続
される。導体38の構成は、ワイヤ58の長さが
約30ミル未満になるようにするのが好ましい。ワ
イヤ58の長さを最小にすると、パツケージ型半
導体チツプの電気的性能が改善される。
される。導体38の構成は、ワイヤ58の長さが
約30ミル未満になるようにするのが好ましい。ワ
イヤ58の長さを最小にすると、パツケージ型半
導体チツプの電気的性能が改善される。
活性表面54の約30ないし80%を覆うことは、
十分な機械的強度を確保し、導体38と半導体チ
ツプ34との熱伝導を十分にするために好まし
い。活性表面54を導体38で十分に覆い、ワイ
ヤ58を短かく保つことを容易にするため、端子
パツド52は列に配置することが好ましい。端子
パツド52を中央に配列させることにより、チツ
プ内の導通チヤネルの長さが短かくなり、チツプ
34内のインピーダンスが小さくなる。電気的試
験により、この設計は周辺の入出力記憶装置より
へかなり速いことが証明された。さらに、チツプ
の端子パツド52を中央に配置することにより、
導体38が多くのチツプの端子パツド52に近接
させることに役立ち、したがつて、ワイヤの長さ
を短かく保ちながら、隣接しない導体に端子を接
続することができるため、交互配線構成が可能に
なる。たとえば、第2図におけるリード線58A
が、リード・フレーム導体38の隣接しないフイ
ンガに接続される。このような交互接続の能力に
よつて、異なるチツプが同じ電気的入出力仕様で
パツケージングすることができる。
十分な機械的強度を確保し、導体38と半導体チ
ツプ34との熱伝導を十分にするために好まし
い。活性表面54を導体38で十分に覆い、ワイ
ヤ58を短かく保つことを容易にするため、端子
パツド52は列に配置することが好ましい。端子
パツド52を中央に配列させることにより、チツ
プ内の導通チヤネルの長さが短かくなり、チツプ
34内のインピーダンスが小さくなる。電気的試
験により、この設計は周辺の入出力記憶装置より
へかなり速いことが証明された。さらに、チツプ
の端子パツド52を中央に配置することにより、
導体38が多くのチツプの端子パツド52に近接
させることに役立ち、したがつて、ワイヤの長さ
を短かく保ちながら、隣接しない導体に端子を接
続することができるため、交互配線構成が可能に
なる。たとえば、第2図におけるリード線58A
が、リード・フレーム導体38の隣接しないフイ
ンガに接続される。このような交互接続の能力に
よつて、異なるチツプが同じ電気的入出力仕様で
パツケージングすることができる。
端子パツド52をチツプ34の中央に配置する
ことは、端子パツド52がアルフア粒子に影響を
受けない導通チヤネル上に配置されるという利点
もある。したがつて、アルフア・バリヤ32は、
半導体チツプ34の中央部を覆う必要がなく、組
立てが簡単になる。
ことは、端子パツド52がアルフア粒子に影響を
受けない導通チヤネル上に配置されるという利点
もある。したがつて、アルフア・バリヤ32は、
半導体チツプ34の中央部を覆う必要がなく、組
立てが簡単になる。
さらに母線60は、チツプ34の長さ方向に、
中央線に近接して横切ることが好ましい。第1図
および第2図に示されるように、各母線60は両
端の2つのリード38と一体的に形成され、かつ
アルフア・バリヤ層32上に延びており、そし
て、チツプの周辺領域の端子パツド52およびチ
ツプの内部領域の端子パツド52を含む複数の端
子パツド52に共通に接続されている。母線60
から半導体チツプ34への多重接続が可能で、こ
れによりチツプ34による電圧降下が最少とな
る。さらに、母線60は熱の50%以上を散逸させ
るといわれるチツプの活性表面54上に位置しこ
れにより母線60は冷却を容易にする。有限要素
分析により、第2図の構造は、第4図に示す構成
のものより熱的に5℃/Wすぐれていることがわ
かつた。
中央線に近接して横切ることが好ましい。第1図
および第2図に示されるように、各母線60は両
端の2つのリード38と一体的に形成され、かつ
アルフア・バリヤ層32上に延びており、そし
て、チツプの周辺領域の端子パツド52およびチ
ツプの内部領域の端子パツド52を含む複数の端
子パツド52に共通に接続されている。母線60
から半導体チツプ34への多重接続が可能で、こ
れによりチツプ34による電圧降下が最少とな
る。さらに、母線60は熱の50%以上を散逸させ
るといわれるチツプの活性表面54上に位置しこ
れにより母線60は冷却を容易にする。有限要素
分析により、第2図の構造は、第4図に示す構成
のものより熱的に5℃/Wすぐれていることがわ
かつた。
以上に本発明の特徴を実施例により説明した
が、本発明の概念から逸脱することなく、各種の
省略および代用が可能である。
が、本発明の概念から逸脱することなく、各種の
省略および代用が可能である。
F 発明の効果
以上のように、この発明によれば、リード・フ
レームをチツプに接着して樹脂でモールドするよ
うにしたので、チツプからリード・フレームへの
熱散逸効率が高められ、また接続用のワイヤを節
約できるという効果が得られる。
レームをチツプに接着して樹脂でモールドするよ
うにしたので、チツプからリード・フレームへの
熱散逸効率が高められ、また接続用のワイヤを節
約できるという効果が得られる。
第1図は、本発明の1実施例のチツプ、アルフ
ア・バリヤ、およびリード・フレームの特殊な関
係を示す分解図、第2図は、第1図に示す本発明
のリード・フレームを使用した、ワイヤ・ボンデ
イングし、封入した半導体チツプを示す略図、第
3図は従来技術によるリード・フレームの略図、
第4図は、第3図のリード・フレームを使用し
た、ワイヤ・ボンデイングし、封入した半導体チ
ツプを示す図で、封入材料の一部を除去して、導
体、サポート・タブ、半導体チツプ、チツプ端
子、および、導体をチツプ端子に接続するのに用
いるワイヤを示す図である。 10……リード・フレーム、12……サポー
ト・タブ、14……半導体チツプ、16……ワイ
ヤ、18……導体、20……チツプ端子、24…
…封入材料、30……リード・フレーム、32…
…アルフア・バリヤ、34……半導体チツプ、3
8……導体、42……パツケージ、46……封入
材料、52……端子パツド、58……ワイヤ、6
0……母線。
ア・バリヤ、およびリード・フレームの特殊な関
係を示す分解図、第2図は、第1図に示す本発明
のリード・フレームを使用した、ワイヤ・ボンデ
イングし、封入した半導体チツプを示す略図、第
3図は従来技術によるリード・フレームの略図、
第4図は、第3図のリード・フレームを使用し
た、ワイヤ・ボンデイングし、封入した半導体チ
ツプを示す図で、封入材料の一部を除去して、導
体、サポート・タブ、半導体チツプ、チツプ端
子、および、導体をチツプ端子に接続するのに用
いるワイヤを示す図である。 10……リード・フレーム、12……サポー
ト・タブ、14……半導体チツプ、16……ワイ
ヤ、18……導体、20……チツプ端子、24…
…封入材料、30……リード・フレーム、32…
…アルフア・バリヤ、34……半導体チツプ、3
8……導体、42……パツケージ、46……封入
材料、52……端子パツド、58……ワイヤ、6
0……母線。
Claims (1)
- 【特許請求の範囲】 1 主要表面に複数の端子を有する半導体チツプ
と、一端部が上記端子に接続された複数のリード
と、上記半導体チツプおよび上記リードの上記一
端部側を封止する材料とを有する半導体モジユー
ルにおいて、 上記端子の少くとも一部は上記主要表面の周辺
から内側に入つた内部表面領域に設けられてお
り、 上記端子の領域を除く、上記主要表面の所定の
表面領域にはアルフア・バリヤとして働く誘電体
層が接着されており、 上記リードの少くとも一部は上記誘電体層上に
延びて、その一端部が上記内部表面領域の端子に
接続されていることを特徴とする半導体モジユー
ル。 2 少くとも1つの上記リードと一体に形成され
かつ上記誘電体層上に延びて複数の上記端子に共
通に接続された導体部分を有することを特徴とす
る第1項に記載の半導体モジユール。 3 上記導体部分が複数の上記リードと一体に形
成されていることを特徴とする第2項に記載の半
導体モジユール。 4 上記端子の一部は上記主要表面の周辺から内
側に入つた内部表面領域に設けられ、他の一部は
上記主要表面の周辺領域に設けられ、 上記導体部分は、上記内部表面領域の端子およ
び上記周辺領域の端子に共通に接続されているこ
とを特徴とする第3項に記載の半導体モジユー
ル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US72473685A | 1985-04-18 | 1985-04-18 | |
| US724736 | 1996-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61241959A JPS61241959A (ja) | 1986-10-28 |
| JPH0312781B2 true JPH0312781B2 (ja) | 1991-02-21 |
Family
ID=24911697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61032066A Granted JPS61241959A (ja) | 1985-04-18 | 1986-02-18 | 半導体モジユ−ル |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0198194B1 (ja) |
| JP (1) | JPS61241959A (ja) |
| CA (1) | CA1238119A (ja) |
| DE (1) | DE3664022D1 (ja) |
| HK (1) | HK56594A (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1290676C (en) * | 1987-03-30 | 1991-10-15 | William Frank Graham | Method for bonding integrated circuit chips |
| US5296074A (en) * | 1987-03-30 | 1994-03-22 | E. I. Du Pont De Nemours And Company | Method for bonding small electronic components |
| US4796078A (en) * | 1987-06-15 | 1989-01-03 | International Business Machines Corporation | Peripheral/area wire bonding technique |
| JPH0777226B2 (ja) * | 1987-06-30 | 1995-08-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2644773B2 (ja) * | 1987-10-28 | 1997-08-25 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
| JPH0724275B2 (ja) * | 1987-11-06 | 1995-03-15 | 三菱電機株式会社 | 半導体装置 |
| JP2706077B2 (ja) * | 1988-02-12 | 1998-01-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びその製造方法 |
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| US5068712A (en) * | 1988-09-20 | 1991-11-26 | Hitachi, Ltd. | Semiconductor device |
| US4937656A (en) * | 1988-04-22 | 1990-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2647900B2 (ja) * | 1988-05-12 | 1997-08-27 | 株式会社日立製作所 | 面実装超薄形半導体装置 |
| JPH0215663A (ja) * | 1988-07-04 | 1990-01-19 | Tomoegawa Paper Co Ltd | リードフレーム用両面接着テープ |
| JP2585738B2 (ja) * | 1988-08-12 | 1997-02-26 | 株式会社日立製作所 | 半導体記憶装置 |
| US4924291A (en) * | 1988-10-24 | 1990-05-08 | Motorola Inc. | Flagless semiconductor package |
| JPH077816B2 (ja) * | 1988-11-24 | 1995-01-30 | 株式会社東芝 | 半導体封止容器 |
| JPH088329B2 (ja) * | 1988-12-12 | 1996-01-29 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
| JP2809675B2 (ja) * | 1989-03-20 | 1998-10-15 | 株式会社東芝 | 樹脂封止型半導体装置 |
| US4916519A (en) * | 1989-05-30 | 1990-04-10 | International Business Machines Corporation | Semiconductor package |
| EP0405330A3 (en) * | 1989-06-29 | 1992-05-06 | Motorola, Inc. | Flagless leadframe, package and method |
| EP0405871B1 (en) * | 1989-06-30 | 1999-09-08 | Texas Instruments Incorporated | Balanced capacitance lead frame for integrated circuits |
| JPH088330B2 (ja) * | 1989-07-19 | 1996-01-29 | 日本電気株式会社 | Loc型リードフレームを備えた半導体集積回路装置 |
| GB8918482D0 (en) * | 1989-08-14 | 1989-09-20 | Inmos Ltd | Packaging semiconductor chips |
| US4965654A (en) * | 1989-10-30 | 1990-10-23 | International Business Machines Corporation | Semiconductor package with ground plane |
| JP2567961B2 (ja) * | 1989-12-01 | 1996-12-25 | 株式会社日立製作所 | 半導体装置及びリ−ドフレ−ム |
| JPH0724270B2 (ja) * | 1989-12-14 | 1995-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2801319B2 (ja) * | 1989-12-28 | 1998-09-21 | 株式会社日立製作所 | 半導体装置 |
| JP2528991B2 (ja) * | 1990-02-28 | 1996-08-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びリ―ドフレ―ム |
| SG52794A1 (en) * | 1990-04-26 | 1998-09-28 | Hitachi Ltd | Semiconductor device and method for manufacturing same |
| KR920020687A (ko) * | 1991-04-16 | 1992-11-21 | 김광호 | 반도체 패키지 |
| KR940006164B1 (ko) * | 1991-05-11 | 1994-07-08 | 금성일렉트론 주식회사 | 반도체 패키지 및 그 제조방법 |
| KR940003560B1 (ko) * | 1991-05-11 | 1994-04-23 | 금성일렉트론 주식회사 | 적층형 반도체 패키지 및 그 제조방법. |
| JP2518569B2 (ja) * | 1991-09-19 | 1996-07-24 | 三菱電機株式会社 | 半導体装置 |
| JP2932785B2 (ja) * | 1991-09-20 | 1999-08-09 | 富士通株式会社 | 半導体装置 |
| KR940007757Y1 (ko) * | 1991-11-14 | 1994-10-24 | 금성일렉트론 주식회사 | 반도체 패키지 |
| US6372080B1 (en) | 1993-03-29 | 2002-04-16 | Hitachi Chemical Company, Ltd | Process for fabricating a crack resistant resin encapsulated semiconductor chip package |
| US6046072A (en) | 1993-03-29 | 2000-04-04 | Hitachi Chemical Company, Ltd. | Process for fabricating a crack resistant resin encapsulated semiconductor chip package |
| US5994169A (en) * | 1994-10-27 | 1999-11-30 | Texas Instruments Incorporated | Lead frame for integrated circuits and process of packaging |
| JP2715965B2 (ja) * | 1995-03-13 | 1998-02-18 | 株式会社日立製作所 | 樹脂封止型半導体装置 |
| JP2788885B2 (ja) * | 1995-12-21 | 1998-08-20 | 山口日本電気株式会社 | 半導体装置用リードフレームおよび半導体装置 |
| JP2806851B2 (ja) * | 1995-12-27 | 1998-09-30 | 山口日本電気株式会社 | 半導体集積回路装置およびその製造方法 |
| JP2911409B2 (ja) * | 1996-07-22 | 1999-06-23 | 株式会社日立製作所 | 半導体装置 |
| JPH11265971A (ja) | 1998-03-17 | 1999-09-28 | Hitachi Ltd | Tsop型半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421168A (en) * | 1977-07-18 | 1979-02-17 | Kyushu Nippon Electric | Semiconductor |
| JPS5588356A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Semiconductor device |
| US4331831A (en) * | 1980-11-28 | 1982-05-25 | Bell Telephone Laboratories, Incorporated | Package for semiconductor integrated circuits |
| JPS6112095A (ja) * | 1984-06-27 | 1986-01-20 | 日本電気株式会社 | 混成集積回路装置 |
-
1986
- 1986-01-10 CA CA000499387A patent/CA1238119A/en not_active Expired
- 1986-02-18 JP JP61032066A patent/JPS61241959A/ja active Granted
- 1986-03-04 DE DE8686102790T patent/DE3664022D1/de not_active Expired
- 1986-03-04 EP EP86102790A patent/EP0198194B1/en not_active Expired
-
1994
- 1994-05-24 HK HK56594A patent/HK56594A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK56594A (en) | 1994-06-03 |
| EP0198194A1 (en) | 1986-10-22 |
| JPS61241959A (ja) | 1986-10-28 |
| CA1238119A (en) | 1988-06-14 |
| DE3664022D1 (en) | 1989-07-20 |
| EP0198194B1 (en) | 1989-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862245A (en) | Package semiconductor chip | |
| JPH0312781B2 (ja) | ||
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US4965654A (en) | Semiconductor package with ground plane | |
| US5379186A (en) | Encapsulated electronic component having a heat diffusing layer | |
| US7884455B2 (en) | Semiconductor device | |
| US7449774B1 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US8451621B2 (en) | Semiconductor component and method of manufacture | |
| US4994897A (en) | Multi-level semiconductor package | |
| JPH0785500B2 (ja) | カプセル封じされた半導体パツケージ | |
| US20080006920A1 (en) | Multi-chip semiconductor connector assemblies | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR960005972A (ko) | 수지 밀폐형 반도체 장치 및 그 제조 방법 | |
| JP3309686B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5796162A (en) | Frames locking method for packaging semiconductor chip | |
| JPH06244357A (ja) | 低インダクタンス半導体パッケージ | |
| JPH04368167A (ja) | 電子装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| CN100386870C (zh) | 半导体装置 | |
| JPS58110069A (ja) | 集積回路に電気的接続を与える装置及び方法 | |
| JPS628033B2 (ja) | ||
| KR102378171B1 (ko) | 커플드 반도체 패키지 | |
| KR102228938B1 (ko) | 커플드 반도체 패키지 | |
| JPS63107126A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |