JPH088329B2 - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPH088329B2 JPH088329B2 JP63311975A JP31197588A JPH088329B2 JP H088329 B2 JPH088329 B2 JP H088329B2 JP 63311975 A JP63311975 A JP 63311975A JP 31197588 A JP31197588 A JP 31197588A JP H088329 B2 JPH088329 B2 JP H088329B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- lead
- circuit chip
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばICを組み込んだカードなどに好ま
しくは用いることができる半導体集積回路装置及びその
製造方法に関し、特に装置の薄形化に関するものであ
る。
しくは用いることができる半導体集積回路装置及びその
製造方法に関し、特に装置の薄形化に関するものであ
る。
［従来の技術］ 第６図〜第９図は従来の一般的な半導体集積回路装置
または、その製造方法を説明するための図であり、第６
図は、リードフレームの一部を示す斜視図、第７図は、
ワイヤーボンド完了時点の状態を示す斜視図、第８図は
樹脂封止された状態を示す斜視図、第９図はパツケイジ
厚みを説明する為の断面図である。
または、その製造方法を説明するための図であり、第６
図は、リードフレームの一部を示す斜視図、第７図は、
ワイヤーボンド完了時点の状態を示す斜視図、第８図は
樹脂封止された状態を示す斜視図、第９図はパツケイジ
厚みを説明する為の断面図である。
リードフレーム（１）は、第６図に示すようにダイパ
ツド（２）、外部引出用リード（３）を有している。別
工程で製造された半導体集積回路チップ（４）は、第７
図に示されるようにダイパツド（２）上に、樹脂やロー
材（図示省略）等で接着される。その後、金属細線から
なるワイヤ（５）によつて、チツプ（４）上の電極（図
示省略）と、外部引出用リード（３）のインナーリード
部（3a）とを電気的に接続する。次いで第８図に示すよ
うに、例えばエポキシ樹脂組成物などのパツケイジ材
（６）により封止成形し、さらに外部引出用リード
（３）を所定の形状に加工することにより目的とする半
導体集積回路（８）が得られる。（第９図） ［発明が解決しようとする課題］ 従来の半導体集積回路装置は以上のように構成され、
製造されているので、第９図に示すようにパツケイジ厚
としては、金属細線が封止樹脂より露出しない厚み
Ａ、チツプ厚Ｂ、ダイパツド厚Ｃ、及びダイパツ
ド下面の樹脂厚Ｄの４項目の合計が必要であり、この
為、約1mmより薄いパツケイジを得ることが出来ず、さ
らに薄いパツケイジの要求を満足することが困難である
という問題があつた。
ツド（２）、外部引出用リード（３）を有している。別
工程で製造された半導体集積回路チップ（４）は、第７
図に示されるようにダイパツド（２）上に、樹脂やロー
材（図示省略）等で接着される。その後、金属細線から
なるワイヤ（５）によつて、チツプ（４）上の電極（図
示省略）と、外部引出用リード（３）のインナーリード
部（3a）とを電気的に接続する。次いで第８図に示すよ
うに、例えばエポキシ樹脂組成物などのパツケイジ材
（６）により封止成形し、さらに外部引出用リード
（３）を所定の形状に加工することにより目的とする半
導体集積回路（８）が得られる。（第９図） ［発明が解決しようとする課題］ 従来の半導体集積回路装置は以上のように構成され、
製造されているので、第９図に示すようにパツケイジ厚
としては、金属細線が封止樹脂より露出しない厚み
Ａ、チツプ厚Ｂ、ダイパツド厚Ｃ、及びダイパツ
ド下面の樹脂厚Ｄの４項目の合計が必要であり、この
為、約1mmより薄いパツケイジを得ることが出来ず、さ
らに薄いパツケイジの要求を満足することが困難である
という問題があつた。
この発明は上記のような問題点を解決する為になされ
たもので、超薄形の半導体集積回路装置及びその製造方
法を提供することを目的とする。
たもので、超薄形の半導体集積回路装置及びその製造方
法を提供することを目的とする。
［課題を解決するための手段］］ この発明に係る半導体集積回路装置は、半導体集積回
路チップは、その裏面が外部引出用リードの裏面より下
方に位置するように、上記外部引出用リードに対し、ワ
イヤ接続面とは反対方向に変位して配設され、かつ、半
導体集積回路チップの背面部にはダイパッドが存在せず
裏面が露出するようにパッケイジ材に封止され、さら
に、少なくとも一対の吊りリードが、半導体集積回路チ
ップと離間して半導体集積回路チップを挟んで配設さ
れ、かつ、その裏面が半導体集積回路チップの裏面と同
じ面位置で露出するようにパッケイジ材に封止されてい
るものである。
路チップは、その裏面が外部引出用リードの裏面より下
方に位置するように、上記外部引出用リードに対し、ワ
イヤ接続面とは反対方向に変位して配設され、かつ、半
導体集積回路チップの背面部にはダイパッドが存在せず
裏面が露出するようにパッケイジ材に封止され、さら
に、少なくとも一対の吊りリードが、半導体集積回路チ
ップと離間して半導体集積回路チップを挟んで配設さ
れ、かつ、その裏面が半導体集積回路チップの裏面と同
じ面位置で露出するようにパッケイジ材に封止されてい
るものである。
また、その製造方法は、リードフレームの外部引出用
リードの延在面から変位した位置にダイパッドを接着す
る工程、上記ダイパツドに半導体集積回路チツプを接着
する工程、及びパツケイジ材による封止工程の後、上記
ダイパツドを除去する工程を含むように構成したもので
ある。
リードの延在面から変位した位置にダイパッドを接着す
る工程、上記ダイパツドに半導体集積回路チツプを接着
する工程、及びパツケイジ材による封止工程の後、上記
ダイパツドを除去する工程を含むように構成したもので
ある。
［作用］ この発明における半導体集積回路装置は半導体集積回
路チツプを外部引出用リードの延在面から変位して配設
すると共に、ダイパツドを除去したことにより、装置の
厚みを薄形化している。
路チツプを外部引出用リードの延在面から変位して配設
すると共に、ダイパツドを除去したことにより、装置の
厚みを薄形化している。
［実施例］ 以下、この発明の実施例を図について説明する。
第１図〜第５図は上記実施例を説明するためのもの
で、第１図は完成状態を示す断面図、第２図は本発明の
実施例に用いるリードフレームを示す斜視図、第３図は
分離独立されたダイパツドを示す斜視図、第４図は第３
図のダイパッド（20）を第２図のリードフレームに接着
固定した状態を示す斜視図、第５図は樹脂封止後の構造
を示す断面図である。
で、第１図は完成状態を示す断面図、第２図は本発明の
実施例に用いるリードフレームを示す斜視図、第３図は
分離独立されたダイパツドを示す斜視図、第４図は第３
図のダイパッド（20）を第２図のリードフレームに接着
固定した状態を示す斜視図、第５図は樹脂封止後の構造
を示す断面図である。
上記実施例に用いたリードフレームは第２図に示すよ
うに、吊りリード（９）（９）が設けられており、集積
回路チツプを保持するためのダイパツドを有していな
い。ダイパツド（20）は第３図に示すように、リードフ
レームとは別途にパツケイジとほぼ同一の大きさに加工
される。なお、（20a）は集積回路チツプ（４）の載置
エリアである。このダイパツド（20）を第４図に示すよ
うにリードフレームの吊りリード（９）に接着し、その
後ないしはそれ以前に半導体集積回路チツプ（４）を載
置エリア（20a）に接着する。この接着に使用する材料
は、融点のはつきりした半田等のロー材や軟化点のはつ
きりしている熱可塑性樹脂を使用することが好ましい。
この後、使用した接着材料の融点又は軟化点以下でワイ
ヤーボンドしさらに樹脂からなるパツケイジ材（６）に
よつて封止する。この場合に用いる樹脂封止用金型（図
示省略）はダイパツド（20）の側面、裏面に樹脂が回り
込まぬ様、ダイパツド（20）と寸法の整合をとる必要が
ある。
うに、吊りリード（９）（９）が設けられており、集積
回路チツプを保持するためのダイパツドを有していな
い。ダイパツド（20）は第３図に示すように、リードフ
レームとは別途にパツケイジとほぼ同一の大きさに加工
される。なお、（20a）は集積回路チツプ（４）の載置
エリアである。このダイパツド（20）を第４図に示すよ
うにリードフレームの吊りリード（９）に接着し、その
後ないしはそれ以前に半導体集積回路チツプ（４）を載
置エリア（20a）に接着する。この接着に使用する材料
は、融点のはつきりした半田等のロー材や軟化点のはつ
きりしている熱可塑性樹脂を使用することが好ましい。
この後、使用した接着材料の融点又は軟化点以下でワイ
ヤーボンドしさらに樹脂からなるパツケイジ材（６）に
よつて封止する。この場合に用いる樹脂封止用金型（図
示省略）はダイパツド（20）の側面、裏面に樹脂が回り
込まぬ様、ダイパツド（20）と寸法の整合をとる必要が
ある。
この様にして樹脂封止した後の断面を示した図が第５
図である。なお、同図中、（10）は接着材である。この
後、ダイパツド（20）を接着材（10）の融点又は軟化点
以上に昇温させてダイパツド（20）を吊りリード（９）
及び半導体集積回路チツプ（４）から剥離する。この剥
離後の状態を示した図が第１図である。
図である。なお、同図中、（10）は接着材である。この
後、ダイパツド（20）を接着材（10）の融点又は軟化点
以上に昇温させてダイパツド（20）を吊りリード（９）
及び半導体集積回路チツプ（４）から剥離する。この剥
離後の状態を示した図が第１図である。
剥離後、チツプ（４）の裏面は露出しているか、ある
いは薄い接着材（10）の膜でコートされた状態となる。
いは薄い接着材（10）の膜でコートされた状態となる。
このように上記実施例ではダイパツドを除去すること
により薄形化した半導体集積回路装置を得ることができ
る。さらに、半導体集積回路チップ（４）の裏面が引出
用リード（3a）の裏面より下方に位置しているので、引
出用リード（3a）のワイヤ接続面からのワイヤ（５）頂
点の高さがその分低くなる。その結果、ワイヤ（５）が
パツケイジ材（６）より露出しない厚みＡ、すなわち半
導体集積回路チップ（４）の上部側のパッケイジ材
（６）の厚みがその分薄くなり、薄形化した半導体集積
回路装置を得ることができる。
により薄形化した半導体集積回路装置を得ることができ
る。さらに、半導体集積回路チップ（４）の裏面が引出
用リード（3a）の裏面より下方に位置しているので、引
出用リード（3a）のワイヤ接続面からのワイヤ（５）頂
点の高さがその分低くなる。その結果、ワイヤ（５）が
パツケイジ材（６）より露出しない厚みＡ、すなわち半
導体集積回路チップ（４）の上部側のパッケイジ材
（６）の厚みがその分薄くなり、薄形化した半導体集積
回路装置を得ることができる。
また、上記実施例では、ダイパツド（20）とリードフ
レーム（１）とを別体に構成したが、吊りリード（９）
の位置をかえることにより一体に構成しても差支えな
い。さらに吊りリード（９）がパツケージ材（６）の内
部に残留するようにしたが、これに限定されるものでは
ない。
レーム（１）とを別体に構成したが、吊りリード（９）
の位置をかえることにより一体に構成しても差支えな
い。さらに吊りリード（９）がパツケージ材（６）の内
部に残留するようにしたが、これに限定されるものでは
ない。
［発明の効果］ 以上のように、この発明によれば、半導体集積回路チ
ップは、その裏面が外部引出用リードの裏面より下方に
位置するように、外部引出用リードに対し、ワイヤの接
続面とは反対方向に変位して配設すると共に、集積回路
チツプの背面部からダイパツドを取り去ることにより超
薄型パツケイジからなる半導体集積回路装置が得られる
効果がある。
ップは、その裏面が外部引出用リードの裏面より下方に
位置するように、外部引出用リードに対し、ワイヤの接
続面とは反対方向に変位して配設すると共に、集積回路
チツプの背面部からダイパツドを取り去ることにより超
薄型パツケイジからなる半導体集積回路装置が得られる
効果がある。
第１図〜第５図はこの発明の一実施例を説明するための
図であり、第１図は最終的に得られた半導体集積回路装
置を示す要部断面図、第２図は用いたリードフレームの
要部を示す斜視図、第３図は用いたダイパツドを示す斜
視図、第４図は上記ダイパツドを上記リードフレームに
接着した状態を示す斜視図、第５図はパツケイジ材によ
つて封止した状態を示す断面図である。 第６図〜第９図は従来装置及び従来の製造法を説明する
図であり、第６図はリードフレームの要部を示す斜視
図、第７図はワイヤーボンデイングの完了した状態を示
す斜視図、第８図はパツケイジ材によるモールドの完了
した状態を示す斜視図、第９図は第８図のIX−IX線にお
ける断面図である。 図において、（３）は外部引出用リード、（４）は半導
体集積回路チツプ、（５）はワイヤ、（６）はパツケイ
ジ材である。 なお、各図中、同一符号は同一又は相当部分を示す。
図であり、第１図は最終的に得られた半導体集積回路装
置を示す要部断面図、第２図は用いたリードフレームの
要部を示す斜視図、第３図は用いたダイパツドを示す斜
視図、第４図は上記ダイパツドを上記リードフレームに
接着した状態を示す斜視図、第５図はパツケイジ材によ
つて封止した状態を示す断面図である。 第６図〜第９図は従来装置及び従来の製造法を説明する
図であり、第６図はリードフレームの要部を示す斜視
図、第７図はワイヤーボンデイングの完了した状態を示
す斜視図、第８図はパツケイジ材によるモールドの完了
した状態を示す斜視図、第９図は第８図のIX−IX線にお
ける断面図である。 図において、（３）は外部引出用リード、（４）は半導
体集積回路チツプ、（５）はワイヤ、（６）はパツケイ
ジ材である。 なお、各図中、同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】半導体集積回路チップの電極とリードフレ
ームの外部引出用リードとをワイヤによって電気的に接
続し、これら半導体集積回路チップ、ワイヤ及び外部引
出用リードをパッケイジ材によって一体的に封止してな
るものにおいて、 上記半導体集積回路チップは、その裏面が上記外部引出
用リードの裏面より下方に位置するように、上記外部引
出用リードに対し、ワイヤ接続面とは反対方向に変位し
て配設され、かつ、上記半導体集積回路チップの背面部
にはダイパッドが存在せず裏面が露出するように上記パ
ッケイジ材に封止され、 さらに、少なくとも一対の吊りリードが、上記半導体集
積回路チップと離間して上記半導体集積回路チップを挟
んで配設され、かつ、その裏面が上記半導体集積回路チ
ップの裏面と同じ面位置で露出するように上記パッケイ
ジ材に封止されていることを特徴とする半導体集積回路
装置。 - 【請求項２】リードフレームの外部引出用リードの延在
面から変位した位置にダイパッドを接着する工程、上記
ダイパッドに半導体集積回路チップを接着する工程、パ
ッケイジ材による封止工程の後、上記ダイパッドを除去
する工程を含むことを特徴とする半導体集積回路装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63311975A JPH088329B2 (ja) | 1988-12-12 | 1988-12-12 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63311975A JPH088329B2 (ja) | 1988-12-12 | 1988-12-12 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02158159A JPH02158159A (ja) | 1990-06-18 |
| JPH088329B2 true JPH088329B2 (ja) | 1996-01-29 |
Family
ID=18023692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63311975A Expired - Fee Related JPH088329B2 (ja) | 1988-12-12 | 1988-12-12 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088329B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3088193B2 (ja) * | 1992-06-05 | 2000-09-18 | 三菱電機株式会社 | Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240062A (en) * | 1975-09-26 | 1977-03-28 | Hitachi Ltd | Process for production of semiconductor devices |
| JPS61102089A (ja) * | 1984-10-25 | 1986-05-20 | 松下電工株式会社 | フラツトパツケ−ジｉｃの実装構造 |
| CA1238119A (en) * | 1985-04-18 | 1988-06-14 | Douglas W. Phelps, Jr. | Packaged semiconductor chip |
| JPS61182036U (ja) * | 1985-05-02 | 1986-11-13 | ||
| JPS63240055A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | 半導体装置 |
-
1988
- 1988-12-12 JP JP63311975A patent/JPH088329B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02158159A (ja) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP4097403B2 (ja) | 半導体装置 | |
| JP2004349728A (ja) | カプセル化電子部品、特に集積回路の製造方法 | |
| US4829362A (en) | Lead frame with die bond flag for ceramic packages | |
| JP3077668B2 (ja) | 半導体装置、半導体装置用リードフレームおよびその製造方法 | |
| JPH1050918A (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| JPH0582977B2 (ja) | ||
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH088329B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH065726A (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPH0547988A (ja) | 半導体装置 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| JPS60113932A (ja) | 樹脂封止半導体装置の組立方法 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JP2656762B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPS61284951A (ja) | 半導体装置 | |
| JPS63204735A (ja) | 半導体装置のパツケ−ジ構造 | |
| JP2005303169A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |