JPH0312935A - 電子デバイスを製造する方法 - Google Patents
電子デバイスを製造する方法Info
- Publication number
- JPH0312935A JPH0312935A JP1141301A JP14130189A JPH0312935A JP H0312935 A JPH0312935 A JP H0312935A JP 1141301 A JP1141301 A JP 1141301A JP 14130189 A JP14130189 A JP 14130189A JP H0312935 A JPH0312935 A JP H0312935A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- metal
- gate
- photoresist material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/8303—Diamond
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Light Receiving Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電子デバイスを製造する方法に関し、特にダ
イヤモンド材料からの電界効果トランジスタの製造、な
らびに同方法により作られるトランジスタに適用するこ
とができる。
イヤモンド材料からの電界効果トランジスタの製造、な
らびに同方法により作られるトランジスタに適用するこ
とができる。
シリコン基板に代わるダイヤモンド基板の上に作られる
全体として在来式の電界効果トランジスタ（ＦＥＴ）構
造体を含むＦＥＴが製造されている。ダイヤモンドの物
理特性により、ダイヤモンドは本出願においてシリコン
（Ｓｉ）、砒化ガリウム（ＧａＡｓ ）または他の既知
半導体材料よりもすぐれた特性を持つ。特に、ダイヤモ
ンドＦＥＴは在来の材料を使用するトランジスタよりも
低い抵抗と、高い利得および最大周波数を期待すること
ができる。
全体として在来式の電界効果トランジスタ（ＦＥＴ）構
造体を含むＦＥＴが製造されている。ダイヤモンドの物
理特性により、ダイヤモンドは本出願においてシリコン
（Ｓｉ）、砒化ガリウム（ＧａＡｓ ）または他の既知
半導体材料よりもすぐれた特性を持つ。特に、ダイヤモ
ンドＦＥＴは在来の材料を使用するトランジスタよりも
低い抵抗と、高い利得および最大周波数を期待すること
ができる。
電界効果トランジスタはホトリトグラフィック・マスキ
ングおよび化学エツチング法の助けを借りて在来作られ
ており、それによってトランジスタのゲートおよびドレ
イン領域はホトレジスタ材料を用いてホトリトグラフィ
ックに区画され、またトランジスタの基板上に付着され
たいろいろなマスク層はソース、ゲートおよびドレイン
領域ならびにこれらの領域の金属接点を形成するために
エツチングにより選択的に除去される。トランジスタ構
造体のサイズは小さいので、組立て工程中に連続するマ
スクを整合するとは困難である。こうして、在来の技術
の許容範囲はトランジスタ構造体のサイズに下限を設定
し、それによってトランジスタの作動パラメータのある
ものにその高周波制限のような制限を置く。
ングおよび化学エツチング法の助けを借りて在来作られ
ており、それによってトランジスタのゲートおよびドレ
イン領域はホトレジスタ材料を用いてホトリトグラフィ
ックに区画され、またトランジスタの基板上に付着され
たいろいろなマスク層はソース、ゲートおよびドレイン
領域ならびにこれらの領域の金属接点を形成するために
エツチングにより選択的に除去される。トランジスタ構
造体のサイズは小さいので、組立て工程中に連続するマ
スクを整合するとは困難である。こうして、在来の技術
の許容範囲はトランジスタ構造体のサイズに下限を設定
し、それによってトランジスタの作動パラメータのある
ものにその高周波制限のような制限を置く。
本発明の１つの側面により、基板の上に付着されたホト
レジスト材料が化学エツチングをする前に、基板を透過
される光に露出されるような、ホトリトグラフィック・
マスキングおよび化学エツチング段階を含む電子デバイ
スを製造する方法が提供される。
レジスト材料が化学エツチングをする前に、基板を透過
される光に露出されるような、ホトリトグラフィック・
マスキングおよび化学エツチング段階を含む電子デバイ
スを製造する方法が提供される。
さらに詳しく述べれば、本発明により、特定の波長の光
に対して透明な半導体基板の上に電子デバイスを製造す
る方法は、 基板と異なる電気特性を持つ少なくとも１つの領域を形
成するように基板を処理する段階と、基板の片側に付着
されたホトレジスト材料の層に基板の他側にある光源か
ら基板を透過した特定波長の光を当てることを含む、選
択性のホトリトグラフィック・マスキングおよび化学エ
ツチングによって領域の導電接点を形成する段階と、を
有する。
に対して透明な半導体基板の上に電子デバイスを製造す
る方法は、 基板と異なる電気特性を持つ少なくとも１つの領域を形
成するように基板を処理する段階と、基板の片側に付着
されたホトレジスト材料の層に基板の他側にある光源か
ら基板を透過した特定波長の光を当てることを含む、選
択性のホトリトグラフィック・マスキングおよび化学エ
ツチングによって領域の導電接点を形成する段階と、を
有する。
本発明による１つの実施例では、電界効果トランジスタ
を製造する方法は、 所定波長の光に対して透明なダイヤモンド基板を用意す
る段階と、 基板の上または中にトランジスタのソース、ゲートおよ
びドレイン領域を形成する段階と、選択性のホトリトグ
ラフィック・マスキングおよび化学エツチングによって
ソース、ゲートならびにドレイン領域の接点を形成する
段階であり、少なくとも１つのマスキングおよびエツチ
ング段階は基板の片側に付着されたホトレジスト材料の
層に基板の他側にある光源から基板を通過する所定波長
の光を受けさせることを含む前記領域の接点を形成する
段階と、 を含んでいる。
を製造する方法は、 所定波長の光に対して透明なダイヤモンド基板を用意す
る段階と、 基板の上または中にトランジスタのソース、ゲートおよ
びドレイン領域を形成する段階と、選択性のホトリトグ
ラフィック・マスキングおよび化学エツチングによって
ソース、ゲートならびにドレイン領域の接点を形成する
段階であり、少なくとも１つのマスキングおよびエツチ
ング段階は基板の片側に付着されたホトレジスト材料の
層に基板の他側にある光源から基板を通過する所定波長
の光を受けさせることを含む前記領域の接点を形成する
段階と、 を含んでいる。
もう１つの好適な実施例の方法は、
紫外線の光に対して透明なｐ形ダイヤモンド基板を供給
する段階と、 基板の表面に絶縁材料の層を付着させる段階と、 絶縁材料の層の上に第１金属の層を付着させる段階と、 トランジスタのゲート領域を形成するように付着された
層を選択的に除去する段階と、イオン注入または化学エ
ツチングによりゲート領域に隣接するトランジスタのソ
ースならびにドレイン領域を形成する段階と、 ソース、ゲートおよびドレイン領域の上にホトレジスト
材料の層を付着させる段階と、基板を通過する紫外線の
光に対してホトレジスト材料の層を露出させる段階と、 ホトレジスト材料の層がゲート領域の上に残るように露
出されたホトレジスト材料を除去する段階と、 ソース、ゲートおよびドレイン領域の上に第２金属の層
を付着させる段階と、 ホトレジスト材料の層すなわちゲート領域の上の第２金
属の層を選択的に除去する段階であり、それによって第
２金属のソースおよびドレイン接点ならびに第１金属の
ゲート接点を備えているＭＩＳＦＥＴ構造物が得られる
前記選択的に除去する段階と、を含んでいる。
する段階と、 基板の表面に絶縁材料の層を付着させる段階と、 絶縁材料の層の上に第１金属の層を付着させる段階と、 トランジスタのゲート領域を形成するように付着された
層を選択的に除去する段階と、イオン注入または化学エ
ツチングによりゲート領域に隣接するトランジスタのソ
ースならびにドレイン領域を形成する段階と、 ソース、ゲートおよびドレイン領域の上にホトレジスト
材料の層を付着させる段階と、基板を通過する紫外線の
光に対してホトレジスト材料の層を露出させる段階と、 ホトレジスト材料の層がゲート領域の上に残るように露
出されたホトレジスト材料を除去する段階と、 ソース、ゲートおよびドレイン領域の上に第２金属の層
を付着させる段階と、 ホトレジスト材料の層すなわちゲート領域の上の第２金
属の層を選択的に除去する段階であり、それによって第
２金属のソースおよびドレイン接点ならびに第１金属の
ゲート接点を備えているＭＩＳＦＥＴ構造物が得られる
前記選択的に除去する段階と、を含んでいる。
絶縁材料の層は酸化物、窒化物、オキシ窒化物（オキシ
ナイトライド）または炭化物を含むことがある。
ナイトライド）または炭化物を含むことがある。
第１金属はアルミニウムやクロムのような仕事関数の低
い金属であることが望ましい。
い金属であることが望ましい。
第２金属は金、プラチナ、金／タンタル合金、またはパ
ラジウムのような仕事関数の高い金属であることが望ま
しい。
ラジウムのような仕事関数の高い金属であることが望ま
しい。
本発明の実施例を添付図に関して以下に詳しく説明する
。
。
第１図ｇには、光学的に透明なｐ形ダイヤモンド材料の
基板１０が示されている。
基板１０が示されている。
絶縁材料の薄い層１２が基板１０の表面に付着されてい
る。絶縁層１２は酸化物、窒化物、オキシ窒化物または
炭化物の材料を含む。
る。絶縁層１２は酸化物、窒化物、オキシ窒化物または
炭化物の材料を含む。
第１図すに示される通り、第１金属の層１４が絶縁材料
の層１２の上に付着されている。第１金属はアルミニウ
ムやクロムのような仕事関数の低い金属である。
の層１２の上に付着されている。第１金属はアルミニウ
ムやクロムのような仕事関数の低い金属である。
第１ｃ図で示される次の段階はトランジスタのゲート領
域を形成することである。これはゲート（Ｇ）の領域を
除き層１２および１４を選択的に除去する在来のホトリ
トグラフィック・マスキングならびに化学エツチング工
程によって達成される。
域を形成することである。これはゲート（Ｇ）の領域を
除き層１２および１４を選択的に除去する在来のホトリ
トグラフィック・マスキングならびに化学エツチング工
程によって達成される。
工程の次の段階では、ソース（Ｓ）およびドレイン（Ｄ
）領域はゲート領域に隣接する区別された領域のイオン
注入または化学エツチングによって基板１０の上部表面
に形成される。イオン注入の場合、ホウ素、ガリウム、
炭素またはリチウムの各イオンが使用される。別法とし
て、アルゴン・エツチングを使用することができる。ソ
ースおよびドレイン領域は、第１図ｄに示される通り基
板１０の表面にわたる。
）領域はゲート領域に隣接する区別された領域のイオン
注入または化学エツチングによって基板１０の上部表面
に形成される。イオン注入の場合、ホウ素、ガリウム、
炭素またはリチウムの各イオンが使用される。別法とし
て、アルゴン・エツチングを使用することができる。ソ
ースおよびドレイン領域は、第１図ｄに示される通り基
板１０の表面にわたる。
いま第１図ｅにおいて、紫外線（ＵＶ）の光に敏感なホ
トレジスト材料の層１６が第１図ｄに示された構造体の
上に付着さる。この構造体は次に基板１０の下から紫外
線の光を受ける。基板１０は紫外線の光に対して透明で
あるので、ホトレジスト層１６はゲート領域（Ｇ）の上
を除きこの光に露出されるが、ここで金属層１４はＵＶ
光からホトレジスト層を遮へいする。
トレジスト材料の層１６が第１図ｄに示された構造体の
上に付着さる。この構造体は次に基板１０の下から紫外
線の光を受ける。基板１０は紫外線の光に対して透明で
あるので、ホトレジスト層１６はゲート領域（Ｇ）の上
を除きこの光に露出されるが、ここで金属層１４はＵＶ
光からホトレジスト層を遮へいする。
ホトレジスト層１６は溶剤で引き続き処理されるが、こ
の溶剤はＵＶ光に露出された領域の層１６を溶解する。
の溶剤はＵＶ光に露出された領域の層１６を溶解する。
こうして、この段階に続き、ホトレジスト層１６はゲー
ト領域（Ｇ）の上の金属層１４からを除き除去される。
ト領域（Ｇ）の上の金属層１４からを除き除去される。
これは第１図ｆに示されている。
第１図ｇにおいて、第２金属の層１８は基板全体の上に
付着されている。第２金属は金、プラチナ、０ 金／タンタル合金またはパラジウムのような仕事関数の
低い金属である。
付着されている。第２金属は金、プラチナ、０ 金／タンタル合金またはパラジウムのような仕事関数の
低い金属である。
最後に第図りに示される通り、金属層１４を露出させな
がらゲート領域の上のホトレジスト材料の層１６を除去
するためにリフトオフエッチ（１ｉｆｔ −ｏｆｆｅｔ
ｃｈ ）法が使用される。第２金属の層１８は、トラン
ジスタのソースおよびドレイン領域の上にない層の部分
を取り除きなからトリミングされる。こうして、ＭＩＳ
ＦＥ構造体は第２金属のソースおよびドレイン接点なら
びに第１金属のゲート接点と共に作られる。
がらゲート領域の上のホトレジスト材料の層１６を除去
するためにリフトオフエッチ（１ｉｆｔ −ｏｆｆｅｔ
ｃｈ ）法が使用される。第２金属の層１８は、トラン
ジスタのソースおよびドレイン領域の上にない層の部分
を取り除きなからトリミングされる。こうして、ＭＩＳ
ＦＥ構造体は第２金属のソースおよびドレイン接点なら
びに第１金属のゲート接点と共に作られる。
透明な基板１０を通してホトレジスト層１６を露出さぜ
る自己整合効果により、ソース、ゲートおよびドレイン
接点の相互形成に大きな精度が達成される。特に、トラ
ンジスタ製造中に連続するマスクを正確に整合するとい
う問題が回避される。
る自己整合効果により、ソース、ゲートおよびドレイン
接点の相互形成に大きな精度が達成される。特に、トラ
ンジスタ製造中に連続するマスクを正確に整合するとい
う問題が回避される。
第１図は本発明による電界効果トランジスタの製造にお
ける製造過程を示す。 符号の説明： １ １０・・・基板； １２・・・絶縁材料の層； １４・・・第１金属の層； １６・・・ホトレジスト材料の層； １８・・・第２金属の層；
ける製造過程を示す。 符号の説明： １ １０・・・基板； １２・・・絶縁材料の層； １４・・・第１金属の層； １６・・・ホトレジスト材料の層； １８・・・第２金属の層；
Claims (7)
- （１）透明な基板の片側に付着されたホトレジスト材料
が化学エッチングの前に、基板を透過される光に露出さ
れるような、ホトリトグラフィック・マスキングおよび
化学エッチング段階を含むことを特徴とする電子デバイ
スを製造する方法。 - （２）基板と異なる電気特性を持つ少なくとも１つの領
域を形成するように基板を処理する段階と、基板の片側
に付着されたホトレジスト材料の層に基板の他側にある
光源から基板を透過した特定波長の光を受けさせること
を含み、選択性のホトリトグラフィック・マスキングお
よび化学エッチングによつて領域の導電接点を形成する
段階と、を有することを特徴とする特定波長の光に対し
て透明な半導体基板上に電子デバイスを製造する方法。 - （３）所定波長の光に対して透明なダイヤモンド基板を
用意する段階と、基板の上または中にトランジスタのソ
ース、ゲートおよびドレイン領域を形成する段階と、選
択性のホトリトグラフィック・マスキングおよび化学エ
ッチングによつてソース、ゲートならびにドレイン領域
の接点を形成する段階であり、少なくとも１つのマスキ
ングおよびエッチング段階は基板の片側に付着されたホ
トレジスト材料の層に基板の他側にある光源から基板を
通過する所定波長の光を受けさせることを含む前記領域
を形成する段階と、を有することを特徴とする電界効果
トランジスタを製造する方法。 - （４）紫外線の光に対して透明なｐ形ダイヤモンド基板
を用意する段階と、基板の表面に絶縁材料の層を付着さ
せる段階と、絶縁材料の層の上に第１金属の層を付着さ
せる段階と、トランジスタのゲート領域を形成するよう
に付着された層を選択的に除去する段階と、イオン注入
または化学エッチングによりゲート領域に隣接するトラ
ンジスタのソースならびにドレイン領域を形成する段階
と、ソース、ゲートおよびドレイン領域の上にホトレジ
スト材料の層を付着させる段階と、基板を通過する紫外
線の光に対してホトレジスト材料の層を露出させる段階
と、ホトレジスト材料の層がゲート領域の上に残るよう
に露出されたホトレジスト材料を除去する段階と、ソー
ス、ゲートおよびドレイン領域の上に第２金属の層を付
着させる段階と、ホトレジスト材料の層すなわちゲート
領域の上の第２金属の層を選択的に除去する段階であり
、それによつて第２金属のソースおよびドレイン接点な
らびに第１金属のゲート接点を備えているＭＩＳＦＥＴ
（金属絶縁半導体電界効果トランジスタ）構造体が得ら
れる前記選択的に除去する段階と、を有することを特徴
とする請求項３記載による方法。 - （５）絶縁材料の層は酸化物、窒化物、オキシ窒化物、
または炭化物を含むことを特徴とする請求項４記載によ
る方法。 - （６）第１金属はアルミニウムやクロムのような仕事関
数の低い金属であることを特徴とする請求項４または５
記載による方法。 - （７）第２金属は金、プラチナ、金／タンタル合金、ま
たはパラジウムのような仕事関数の高い金属であること
を特徴とする請求項４〜請求項６のいずれかに記載によ
る方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141301A JPH0312935A (ja) | 1989-06-05 | 1989-06-05 | 電子デバイスを製造する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141301A JPH0312935A (ja) | 1989-06-05 | 1989-06-05 | 電子デバイスを製造する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0312935A true JPH0312935A (ja) | 1991-01-21 |
Family
ID=15288703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141301A Pending JPH0312935A (ja) | 1989-06-05 | 1989-06-05 | 電子デバイスを製造する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280004A (en) * | 1991-10-24 | 1994-01-18 | Idemitsu Kosan Co., Ltd. | Hydrodesulfurizing catalyst composition and method of preparing same |
-
1989
- 1989-06-05 JP JP1141301A patent/JPH0312935A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280004A (en) * | 1991-10-24 | 1994-01-18 | Idemitsu Kosan Co., Ltd. | Hydrodesulfurizing catalyst composition and method of preparing same |
| US5336394A (en) * | 1991-10-24 | 1994-08-09 | Idemitsu Kosan Co., Ltd. | Process for hydrodesulfurizing a sulfur-containing hydrocarbon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0046371B1 (en) | Method of manufacturing a semiconductor device | |
| EP0224614B1 (en) | Process of fabricating a fully self- aligned field effect transistor | |
| KR900008277B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| EP0706202A2 (en) | Method for producing a pattern and a semiconductor device | |
| EP0343963B1 (en) | Diamond transistor and method of manufacture thereof | |
| US5114871A (en) | Manufacturing diamond electronic devices | |
| US4700455A (en) | Method of fabricating Schottky gate-type GaAs field effect transistor | |
| US4871419A (en) | Method of forming pattern of a two-layer metal film | |
| JPH0312935A (ja) | 電子デバイスを製造する方法 | |
| JP3393237B2 (ja) | 半導体装置の製造方法 | |
| KR0141197B1 (ko) | 반도체소자 콘택 형성방법 | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62224084A (ja) | 電界効果トランジスタの製法 | |
| KR19980057703A (ko) | 반도체소자의 게이트 형성방법 | |
| JPH0358176B2 (ja) | ||
| JPH05211175A (ja) | ゲート電極の製造方法 | |
| JPS59986B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61196579A (ja) | 半導体装置の製法 | |
| JPH06275652A (ja) | 半導体装置の製造方法 | |
| JPH02181440A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04252035A (ja) | 電界効果トランジスタ | |
| JPH0766393A (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH05129343A (ja) | シヨツトキゲート型電界効果トランジスタの製造方法 |