JPH03129737A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03129737A JPH03129737A JP26778689A JP26778689A JPH03129737A JP H03129737 A JPH03129737 A JP H03129737A JP 26778689 A JP26778689 A JP 26778689A JP 26778689 A JP26778689 A JP 26778689A JP H03129737 A JPH03129737 A JP H03129737A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- tungsten
- high melting
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、下！ｌｊｉ層間膜との密着性に優れた高融点
金属膜が形成される半導体装置の製造方法に関するもの
である。
金属膜が形成される半導体装置の製造方法に関するもの
である。
本発明は、基体主面上の層間膜上に第一の高融点金属膜
をＣＶＤ法により形成し、該第−の高融点金属膜を還元
雰囲気、不活性ガス雰囲気又は真空中にて８００〜１１
００’Ｃの温度範囲で熱処理を行った後、上記第一の高
融点金属膜の膜厚より厚い膜厚を有する第二の高融点金
属膜を形成することにより、下地層間膜に対する密着性
の向上を図るものである。
をＣＶＤ法により形成し、該第−の高融点金属膜を還元
雰囲気、不活性ガス雰囲気又は真空中にて８００〜１１
００’Ｃの温度範囲で熱処理を行った後、上記第一の高
融点金属膜の膜厚より厚い膜厚を有する第二の高融点金
属膜を形成することにより、下地層間膜に対する密着性
の向上を図るものである。
［従来の技術］
超ＬＳＩにおいて素子の微細化に伴って電極配線幅は縮
小化される傾向にある。その結果、配線の電流密度が増
加して、エレクトロマイグレーシタンが信頼性上重要な
問題となっている。
小化される傾向にある。その結果、配線の電流密度が増
加して、エレクトロマイグレーシタンが信頼性上重要な
問題となっている。
そこで、次世代の超ＬＳＩの配線材料として、従来より
用いられたＡｌ系合金に代わり耐熱性。
用いられたＡｌ系合金に代わり耐熱性。
耐エレクトロマイグレーション等に優れた高融点金属膜
が注目されつつあり、とりわけタングステン（Ｗ）膜の
成膜技術に関する研究が活発に進められている。
が注目されつつあり、とりわけタングステン（Ｗ）膜の
成膜技術に関する研究が活発に進められている。
タングステン等の高融点金属膜の形成方法には、主にス
パッタ法やＣＶＤ法が挙げられるが、ステップカバレー
ジが良好であることや低抵抗である等の点でＣＶＤ法に
よる高融点金属膜が優れている。従来の技術として、Ｈ
ｇランプ照射条件下でタングステンのＣＶＤ戒長成長う
方法等も知られている（例えば、特開昭６３−２９９２
４９号公報参照。）。
パッタ法やＣＶＤ法が挙げられるが、ステップカバレー
ジが良好であることや低抵抗である等の点でＣＶＤ法に
よる高融点金属膜が優れている。従来の技術として、Ｈ
ｇランプ照射条件下でタングステンのＣＶＤ戒長成長う
方法等も知られている（例えば、特開昭６３−２９９２
４９号公報参照。）。
ところが、上述のようにＣＶＤ法によりタングステン膜
を形成する場合、下地層間膜（例えばシリコン酸化膜等
）に対する密着性が悪いことが問題とされる。シリコン
酸化膜等の下地層間膜とタングステン膜との間には、（
ｉ）タングステン膜に生じるストレスにより、タングス
テン膜が下地層から剥離しようとする力、（ｉｉ）タン
グステン膜とシリコン酸化膜が密着しようとする力、が
存在している。
を形成する場合、下地層間膜（例えばシリコン酸化膜等
）に対する密着性が悪いことが問題とされる。シリコン
酸化膜等の下地層間膜とタングステン膜との間には、（
ｉ）タングステン膜に生じるストレスにより、タングス
テン膜が下地層から剥離しようとする力、（ｉｉ）タン
グステン膜とシリコン酸化膜が密着しようとする力、が
存在している。
（１）に関しては、タングステン膜の成長温度よりも高
温で熱処理が行われる際にタングステン膜のストレスが
増加して、下地層間膜から剥離が起こりやすくなる。
温で熱処理が行われる際にタングステン膜のストレスが
増加して、下地層間膜から剥離が起こりやすくなる。
一方、（、ｉｉ ）は、主にタングステン膜とシリコン
酸化膜との界面に存在する有効な結合手の数によって決
まるものと考えられている（マテリアルズ・リサーチ・
ソサイエティ １９８５年 ワークシップ １７３〜１
８３頁参照。）。特に、ＣＶＤ法によりタングステン膜
を形成する場合には、界面にフン化物等の不純物等が析
出し易く、この不純物により有効な結合手の数が減少す
るため、急激に密着性が低下する。そこで、密着性を向
上させるために熱処理を施して、界面に存在する不純物
を拡散させることも試みられている。しかし、通常の膜
厚のタングステン膜を形威した後、アニールを行うと、
この熱処理によってタングステン膜にストレスが発生し
、熱処理中に下地層間膜から剥してしまうという問題が
生ずる。また、この時、タングステンの結晶化が進み、
タングステンの表面の特性が劣化する等の欠点もある。
酸化膜との界面に存在する有効な結合手の数によって決
まるものと考えられている（マテリアルズ・リサーチ・
ソサイエティ １９８５年 ワークシップ １７３〜１
８３頁参照。）。特に、ＣＶＤ法によりタングステン膜
を形成する場合には、界面にフン化物等の不純物等が析
出し易く、この不純物により有効な結合手の数が減少す
るため、急激に密着性が低下する。そこで、密着性を向
上させるために熱処理を施して、界面に存在する不純物
を拡散させることも試みられている。しかし、通常の膜
厚のタングステン膜を形威した後、アニールを行うと、
この熱処理によってタングステン膜にストレスが発生し
、熱処理中に下地層間膜から剥してしまうという問題が
生ずる。また、この時、タングステンの結晶化が進み、
タングステンの表面の特性が劣化する等の欠点もある。
また、上述の特開昭６３−２９９２４９号公報に記載さ
れる技術では、Ｈｇランプ照射を受けた表面が清浄化さ
れる現象を利用することにより、密着性の改善が図られ
ている。しかし、Ｈｇランプは層間膜との界面にまで到
達しないため、界面の不純物を充分に減少させることは
不可能である。
れる技術では、Ｈｇランプ照射を受けた表面が清浄化さ
れる現象を利用することにより、密着性の改善が図られ
ている。しかし、Ｈｇランプは層間膜との界面にまで到
達しないため、界面の不純物を充分に減少させることは
不可能である。
従って、木質的な解決には至っていない。
そこで、本発明は、上述の従来の実情に鑑みて提案され
たものであって、下地層間膜との密着性に優れた高融点
金属膜が形威される半導体装置の製造方法を提供するこ
とを目的とする。
たものであって、下地層間膜との密着性に優れた高融点
金属膜が形威される半導体装置の製造方法を提供するこ
とを目的とする。
上述の目的を達成するために、本発明の半導体装置の製
造方法は、基体主面に層間膜を形威し、第一の高融点金
属膜をＣＶＤ法により形成する工程と、その第一の高融
点金属膜を還元雰囲気、不活性ガス雰囲気又は真空中に
て８００〜１１００°Ｃの温度範囲で熱処理を行う工程
と、上記第一の高融点金属膜の膜厚より厚い膜厚を有す
る第二の高融点金属膜を形成する工程を有するを特徴と
する。
造方法は、基体主面に層間膜を形威し、第一の高融点金
属膜をＣＶＤ法により形成する工程と、その第一の高融
点金属膜を還元雰囲気、不活性ガス雰囲気又は真空中に
て８００〜１１００°Ｃの温度範囲で熱処理を行う工程
と、上記第一の高融点金属膜の膜厚より厚い膜厚を有す
る第二の高融点金属膜を形成する工程を有するを特徴と
する。
ここで、熱処理としては、電気炉アニールや赤外線等を
用いた短時間急熱処理（ＰＴＡ）等を行うことが可能で
ある。その熱処理は、水素等の還元雰囲気１アルゴン等
の不活性ガス雰囲気又は真空中で行われる。また、第一
の高融点金属膜の膜厚は、層間膜との界面が熱処理され
るような熱に耐え得る程度の薄膜とすることが好ましい
。−例として、第−及び第二の高融点金属膜のそれぞれ
の膜厚の和が４０００Å程度とされる場合、第一の高融
点金属膜は１０００人程度０膜厚とすれば良い。
用いた短時間急熱処理（ＰＴＡ）等を行うことが可能で
ある。その熱処理は、水素等の還元雰囲気１アルゴン等
の不活性ガス雰囲気又は真空中で行われる。また、第一
の高融点金属膜の膜厚は、層間膜との界面が熱処理され
るような熱に耐え得る程度の薄膜とすることが好ましい
。−例として、第−及び第二の高融点金属膜のそれぞれ
の膜厚の和が４０００Å程度とされる場合、第一の高融
点金属膜は１０００人程度０膜厚とすれば良い。
更に、第二の高融点金属膜は第一の高融点金属膜と同し
材料としてもよく、異なった材料を用いてもよい。
材料としてもよく、異なった材料を用いてもよい。
層間膜上にＣＶＤ法により第一の高融点金属膜を形成す
る。この第一の高融点金属膜の膜厚を薄くすることによ
り、熱処理を行っても第一の高融点金属膜のストレスの
増加や表面の特性劣化等は問題とならない。そして、こ
の第一の高融点金属膜を形成した後、８００−１１００
’Ｃの温度範囲でアニールが行われる。第一の高融点金
属膜は薄膜であるので、熱が層間膜との界面に到達し、
約８００°Ｃ以上で層間膜と第一の高融点金属膜との界
面に存在していたフッ化物等の不純物が拡散し始める。
る。この第一の高融点金属膜の膜厚を薄くすることによ
り、熱処理を行っても第一の高融点金属膜のストレスの
増加や表面の特性劣化等は問題とならない。そして、こ
の第一の高融点金属膜を形成した後、８００−１１００
’Ｃの温度範囲でアニールが行われる。第一の高融点金
属膜は薄膜であるので、熱が層間膜との界面に到達し、
約８００°Ｃ以上で層間膜と第一の高融点金属膜との界
面に存在していたフッ化物等の不純物が拡散し始める。
この不純物は第一の高融点金属膜の外や層間膜中に拡散
される。従って、界面では不純物の減少に伴って有効な
結合手の数が増加し、層間膜に対する高融点金属の密着
性が向上する。
される。従って、界面では不純物の減少に伴って有効な
結合手の数が増加し、層間膜に対する高融点金属の密着
性が向上する。
また、熱処理により層間膜に対する第一の高融点金属膜
の密着性が確保されているので、このような熱処理後に
、所望の膜厚を有する第二の高融点金属膜を成長させて
も層間膜からの剥離が生じる虞れがない。
の密着性が確保されているので、このような熱処理後に
、所望の膜厚を有する第二の高融点金属膜を成長させて
も層間膜からの剥離が生じる虞れがない。
〔実施例）
本発明の好適な実施例を図面を参照しながら説明する。
本実施例は、シリコン酸化膜上にＣＶＤを行ってタング
ステン（Ｗ）による配線層、所謂プランケットタングス
テンを形成する方法である。
ステン（Ｗ）による配線層、所謂プランケットタングス
テンを形成する方法である。
先ず、第１図（ａ）に示すように、基体としてのシ１Ｊ
コン基板１上に眉間絶！！膜として機能するシリコン酸
化ｌｌＩ２を形成する。このシリコン酸化膜２上にＣＶ
Ｄ法によりタングステン膜３を形成する。この段階では
、シリコン酸化膜２とタングステンＩＩＷ３の界面にフ
ッ化物等の不純物５が存在する。なお、タングステン膜
３の成膜条件は適宜設定すればよく、本実施例では、生
成温度を４５０〜５００°Ｃ程度、圧力を約２００ｍＴ
ｏｒｒ 、 Ｗ Ｆ ｂ流量：Ｈ，流量＝ ４５０ ：
２０００ ［ｓｃｃｍｌとしたところ、膜厚が１００
０人程度０あるタングステン膜３が形成された。
コン基板１上に眉間絶！！膜として機能するシリコン酸
化ｌｌＩ２を形成する。このシリコン酸化膜２上にＣＶ
Ｄ法によりタングステン膜３を形成する。この段階では
、シリコン酸化膜２とタングステンＩＩＷ３の界面にフ
ッ化物等の不純物５が存在する。なお、タングステン膜
３の成膜条件は適宜設定すればよく、本実施例では、生
成温度を４５０〜５００°Ｃ程度、圧力を約２００ｍＴ
ｏｒｒ 、 Ｗ Ｆ ｂ流量：Ｈ，流量＝ ４５０ ：
２０００ ［ｓｃｃｍｌとしたところ、膜厚が１００
０人程度０あるタングステン膜３が形成された。
続いて、タングステン膜３の熱処理を行う。この熱処理
の条件としては、例えば、アニール温度を１０００°Ｃ
前後とし、１０秒程度の短時間熱処理が好ましい。この
ような熱処理により、第１図（ｂ）に示すように、層間
膜と第一の高融点金属膜との界面に存在していたフン化
物等の不純物５が第一の高融点金属膜の外やシリコン酸
化Ｗ２中に拡散される。従って、この界面で有効な結合
手の数が増加し、層間膜に対する高融点金属の密着性が
向上する。また、タングステン膜３の膜厚は薄いので、
このようなアニールを行ってもストレスの増加やタング
ステン膜３の表面の特性劣化等は問題とならない。
の条件としては、例えば、アニール温度を１０００°Ｃ
前後とし、１０秒程度の短時間熱処理が好ましい。この
ような熱処理により、第１図（ｂ）に示すように、層間
膜と第一の高融点金属膜との界面に存在していたフン化
物等の不純物５が第一の高融点金属膜の外やシリコン酸
化Ｗ２中に拡散される。従って、この界面で有効な結合
手の数が増加し、層間膜に対する高融点金属の密着性が
向上する。また、タングステン膜３の膜厚は薄いので、
このようなアニールを行ってもストレスの増加やタング
ステン膜３の表面の特性劣化等は問題とならない。
そして、第１図（ｃ）に示すように、タングステン膜３
上にＣＶＤ法等により更にタングステン層４を形成する
。このタングステン層４の膜厚は３０００人程度０ある
ことが好ましい。即ち、シリコン酸化膜２上にはタング
ステン膜３とタングステン層４よりなる膜厚が４０００
人程度０配線層が形成される。
上にＣＶＤ法等により更にタングステン層４を形成する
。このタングステン層４の膜厚は３０００人程度０ある
ことが好ましい。即ち、シリコン酸化膜２上にはタング
ステン膜３とタングステン層４よりなる膜厚が４０００
人程度０配線層が形成される。
このように、ＣＶＤ法によりタングステン膜３を形成し
、このタングステン膜３のアニールを行った後、タング
ステン層４を形成することにより、シリコン酸化膜２と
タングステン膜３の密着性が優れているために、シリコ
ン酸化Ｉｌ！２から剥離することがなく良好な配線層が
形成される。また、タングステン膜３及びタングステン
層４からなる配線層の膜厚が４０００Å程度である場合
、この配線層のシート抵抗は０．２５Ω／口、比抵抗は
１０〜１５μΩ０であり、例えば１６Ｍビットのメモリ
等を形成するのに好適である。
、このタングステン膜３のアニールを行った後、タング
ステン層４を形成することにより、シリコン酸化膜２と
タングステン膜３の密着性が優れているために、シリコ
ン酸化Ｉｌ！２から剥離することがなく良好な配線層が
形成される。また、タングステン膜３及びタングステン
層４からなる配線層の膜厚が４０００Å程度である場合
、この配線層のシート抵抗は０．２５Ω／口、比抵抗は
１０〜１５μΩ０であり、例えば１６Ｍビットのメモリ
等を形成するのに好適である。
なお、本実施例では、上述のような一連の作業工程を同
一装置を用いて連続的に行うことが望ましい。
一装置を用いて連続的に行うことが望ましい。
また、配線層の下地層としては、シリコン酸化膜に限ら
れるものではなく、例えばチタンナイトライド等を用い
た適当な密着層や拡散防止膜を層間膜上に設けてもよい
。
れるものではなく、例えばチタンナイトライド等を用い
た適当な密着層や拡散防止膜を層間膜上に設けてもよい
。
〔発明の効果］
上述のように、本発明によれば、下地層間膜から配線層
が剥離する虞れがなく、層間膜と配線層の密着性の向上
が図られる。また、配線層のストレスの増加や表面の特
性劣化が防止される。さらに、配線層の形成工程とその
配線層の熱処理工程を連続して行うことが可能とされる
ので、作業工程が簡略化される。
が剥離する虞れがなく、層間膜と配線層の密着性の向上
が図られる。また、配線層のストレスの増加や表面の特
性劣化が防止される。さらに、配線層の形成工程とその
配線層の熱処理工程を連続して行うことが可能とされる
ので、作業工程が簡略化される。
第１図（ａ）乃至第１図（ｃ）は本発明に係る半導体装
置の製造方法を作業工程に従って説明するためのそれぞ
れ工程断面図である。 シリコン基板 シリコン酸化膜 タングステン膜 タングステン層 不純物
置の製造方法を作業工程に従って説明するためのそれぞ
れ工程断面図である。 シリコン基板 シリコン酸化膜 タングステン膜 タングステン層 不純物
Claims (1)
- 基体主面に層間膜を形成した後、第一の高融点金属膜
をＣＶＤ法により上記層間膜上に形成する工程と、その
第一の高融点金属膜を還元雰囲気、不活性ガス雰囲気又
は真空中で８００〜１１００℃の温度範囲で熱処理を行
う工程と、上記第一の高融点金属膜の膜厚より厚い膜厚
を有する第二の高融点金属膜を形成する工程を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26778689A JPH03129737A (ja) | 1989-10-14 | 1989-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26778689A JPH03129737A (ja) | 1989-10-14 | 1989-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129737A true JPH03129737A (ja) | 1991-06-03 |
Family
ID=17449571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26778689A Pending JPH03129737A (ja) | 1989-10-14 | 1989-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045147A3 (en) * | 2000-11-28 | 2003-03-27 | Tokyo Electron Ltd | Method for pretreating dielectric layers to enhance the adhesion of cvd metal layers thereto |
-
1989
- 1989-10-14 JP JP26778689A patent/JPH03129737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045147A3 (en) * | 2000-11-28 | 2003-03-27 | Tokyo Electron Ltd | Method for pretreating dielectric layers to enhance the adhesion of cvd metal layers thereto |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0310108B1 (en) | Interconnection structure of a semiconductor device and method of manufacturing the same | |
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| US6057223A (en) | Passivated copper conductive layers for microelectronic applications | |
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| KR19990006536A (ko) | 고순도구리스퍼터링타겟 및 박막 | |
| CN1068444A (zh) | 半导体器件及其制造方法 | |
| JPS63133650A (ja) | 多結晶シリコン層上にシリサイドの接着層を形成する方法 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| JPH0324723A (ja) | 半導体デバイスにおける電気的コンタクトの製造方法 | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| JPH03129737A (ja) | 半導体装置の製造方法 | |
| JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JPH0521387A (ja) | 金属薄膜の低抵抗化方法 | |
| TWI231962B (en) | Metallization process | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JP2000114367A (ja) | 半導体装置の製造方法 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| JP3518110B2 (ja) | 多層配線形成方法 | |
| JPH11162872A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| JPH10321621A (ja) | 金属薄膜形成方法 | |
| JPH0254926A (ja) | 半導体装置の製造方法 |