JPH03129779A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPH03129779A JPH03129779A JP2040034A JP4003490A JPH03129779A JP H03129779 A JPH03129779 A JP H03129779A JP 2040034 A JP2040034 A JP 2040034A JP 4003490 A JP4003490 A JP 4003490A JP H03129779 A JPH03129779 A JP H03129779A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- cathode
- semiconductor device
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、両面に主電極を有する高耐圧の電ズ用半導体
素子が形成された半導体基体の一面側に保護用素子とし
てのツェナダイオードが集積さする高耐圧半導体装置に
関する。
素子が形成された半導体基体の一面側に保護用素子とし
てのツェナダイオードが集積さする高耐圧半導体装置に
関する。
半導体基板の一面側に集積された素子を基板Ｃ他面側に
設けられた主電極に印加される電圧に最響されないよう
にするために、基板領域と素子領域の間のＰＮ接合を利
用した半導体装置は、自己分離型として知られてい°る
。第２１！ｌは自己分離型半導体装置に使用されるツェ
ナダイオードの部分を示す。図において、−面に電極２
が被着しているｎ＋シリコン基板ｌの上にｎ−バルク層
３が積層され、ｎ−層３の反基板ｌ側に選択的にｐ−ウ
ェル４が形成されている。 さらに、このｐ−ウェル４
の反基板１側に選択的に ｎ゛層５形成される。
設けられた主電極に印加される電圧に最響されないよう
にするために、基板領域と素子領域の間のＰＮ接合を利
用した半導体装置は、自己分離型として知られてい°る
。第２１！ｌは自己分離型半導体装置に使用されるツェ
ナダイオードの部分を示す。図において、−面に電極２
が被着しているｎ＋シリコン基板ｌの上にｎ−バルク層
３が積層され、ｎ−層３の反基板ｌ側に選択的にｐ−ウ
ェル４が形成されている。 さらに、このｐ−ウェル４
の反基板１側に選択的に ｎ゛層５形成される。
このｎ“層５がツェナダイオードのカソード層。
ｐ−ウェル４がアノード層となる。ｎ＋層５を囲んで、
表面からｎ−層３に達するｐ＋層６が設けられ、ツェナ
ダイオードのアノード電極７がこのｐ＋層６に、カソー
ド電極８がｎ゛層５それぞれ絶縁膜９の開口部でそれぞ
れ接、触している。電極７を他の集積素子の電極と接続
し、電極８を端子あるいは別の集積素子と接続すること
により、ツェナダイオードに過電圧に対する保護作用を
させることができる。 ｐ＋層６は分離層として役立つ
もので、なくてもよいがとなり合う集積素子間に生ずる
寄生素子の動作を抑制する効果がある。
表面からｎ−層３に達するｐ＋層６が設けられ、ツェナ
ダイオードのアノード電極７がこのｐ＋層６に、カソー
ド電極８がｎ゛層５それぞれ絶縁膜９の開口部でそれぞ
れ接、触している。電極７を他の集積素子の電極と接続
し、電極８を端子あるいは別の集積素子と接続すること
により、ツェナダイオードに過電圧に対する保護作用を
させることができる。 ｐ＋層６は分離層として役立つ
もので、なくてもよいがとなり合う集積素子間に生ずる
寄生素子の動作を抑制する効果がある。
第３図″は、双方向の過電圧に対する保護素子として双
方向ツェナダイオードが形成された例で、ｐ−ウェル４
にｎ“カソード層５が２個設けられており、それぞれ接
触するカソード電極８により他の集積素子あるいは端子
と接続される。第２図。
方向ツェナダイオードが形成された例で、ｐ−ウェル４
にｎ“カソード層５が２個設けられており、それぞれ接
触するカソード電極８により他の集積素子あるいは端子
と接続される。第２図。
第３図におけるｐ−ウェル４とｎ４層５からなるツェナ
ダイオードは、電極２に印加される正の電圧に対して、
ｎ−層３とｐ−層４との間のＰＮ接合により分離されて
いる。
ダイオードは、電極２に印加される正の電圧に対して、
ｎ−層３とｐ−層４との間のＰＮ接合により分離されて
いる。
第２図あるいは第３図に示したツェナダイオードのツェ
ナ降伏電圧を高くしようとする場合には、アノード層の
ｐ−ウェル４の不純物濃度を低くしなければならない
。 しかしｐ−ウェル４の濃度を低くすると、ｎ＋カソ
ード層５をエミッタ、ｐ−ウェル４をベース、ｎ−バル
ク層３およびｎ′″基板ｌをコレクタとした寄生バイポ
ーラトランジスタの直流電流増幅率ｈＦ！が大きくなる
ため、コレクタ。
ナ降伏電圧を高くしようとする場合には、アノード層の
ｐ−ウェル４の不純物濃度を低くしなければならない
。 しかしｐ−ウェル４の濃度を低くすると、ｎ＋カソ
ード層５をエミッタ、ｐ−ウェル４をベース、ｎ−バル
ク層３およびｎ′″基板ｌをコレクタとした寄生バイポ
ーラトランジスタの直流電流増幅率ｈＦ！が大きくなる
ため、コレクタ。
エミッタふ間最大電圧Ｖ ＣＨｏが低下してしまう。例
えば、ツェナダイオードのツェナ降伏電圧が５Ｖのとき
ｌ：ハＶｃｇｏが９０〜９５ Ｖ 、 ｔｏ Ｖ （
７）ときには８０〜８５Ｖであり、２５Ｖに高めるとＶ
ｃｉｏが５０Ｖになってしまう。 このＶＣＨＯが電極
２に印加できる電圧、すなわちこの半導体装置全体の耐
圧を決めるので、結果的には半導体装置全体の耐圧が低
下することになる。
えば、ツェナダイオードのツェナ降伏電圧が５Ｖのとき
ｌ：ハＶｃｇｏが９０〜９５ Ｖ 、 ｔｏ Ｖ （
７）ときには８０〜８５Ｖであり、２５Ｖに高めるとＶ
ｃｉｏが５０Ｖになってしまう。 このＶＣＨＯが電極
２に印加できる電圧、すなわちこの半導体装置全体の耐
圧を決めるので、結果的には半導体装置全体の耐圧が低
下することになる。
本発明の目的は、このような問題を解決し、半導体装置
全体の耐圧を低下させることなく、高いツェナ降伏電圧
をもつツェナダイオードを集積した半導体装置を提供す
ることにある。
全体の耐圧を低下させることなく、高いツェナ降伏電圧
をもつツェナダイオードを集積した半導体装置を提供す
ることにある。
上記の目的を達成するために、本発明は、第−導電形の
半導体基体の一方の主面側に、その一方の主面に露出す
る第二導電、形の第一領域とその内部に設けられ、同じ
く一方の主面に露出する第−導電形の第二領域とからな
るツェナダイオードが形成される高耐圧半導体装置にお
いて、第二領域の第一領域に接する部分が第一領域より
遠い部分より低い不純物濃度をもつものとする。
半導体基体の一方の主面側に、その一方の主面に露出す
る第二導電、形の第一領域とその内部に設けられ、同じ
く一方の主面に露出する第−導電形の第二領域とからな
るツェナダイオードが形成される高耐圧半導体装置にお
いて、第二領域の第一領域に接する部分が第一領域より
遠い部分より低い不純物濃度をもつものとする。
第二領域の第一領域に接する部分を低不純物濃度化する
ことにより、第−導電形の第二領域をエミッタ、第二導
電形の第一領域をベース、第−導電形の半導体基体の残
りの領域をコレクタとする寄生バイポーラトランジスタ
のエミッタ・ベース接合のエミッタ側が低濃度化し、ｈ
ＰＩ’が下がる。
ことにより、第−導電形の第二領域をエミッタ、第二導
電形の第一領域をベース、第−導電形の半導体基体の残
りの領域をコレクタとする寄生バイポーラトランジスタ
のエミッタ・ベース接合のエミッタ側が低濃度化し、ｈ
ＰＩ’が下がる。
これにより寄生バイポーラトランジスタの Ｖ ｃｉ。
は大幅に低下するが、第一領域の不純物濃度で決まるツ
ェナダイオードのツェナ降伏電圧はほとんど低下しない
。
ェナダイオードのツェナ降伏電圧はほとんど低下しない
。
第１図は本発明の一実施例を示し、第２図と共通の部分
は同一の符号が付されている。第２図の場合と同様、
ｎ″基板１の上には不純物濃度１０１＠〜１０”／ｃｄ
程度のｎ−層３を積層した。このｎ−層３にｌＸｌ０”
／ｃｄ程度のドーズ量でイオン注入によりｐ−ウェル４
を形成、その中へのＩ ＸｌＯ１２〜３ＸＩＯ１′／ｃ
ｒＩ程度のドーズ量でのイオン注入によりｎ−カソード
層５１を、さらにその中への５×１０”／ｃｄ程度のド
ーズ量でのイオン注入によりｎ＋カソード層５を形成し
た。このほかにｐ＋分離層を形成し、 ｎ゛基板１°に
接触する電極２、それぞれｗＡ縁膜９の開口部で ｐ゛
分離層６に接触するアノード電極７、ｎ゛カソー１層５
接触するカソード電極８を設けることは従来と同様であ
った。
は同一の符号が付されている。第２図の場合と同様、
ｎ″基板１の上には不純物濃度１０１＠〜１０”／ｃｄ
程度のｎ−層３を積層した。このｎ−層３にｌＸｌ０”
／ｃｄ程度のドーズ量でイオン注入によりｐ−ウェル４
を形成、その中へのＩ ＸｌＯ１２〜３ＸＩＯ１′／ｃ
ｒＩ程度のドーズ量でのイオン注入によりｎ−カソード
層５１を、さらにその中への５×１０”／ｃｄ程度のド
ーズ量でのイオン注入によりｎ＋カソード層５を形成し
た。このほかにｐ＋分離層を形成し、 ｎ゛基板１°に
接触する電極２、それぞれｗＡ縁膜９の開口部で ｐ゛
分離層６に接触するアノード電極７、ｎ゛カソー１層５
接触するカソード電極８を設けることは従来と同様であ
った。
このようにしてｐ−“ｒノードＦ１４．ｎ−カソード層
５１ およびｎ゛カソー１層５らなるツェナダイオード
を形成することにより、ツェナ降伏電圧が２５Ｖである
のにかかわらず、ｎ８層５およびｎ−層５１をエミッタ
、ｐ−層ｄをベース、ｎ−層３およびｎ゛基板１をコレ
クタとする寄生バイポーラトランジスタのＶａｔ。とし
て９２Ｖの値が得られた。
５１ およびｎ゛カソー１層５らなるツェナダイオード
を形成することにより、ツェナ降伏電圧が２５Ｖである
のにかかわらず、ｎ８層５およびｎ−層５１をエミッタ
、ｐ−層ｄをベース、ｎ−層３およびｎ゛基板１をコレ
クタとする寄生バイポーラトランジスタのＶａｔ。とし
て９２Ｖの値が得られた。
第４図は第３図と同様、双方向ツェナダイオードを形成
する場合の本発明の別の実施例を示す。
する場合の本発明の別の実施例を示す。
二つのツェナダイオードのカソード層はそれぞれｎ゛層
５それを囲むｎ−層５１とから戊っている。
５それを囲むｎ−層５１とから戊っている。
これにより半導体装置全体の耐圧を高めることができた
が、各ツェナダイオードに要求される耐圧の異なる場合
には、一方のツェナダイオードのみカソード層を２重層
としても半導体装置全体の耐圧を高めることができる。
が、各ツェナダイオードに要求される耐圧の異なる場合
には、一方のツェナダイオードのみカソード層を２重層
としても半導体装置全体の耐圧を高めることができる。
本発明によれば、ツェナダイオードのツェナ降伏電圧を
決める第二導電形の領域と接合を形成する第−導電影領
域の接合に接する部分を低不純物濃度にし、寄生バイポ
ーラトランジスタのｈＰＥを低下させることにより、半
導体装置全体の耐圧を低下させることなく、ツェナ降伏
電圧を高めることを可能にし、任意の降伏電圧のツェナ
ダイオードで保護される高耐圧の複合半導体装置を得る
ことができた。
決める第二導電形の領域と接合を形成する第−導電影領
域の接合に接する部分を低不純物濃度にし、寄生バイポ
ーラトランジスタのｈＰＥを低下させることにより、半
導体装置全体の耐圧を低下させることなく、ツェナ降伏
電圧を高めることを可能にし、任意の降伏電圧のツェナ
ダイオードで保護される高耐圧の複合半導体装置を得る
ことができた。
第１図は本発明の一実施例の高耐圧半導体装置のツェナ
ダイオード部の断面図、第２図は従来の高耐圧半導体装
置のツェナダイオード部の断面図、第３図は別の従来の
高耐圧半導体装置のツェナダイオード部の断面図、第４
図は本発明の別の実施例の高耐圧半導体装置のツェナダ
イオード部の断面図である。 ｎ″基板、 ｎ−バルク層、 ｐ ウ エル、５ ｎ＋カソード層、 １ カソード層。 ／／ 第１図 ｎ十 第２図 ／ ／−＼−１ ／／／／ 「〕＋ −へ−１ ／／／、／／／／／ 第３図 第４図
ダイオード部の断面図、第２図は従来の高耐圧半導体装
置のツェナダイオード部の断面図、第３図は別の従来の
高耐圧半導体装置のツェナダイオード部の断面図、第４
図は本発明の別の実施例の高耐圧半導体装置のツェナダ
イオード部の断面図である。 ｎ″基板、 ｎ−バルク層、 ｐ ウ エル、５ ｎ＋カソード層、 １ カソード層。 ／／ 第１図 ｎ十 第２図 ／ ／−＼−１ ／／／／ 「〕＋ −へ−１ ／／／、／／／／／ 第３図 第４図
Claims (1)
- １）第一導電形の半導体基体の一方の主面側に、その一
方の主面に露出する第二導電形の第一領域とその内部に
設けられ、同じく一方の主面に露出する第一導電形の第
二領域とからなるツェナダイオードが形成されるものに
おいて、第二領域の第一領域に接する部分が第一領域よ
り遠い部分より低い不純物濃度をもつことを特徴とする
高耐圧半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4022022A DE4022022C2 (de) | 1989-07-12 | 1990-07-11 | Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz |
| US07/551,399 US5077590A (en) | 1989-07-12 | 1990-07-12 | High voltage semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-179945 | 1989-07-12 | ||
| JP17994589 | 1989-07-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129779A true JPH03129779A (ja) | 1991-06-03 |
Family
ID=16074694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2040034A Pending JPH03129779A (ja) | 1989-07-12 | 1990-02-21 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129779A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108272A (ja) * | 2004-10-04 | 2006-04-20 | Denso Corp | ツェナーダイオード |
| JP2015207726A (ja) * | 2014-04-23 | 2015-11-19 | サンケン電気株式会社 | 車両用点火装置の駆動装置 |
| JPWO2019092872A1 (ja) * | 2017-11-13 | 2020-11-12 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
| JPS5376678A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
| JPS6091675A (ja) * | 1983-10-25 | 1985-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6135568A (ja) * | 1984-07-27 | 1986-02-20 | Toshiba Corp | ゲ−ト保護ダイオ−ド |
-
1990
- 1990-02-21 JP JP2040034A patent/JPH03129779A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
| JPS5376678A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
| JPS6091675A (ja) * | 1983-10-25 | 1985-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6135568A (ja) * | 1984-07-27 | 1986-02-20 | Toshiba Corp | ゲ−ト保護ダイオ−ド |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108272A (ja) * | 2004-10-04 | 2006-04-20 | Denso Corp | ツェナーダイオード |
| JP2015207726A (ja) * | 2014-04-23 | 2015-11-19 | サンケン電気株式会社 | 車両用点火装置の駆動装置 |
| JPWO2019092872A1 (ja) * | 2017-11-13 | 2020-11-12 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
| US11437506B2 (en) | 2017-11-13 | 2022-09-06 | Shindengen Electric Manufacturing Co., Ltd. | Wide-gap semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100638456B1 (ko) | 이에스디 보호회로 및 그 제조방법 | |
| JP2671886B2 (ja) | 電力集積回路 | |
| US8222115B2 (en) | Method of forming a high capacitance diode | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| US4631562A (en) | Zener diode structure | |
| CA1253631A (en) | Protection of igfet integrated circuits from electrostatic discharge | |
| US12432988B2 (en) | Semiconductor device including substrate layer with floating base region and gate driver circuit | |
| US20160027774A1 (en) | Bidirectional switch | |
| US5077590A (en) | High voltage semiconductor device | |
| JPH0715006A (ja) | 集積化構体保護装置 | |
| US5936267A (en) | Insulated gate thyristor | |
| JP2001257366A (ja) | 半導体装置 | |
| JP3189589B2 (ja) | 絶縁ゲート型半導体装置 | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| KR20230139981A (ko) | 양방향 esd 보호 소자 | |
| US6384453B1 (en) | High withstand voltage diode and method for manufacturing same | |
| JP4423466B2 (ja) | 半導体装置 | |
| JPS60263461A (ja) | 高耐圧縦形トランジスタ装置およびその製造方法 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| US20040108567A1 (en) | Quasi-vertical semiconductor component | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| US5886386A (en) | Method for making a bipolar transistor for the protection of an integrated circuit against electrostatic discharges | |
| JP2023003564A (ja) | 半導体装置 | |
| JPH025309B2 (ja) |