JPH03130812A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特にスタンバイ
機能を有するマイクロコンピュータに関する。

〔従来の技術〕

マイクロコンピュータ・システムに供給する電源電圧は
、正常動作のため＋４．５から＋５．５ボルトなどシス
テムに応じて、所定の動作範囲内に制御する必要がある
。したがって、電源供給回路の誤動作、商用電源異常や
電源用バッテリの消耗などで、電源電圧が低下した場合
には、パワー・フェイルを検出し、これをマイクロコン
ピュータ等に通知して応用システム上の各種重要データ
のバックア、ブ処理を行なう。通常、マイクロコンピュ
ータ・システムには、こられ重要データだけを、通常動
作電圧の２分の１以下の低電圧／低消費電力で保持でき
るＲＡＭを備えておりパワー・フェイルを検出したとき
は、電源電圧がマイクロコンピュータの動作範囲内にあ
る内に、前記ＲＡＭにデータを待避し、データのみを保
持する。前記低電圧下ではＲＡＭのデータ保持以外の動
作保証はできないので、ＲＡＭにデータ待避後は誤動作
を防ぐためマイクロコンピュータをスタンバイ・モード
に設定し、マイクロコンピュータの動作を完全に停止さ
せる。

〔発明が解決しようとする課題〕

ところが、通常の電源電圧降下は急峻のため、スタンバ
イ・モードを設定する前の待避処理に時間をとられ、こ
れらの処理が終了するまえに動作範囲電圧を下まわって
しまい、マイクロコンピュータが誤動作し、正しいデー
タを待避できないという問題が発生していた。待避時間
に余裕を取ろうとすると、動作範囲の下限の電圧からか
らにマージンをもった電圧でパワー・フェイルを検出す
る必要があり、このような電圧を検出していると、些細
な電源の負荷変動によってもパワー・フェイルを検出し
てしまい、実際の命令処理ができないという問題が発生
する。また、電源電圧が降下しても、待避処理が完了す
る程度の期間、マイクロコンピュータに供給する電圧を
保持するための付加回路を電源にもたせる方法もあるが
、応用システムのコスト・アップを招くので一般的では
なかった。

本発明の目的は、パワー・フェイル時においてマイクロ
コンピュータの動作範囲電圧を広げ、重要データ待避処
理を確実に行なうことが可能なマイクロコンピュータを
提供することにある。

〔課題を解決するための手段〕

本発明は発振器を内蔵し、割込み処理を行なうマイクロ
コンピュータで、前記発振器の出力をもとに複数の分周
クロックを生成する分周器と、前記複数の分周クロック
を選択的に切換えてマイクロコンピュータの動作クロッ
クとするクロック切換え手段と、割込み端子とを備え、
前記割込み端子に所定の信号が入力された時、前記クロ
ック切換え手段を制御して前記複数の分周クロックから
低周波数の分周クロックをマイクロコンピュータの動作
クロックとする手段を備えている。

〔実施例〕

次に図面を参照して、本発明を用いた実施例を説明する
。第２図は本発明を用いたマイクロコンピュータ・シス
テムの概略図である。マイクロコンピュータ２００は命
令処理を実行する処理部（以下、ＣＰＵという。）２０
１、プログラムを格納するＲＯＭ２０２、処理中のデー
タの一時格納や、パワー・フェイル時に重要データを待
避するためのＲＡＭ２０３、発振回路２０７、割込み制
御回路２０６を含む。ＣＰＵ２０１．ＲＯＭ２０２゜Ｒ
ＡＭ２０３．発振回路２０７および割込み制御回路２０
６はバスにより、相互に接続されており、バスを用いて
各種データや制御情報のやりとりをおこなう。発振回路
２０７にはクリスタル２１１が接続されており、発振回
路２０７により増幅されたクロック２０４をマイクロコ
ンピュータの動作クロックとしてマイクロコンピュータ
２００内に供給する。電源２１７の出力２１８はマイク
ロコンピュータ２００の電源供給端子２１０に接続され
ている。電源２１７には、電源電圧が降下していること
を検出するパワー・フェイル検出回路２１３および１！
源２１７がダウンした時に、ＲＡＭ２０３の内容だけを
バックアップするため＋２．０ボルトの電圧を供給する
ためのバッテリ２１４と、バッテリ２１４へ電流が流れ
込むのを防ぐためのダイオード２１５が接続されている
。

次に、マイクロコンピュータ２００の動作を簡単に説明
する。マイクロコンピュータ２００は、通常状態では電
源２１７の供給する電源により動作している。電源電圧
はパワー・フェイル検出回路２１３が常に監視しており
、電源電圧が降下すると、これを検出しマイクロフンピ
ユータ２００に対し、ノン・マスカブル割込み端子２１
２を通じて、検出信号を通知する。割込み制御回路２０
６は、これをタイミング制御して割込み要求ライン２０
５により、ＣＰＵ２０１に割込み処理要求をおこなうと
同時に発振回路２０７にクロック切換え信号２０９を出
力する。発振回路２０７は、クロック切換え信号２０９
によりクロック２０４をさらに分周した周波数の低いク
ロックをＣＰＵ２０１、ＲＯＭ２０２、’ＲＡＭ２０３
などに供給する。

次に、第２図中Ａ部分の詳細ブμツク図を第１図に示し
、これを用いて動作を説明する。発振回路２０７は発振
器１０１．１７２分周器１０２．１／４分周器１０３、
論理ゲート１０４、レジスタ１０５．セット−リセット
・フリップ／フロップ（以下、５−ＲＦ’／Ｆという。

）ｌＯ６を含む。

また割込み制御回路２０６は、ノン・マスカブル割込み
端子２１２のレベルが変化したことを検出するエツジ検
出回路１０７、タイミング制御回路１０８を含み、ＣＰ
Ｕ２０１に割込み要求２０５を、また発振回路２０７に
はクロック切換え信号２０９を出力する。５−ＲＦ／Ｆ
Ｉ　Ｏ６は通常状態ではセットされ論理値“１′°を出
力しているので、論理ゲー）１０４により１／４分周器
１０３の出力は抑止され、クロック２０４には発振器１
０１より発生したクロックの１／２分周出力が供給され
ている。次にパワー・フェイルが発生した時の、動作を
説明する。パワーフェイル検出回路２１３の出力は通常
状態では、論理値″１”で、電源電圧の降下を検出する
と、割込み制御回路２０６に対して検出信号として論理
値゛０”を出力する。するとエツジ検出回路１０７はこ
れを検出し、タイミング制御回路】０８は、ノン・マス
カブル割込みを受け付けるとタイミング同期をとって、
５−ＲＦ／Ｆｌ　０６をリセットするためのクロック切
換え信号２０９を発生する。これにより５−ＲＦ／Ｆ　
１０６はリセットされ、クロック２０４には１／４分周
器１０３の出力が論理ゲー）１０４により選択されて供
給される。ｌ／４分周器１０３の入力には１／２分周器
１０２が接続されているので、１／４分周器１０３の出
力は発振器１０１の発振周波数のｌ／８分周出力である
。したがって、マイクロコンピュータ２００に動作クロ
ックとして供給されるクロック２０４は通常動作時の４
分の１の低周波数となるので、第４図に示すように電源
電圧が＋３，０ボルトまで低下してもマイクロコンピュ
ータは動作することができる。従って、ＣＰＵ２０１は
この１／８分周されたクロックをもとにノン・マスカブ
ル割込みルーチンにあらかじめ記述しである、パワー・
フェイル処理プログラムを実行し、ＲＡＭ２０３に各種
制御パラメータを待避したあとスタンバイ・モードを設
定し、ＲＡＭ２０３上のデータを保持することができる
。電源異常が解消され、スタンバイ・モードが所定のト
リガにより解除された場合は、バス１００に接続されて
いるレジスタ１０５に論理値゛１”を設定することで、
クロック２０４に通常の１／２分周器１０２の出力を供
給することができる。

次に本発明の第２の実施例を第３図を用いて説明する。

本実施例ではノン・マスカブル割込みを通常の割込みと
して使用することもできるように、ノン・マスカブル割
込みによりクロック２０４を１／８分周出力とするか、
または切換えをおこなわないかを、指定するためのレジ
スタ３０１および論理ゲート３０２が、第１の実施例に
対し付加されている。付加された回路以外は、第１の実
施例と動作が同じであるので説明は省略する。ノン・マ
スカブル割込みをバフ−・フェイル検出入力として使用
するときにはレジスタ３０１にはバス１００を使用して
、論理値“ｌ″を設定しておく。

するとクロック切換え信号２０９は論理ゲート３０２を
通過して、５−ＲＦ／Ｆ１０６をリセットするので、ク
ロックは１／８分周信号に切換わる。一方、レジスタ３
０１に論理値“０″を設定しておくと、タイミング制御
回路１０８がクロック切換え信号２０９が出力されても
抑止されるので、クロックはノン・マスカブル割込みが
発生してもクロックが切換わらずに１／２分周のままに
しておくことができる。

以上説明した実施例では、バックアップ用バッテリの出
力電圧を＋２．０ボルトとしたが、本発明では、例えば
出力電圧を＋３．０ボルトに設定することにより、パワ
ー・フェイル時の低周波数の動作クロックでマイクロコ
ンピュータは動作可能となるため、パワー・フェイル検
出時の割込み要求によってＣＰＵが重要データ待避処理
の動作を行なうことなく、そのまま通常動作を続けるこ
とも可能であり、特に電源電圧の降下が時間的なような
場合、スタンバイモードを設定する必用がなくなる。

〔発明の効果〕

上述のように、本発明では電源電圧が低下し、パワー・
フェイルを検出した時に低周波数の動作クロックに切換
えることで、マイクロコンピュータの動作電圧範囲が拡
張されるためパワー・フェイル時の重要データ待避処理
を確実に実行することができる。またバックアップ用の
バッテリ２１４とダイオード２１５の出力電圧を＋３．
０ボルトに設定すれば、スタンバイ・モードの設定は不
要とナリ、マイクロコンピュータ２００使用効率がメ暢
に向上する。本実施例では分周器は２種類の伊。

を上げたが、これらがさらに複数あっても効果力あるの
は明らかである。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するたばのブロッ
ク図、第２図は本発明を用いた応用シ２テムのブロック
図、第３図は本発明の第２の実か例を説明するためのブ
ロック図、第４図はマイ多口コンピュータ２００の動作
範囲を示す相関図１ある。 ２００・・・・・・マイクロコンピュータ、２０１・・
・・・ＣＰＵ、２０２・・・・・・ＲＯＭ、２０３・・
・・・・ＲＡＭ、２０７・・・・・・発振回路、２０６
・・・・・・割込み制御回路、２１１・・・・・・クリ
スタル、　　２０４−・・−・・クロック、２０９・・
・・・・クロック切換え信号、２１５・・・・・・ダイ
オード、２１４・・・・・・バッテリ、２１３・・・・
・・パワー・フェイル検出回路、１０１・・・・・・発
振器、１０２・・・・・・ｌ／２分周器、１０３・・・
・・・１／４分周器、１０７・・・・・・エツジ検出回
路、１０８・・・・・・タイミング制御回路、１０６・
・・・・・５−ＲＦ／Ｆ、１０４゜３０２・・・・・・
論理ゲート、１０５．３０１・・・・・・レジスタ。

Claims (1)

【特許請求の範囲】
1. 発振器と、前記発振器の出力を受けマイクロコンピュー
   タの動作クロック及びその動作クロックよりも低周波数
   の分周クロックを発生する手段と、割込み端子と、前記
   割込み端子に割込み信号が供給されていない時は前記動
   作クロックを出力し割込み信号が供給された時に前記分
   周クロックを出力する手段とを有することを特徴とする
   マイクロコンピュータ。