JPS62105217A - 信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明１よ、信号形成技術さらにはクロック信号の形
成に適用して有効な技術に関するもので、例えば、時計
機能を有するようにされたシステムにおける時計用クロ
ック信号発生回路に利用して有効な技術に関する。

［背景技術］ 時計機能を有するようにされたマイクロコンピュータシ
ステムでは商用電源のような電源の停電時おいても時計
機能だけでは働かせておきたいことがある。この場合、
停電時に時計機能を働かせるには電池のバックアップが
必要となる。この場合の電池の寿命を長くさせるために
は、低消費電力化する必要がある。電源の停電時もしく
は遮断時にマイクロコンピュータシステムを低消費電力
化させるために１例えばマイクロコンピュータシステム
をスタンバイモードにさせておき、時計データ形成タイ
ミングにおいてマイクロコンピュータシステムに割込み
をかけることによってかかるマイクロコンピュータシス
テムを動作状態にさせ、時計データ形成プログラムの実
行完了によってかかるマイクロコンピュータシステムを
再びスタンバイモードにさせることを考えることができ
る。

この場合、電源の停電時もしくは遮断時において時計デ
ータ形成のためのクロック信号の周辺をたとえば１秒周
期から１０秒周期に変更するように長くさせれば、マイ
クロコンピュータシステムの平均消′＃、電力を充分に
低下させることができるようになる。

しかしながら、このようにする場合、次の注意が必要に
なる。

すなわち、電源の停電もしくは遮断期間に直接応答して
マイクロコンピュータシステムがスタンバイモードにさ
れる場合、かかる停電もしくは遮断期間の変化に応じて
、長い周期のクロックパルスの周期内でスタンバイモー
ドが解除される可能性が生ずる。その結果、得られる時
計データと実際の時刻との不一致が生ずる。

［発明の目的］ この発明の目的は１時計機能を有するようにされたシス
テムにおいて通常時から停電時等あるいは停電時等から
通常時に移行する際にミスカウントを発生させないよう
な時計用クロックを発生する信号発生回路を提供するこ
とにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、時計機能を有するようなシステムにおいて、
分周回路よりはっせいされる１秒間隔のクロックパルス
またはカウンタ回路より発生される１０秒間隔のクロッ
クパルスのいずれが一方を選択的に出力するゲート手段
と１秒間隔のクロックパルスが出力されている間１０秒
間隔のクロックパルスを発生させるカウンタ回路を非動
作状態にさせる制御信号を形成する回路をもうけ、外部
から供給される制御信号に基づいて上記ゲート手段の切
替およびカウンタ回路の動作を制御することにより５通
電時から停電時等、あるいは停電時等から通電時に移行
する際、ミスカウントを発生させないような時計用クロ
ックを発生する信号発生回路を提供するという上記目的
を達成するものである。

［実施例］ 第１図は２本発明を時計機能を有するようにされたマイ
クロコンピュータシステムに適用した場合の一実施例が
示されている。

同図において１は水晶発振機のような高精度発振機より
出力される、たとえば、発振機周波数３２．７６８ＫＨ
ｚの信号を分周することによって１秒間隔のクロックパ
ルスＣＬ　Ｋ、を発生させる分周回路、２はその１秒間
隔のクロックパルスＣＬＫ□を計数することにより、１
０秒間隔のクロックパルスＣＬＫ、を発生させるカウン
タ回路、３はＡＮＤゲートＧ、およびカウンタ回路２の
動作制御端子もしくはリセクト端子に供給されるべき信
号を形成するＲＳフリッププロップ、４は、モード切替
信号ＰＤに基づいてＲＳブリップフロップ３を駆動させ
るためのＤ型フリッププロップである。

同図に示す回路において、フリップフロップ４のデータ
入力端子Ｄ（以下り端子と称する）に供給されるモード
切替信号ＰＤは、図示しない電源電圧検出回路から出力
され、通電時にロウレベル（以下ＩＩ　Ｌ　Ｉ＋レベル
と記す）、また、停電時にハイレベル（以下＃　ＨＩ＋
レベルと記す）になるようにされる、従って、通電時に
モード切替信号ＰＤが“Ｌ”レベルであるので、フリッ
プフロップ４の出力Ｑ１はｒａ　Ｌ”に、そして、フリ
ッププロップ３の出力Ｑ２は“Ｈ”にされる。この状態
においてカウンタ回路２はフリップフロップ３の出力に
Ｌ（”Ｈ”レベル）によって非動作状態にされている。

また、出力Ｑ２が４１　Ｈ＋１であるのでＡＮＤゲート
Ｇｉは開かれている。そのため、通電時は分周回路１か
ら出力される１秒間隔のクロックパルスＣＬ　Ｋ、がＡ
ＮＤゲートＧ工、ＮＯＲゲートＧ２を介してマイクロコ
ンピュータ１０等に供給される。

一方、停電時等においてはモード切替信号ＰＤが′Ｌ”
から“Ｈ”に変化される。たとえば、モード切替信号Ｐ
Ｄが第２図に示すように、１秒のクロックパルスの７番
目のクロックパルスの発生前のタイミングでハイレベル
に変化したとすると、クロックパルスＣＬＫ１の７番目
のクロックの立下がりに同期してフリップフロップ４の
出力Ｑ１は同図に示されているように１ＬＬ　ＩＴから
Ｉｔ　ＨＩＩに変化される。その出力Ｑ１によりＲＳフ
リップフロップ３はリセットされ、このとき、フリップ
フロップ３の出力Ｑ２は第２図に示されているように＃
　ＨＰＩから“Ｌ　ＩＩに変化される。そのため、ＡＮ
ＤゲートＧ１が閉じられ、ＡＮＤゲートＧ１からの１秒
間隔のクロックパルスＣＬＫ、の出力が禁止される。出
力Ｑ２のＩＩ　Ｌ　ＩＩによってカウンタ回路２は、そ
のリセットが解除され、その時からクロックパルスＣＬ
Ｋ□の計数を開始する。これに応じて、カウンタ回路２
から１０秒間隔のクロックパルスＣＬＫ、（第２図の１
Ｏ８）が出力される。このクロックパルスＣＬＫ、はＯ
Ｒアゲ−〜Ｇ２を介してマイクロコンピュータ１０に供
給される。

停電時等から通常の状態に移行する際は、モード切替信
号ＰＤが“Ｈ”から′Ｌ″に変化し、クロックパルスＣ
ＬＫ、の立ち下がりに同期してフリップフロップ４の出
力Ｑ工が第２図に示されたように“ＨｎからＬ　１１に
される。ブリップフロップ３はフリップフロップ４の出
力Ｑ１が７１　Ｌ　ＩＩにされてもカウンタ回路２から
クロックパルスが出力されるまでリセット状態を維持す
る。それ故に、フリップフロップ３の出力Ｑ８は“Ｌ“
の状態を保持している。それゆえに、最初の１０秒間隔
のクロックパルスＣＬＫ、の出力が保証される。

そして、クロックパルスＣＬ　Ｋ、が発生されるとその
立上りによってフリップフロップ３がセットされ、出力
Ｑ２が第２図に示されているように“Ｌ”からＩＩＨ”
にされ、カウンタ回路２は再びリセットされる。これと
ともにＡＮＤゲートＧ１が開かれて１秒間隔のクロック
パルスＣＬＫ、が出力される。

第１図において、５および６はマイクロコンピュータに
供給されるクロックパルスがＣＬＫ、かＣＬＫ２か区別
するためのフラグ情報が書き込まれるフラグメモリであ
る。例えば１０秒間隔のクロックパルスＣＬ　Ｋ、が出
力されているときはフラグ５が１になるようにまた、１
秒間隔のクロックパルスＣＬＫ１が出力されている時は
、フラグ６が“１″になるようにされ、そしてマイクロ
コンピュータがフラグ５にａｔ　１　ｎが立っているか
を判断することによってクロックパルスＣＬＫ、が出力
されているか１０秒間隔のクロックパルスＣＬＫ、が出
力されているか区別することができるようにされている
。

この実施例の回路は通電時から停電時に移行する際にモ
ード切替信号ＰＤを１秒間隔のクロックパルスＣＬＫ、
に同期させるＤ型フリップフロップ４を有している。そ
の出力Ｑ、によりＲＳフリップフロップ３をリセットし
、カウンタ回路２の非動作状態を解除するようにされて
いる。そして。

その時点から１秒間隔のクロックパルスを計数すること
によって１０秒間隔のクロックパルスＣＬＫ２を発生さ
せるようにされている。

一方、モード切替信号ＰＤがＬＬ　ＨＩＩから１１　Ｌ
　？＋に変化し通電時に移行する際には、その直後から
１秒間隔のクロックパルスＣＬＫ、を出力せずモード切
替信号ＰＤ変化後の最初の１０秒間隔のクロックパルス
ＣＬＫ、は出力される。そして、そのパルスの立上りに
よってブリップフロップ３がセットされ、出力Ｑ２がハ
イレベルに変化されるためカウンタ回路２が再び非動作
状態にされる。

そして、その後から１秒間隔のクロックパルスＣＬＫ、
が出力される。

そのため、第１図に示すように１秒間隔のクロックパル
スＣＬＫよと１００秒間隔クロックパルスＣＬＫ２が並
行して発生されモード切替信号ＰＤのＩＩ　Ｈ）Ｉとｉ
ｔ　Ｌ”の切替によって出力するパルスをコントロール
しているにすぎない回路とは異なり、この実施例の回路
ではミスカウントは発生しない。

［効果］ （１）分局回路より発生される１秒間隔のクロックパル
スまたはカウンタ回路より発生される１００秒間隔クロ
ックパルスのいずれか一方を選択的に出力するゲート手
段と、このゲート手段および１００秒間隔クロックパル
スを発生させるカウンタ回路を制御する信号を形成する
回路を設け、外部から供給される制御信号（モード信号
）に基づいて通電時から停電時等に移行する際、１秒間
隔のクロックパルスの出力をゲートによって禁止し、そ
の時点からカウンタ回路を制御する信号を形成する回路
によってカウンタ回路の非動作状態を解除させるように
したので停電モードに移った時点で１秒間隔のクロック
パルスの計数が開始されて以後１００秒間隔クロックパ
ルスが出力されるという作用により通電時から停電時等
に移行する際に外部から供給される制御信号（モード切
替信号）の発生タイミングに関係なく、ミスカウントが
発生しないという効果が得られる。

（２）分局回路より発生される秒間隔のクロックパルス
またはカウンタ回路より発生される１００秒間隔クロッ
クパルスのクロックパルスのいずれか一方を選択的に出
力するゲート手段と、このゲート手段および１００秒間
隔クロックパルスを発生させるカウンタ回路を制御する
信号を形成する回路を設け、停電時等から通電時に移行
する際、外部から供給される制御信号が切替ってもその
直後はカウンタ回路を制御する信号を形成する回路は停
電時等の状態を保持させ最初の１００秒間隔クロックパ
ルスを出力させ、その後カウンタ回路が非動作状態にさ
れ、その時点から１秒間隔のクロックパルスがゲートを
介して出力させるようにしたのでモード切替信号が変化
しても直ちに１秒間隔のクロックパルスが出力されない
という作用により、停電時から通電時に移行する際、外
部から供給される制御信号（モード切替信号）の発生タ
イミングに関係なくミスカウントが発生しないという効
果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、第３図に示すように１秒間隔のクロックパルスを出力
する分周回路およびそのクロックパルスを計数すること
によって１００秒間隔クロックパルスを出力するカウン
タ回路を設けた場合について説明したが、分周回路の出
力するクロックパルスの時間間隔は１秒に限らず入力信
号の周波数（約３２　Ｋ、　ＨＺ　）の整数分の１に比
例した信号を出力するようにできる。

また、カウンタ回路の出力するクロックパルスの時間間
隔は１０秒に限らず他の異なった時間間隔に調節するこ
とができる。また、カウンタ回路のかわりに分周回路を
用い、第１の分周回路１とそれぞれ異なった時間間隔の
クロックパルスを出力するようにすることも可能である
。

［利用分野］ 以上説明では主として本発明者によってなされた発明を
その背景となった利用分野である時計機能を有するよう
にされたマイクロコンピュータシステムに適用した場合
について説明したがそれに限定されるものでなく、タイ
マ割込み方式のマイクロコンピュータにおいて割込み間
隔を動作モードに応じて調節する場合などに利用するこ
とがでれたマイクロコンピュータシステムに適用した場
合の一実施例を示す回路図、 第２図は、第１図のタイムチャートである。

１・・・・分周回路５２・・・・カウンタ回路、３・・
・・ＲＳフリップフロップ、４・・・・Ｄ型フリップフ
ロップ、５．６・・・・フラグ、Ｇ、、Ｇ２・・・・ゲ
ート回路、】−０・・・・マイクロコンピュータ。

Claims (1)

1. 【特許請求の範囲】 １、第１のクロックパルスを発生する第１のクロック発
   生回路および上記第１クロックパルスとことなる周期を
   もつ第２のクロックパルスを発生する第２クロック発生
   回路と、上記第１クロックパルスおよび第２クロックパ
   ルスのいずれか一方を選択的に出力するゲート手段とこ
   のゲート手段および上記第２クロック発生回路を制御す
   る信号を形成する制御信号形成回路とからなり、外部か
   ら供給される制御信号（モード信号）に基づいて第１の
   モードから第２のモードに移行する際は第１クロックパ
   ルスの出力を上記ゲート手段によって禁止し、制御信号
   形成回路によって第２クロックパルス発生回路の非動作
   状態を解除し、モード切替時所定の周期で第２クロック
   パルスがゲート手段を介して出力されるようにし、一方
   、上記モード信号に基づいて第２モードから第１モード
   に移行する際は次の第２クロックパルスが出力された時
   点で制御信号形成回路によって第２クロックパルス発生
   回路が非動作状態にされ、第１クロックパルスが上記ゲ
   ート手段を介して出力されるようにされてなることを特
   徴とする信号発生回路。 ２、上記制御信号形成回路は上記ゲート手段の切替さら
   には第２クロック発生回路の動作を直接制御するＲＳフ
   リップフロップおよび上記モード信号を第１のクロック
   に同期して取り込み上記ＲＳフリップフロップを動作さ
   せるＤ型フリップフロップからなることを特徴とする特
   許請求の範囲第１項記載の信号発生回路。