JPH03130997A - メモリアクセス回路 - Google Patents

メモリアクセス回路

Info

Publication number
JPH03130997A
JPH03130997A JP1269314A JP26931489A JPH03130997A JP H03130997 A JPH03130997 A JP H03130997A JP 1269314 A JP1269314 A JP 1269314A JP 26931489 A JP26931489 A JP 26931489A JP H03130997 A JPH03130997 A JP H03130997A
Authority
JP
Japan
Prior art keywords
write
supply voltage
microcontroller
rom
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1269314A
Other languages
English (en)
Other versions
JP2809752B2 (ja
Inventor
Koji Sekiguchi
関口　幸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26931489A priority Critical patent/JP2809752B2/ja
Publication of JPH03130997A publication Critical patent/JPH03130997A/ja
Application granted granted Critical
Publication of JP2809752B2 publication Critical patent/JP2809752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は不揮発性メモリにアクセスするメモリアクセス
回路に関するものである。
（従来の技術） 従来のメモリアクセス回路を第３図に示す。このメモリ
アクセス回路はマイクロコントローラ（例えば、２８０
”（米国ザイログ社の商標名））１と不揮発性メモリ５
０との間にアドレスデコ−１０ａ・・・アドレスバス、
１０ｂ・・・データバス、１０ｃ・・・コントロールバ
ス、１１・・・データデコーダ、１２ａ、１２ｂ・・・
アドレスデコーダ、１３゜１７・・・ＮＯＲ回路、１４
．１５・・・ＯＲ回路、１８・・・遅延回路、１９・・
・ＡＮＤ回路、２０・・・Ｄ型フリップフロップ、２１
・・・ＮＡＮＤＡＮＤ回路・・・不揮発性メモリ。

Claims (1)

  1. 【特許請求の範囲】 １、マイクロコントローラからの信号に基づいて不揮発
    性メモリにアクセスするメモリアクセス回路において、 前記マイクロコントローラから送出される特定のデータ
    信号及び制御信号並びに前記不揮発性メモリから送出さ
    れるアクセス終了信号に基づいて前記不揮発性メモリへ
    のアクセス終了後のデータの書き込みを禁止する書き込
    み禁止手段と、前記マイクロコントローラから送出され
    る制御信号に基づいてデータの書き込み禁止を解除する
    解除手段とを備えていることを特徴とするメモリアクセ
    ス回路。 ２、前記書き込み禁止手段はフリップフロップ回路を備
    えていることを特徴とする請求項１記載のメモリアクセ
    ス回路。 ３、電源の投入を検出する電源投入検出手段と、電源電
    圧の低下を検出する電源電圧検出低下手段とを備え、前
    記書き込み禁止手段は前記電源投入検出手段によって検
    出される電源投入時や、前記電源電圧低下手段によって
    検出される電源電圧の異常降下時にもデータの書き込み
    を禁止することを特徴とする請求項１記載のメモリアク
    セス回路。
JP26931489A 1989-10-17 1989-10-17 メモリアクセス回路 Expired - Fee Related JP2809752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26931489A JP2809752B2 (ja) 1989-10-17 1989-10-17 メモリアクセス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26931489A JP2809752B2 (ja) 1989-10-17 1989-10-17 メモリアクセス回路

Publications (2)

Publication Number Publication Date
JPH03130997A true JPH03130997A (ja) 1991-06-04
JP2809752B2 JP2809752B2 (ja) 1998-10-15

Family

ID=17470621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26931489A Expired - Fee Related JP2809752B2 (ja) 1989-10-17 1989-10-17 メモリアクセス回路

Country Status (1)

Country Link
JP (1) JP2809752B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355336A (en) * 1992-03-18 1994-10-11 Sharp Kabushiki Kaisha Memory device and a method for prohibiting writing to the memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152696U (ja) * 1981-03-20 1982-09-25
JPH01123342A (ja) * 1987-11-09 1989-05-16 Oki Electric Ind Co Ltd メモリの書込保護回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152696U (ja) * 1981-03-20 1982-09-25
JPH01123342A (ja) * 1987-11-09 1989-05-16 Oki Electric Ind Co Ltd メモリの書込保護回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355336A (en) * 1992-03-18 1994-10-11 Sharp Kabushiki Kaisha Memory device and a method for prohibiting writing to the memory device

Also Published As

Publication number Publication date
JP2809752B2 (ja) 1998-10-15

Similar Documents

Publication Publication Date Title
CN103544080B (zh) 一种数据保护方法、装置及系统
JPH0519738B2 (ja)
JPH03130997A (ja) メモリアクセス回路
JP4822620B2 (ja) 半導体集積回路
JPS62258154A (ja) デ−タ・バツクアツプ装置
US6118709A (en) Externally controlled power on reset device for non-volatile memory in integrated circuit form
JPH04246794A (ja) 携帯形半導体記憶装置及びその記憶データの保護方法
JP3178129B2 (ja) メモリバックアップ保護装置
JPH0436426B2 (ja)
JPH0430720Y2 (ja)
JP2734563B2 (ja) ダイレクトメモリアクセス監視回路
JPH0110654Y2 (ja)
KR890001224B1 (ko) 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로
JPS6120162A (ja) Ｃｍｏｓ　ｒａｍ　保護回路
JPS61283939A (ja) メモリ保護回路
JPS6120077B2 (ja)
JP2850272B2 (ja) スイッチ入力検出回路
JPH0514285B2 (ja)
JPH0535890A (ja) マイクロコンピユータ
JPS60138655A (ja) 不揮発性メモリの保護方法
JPS6158064A (ja) メモリ書込保護機能を有するマイクロプロセツサ制御システム
JPH06309887A (ja) 半導体集積回路
JPH10340576A5 (ja)
JPH03216891A (ja) 半導体記憶装置
JPH0895865A (ja) 誤書込み防止装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees