JPS62258154A - デ−タ・バツクアツプ装置 - Google Patents
デ−タ・バツクアツプ装置Info
- Publication number
- JPS62258154A JPS62258154A JP61099486A JP9948686A JPS62258154A JP S62258154 A JPS62258154 A JP S62258154A JP 61099486 A JP61099486 A JP 61099486A JP 9948686 A JP9948686 A JP 9948686A JP S62258154 A JPS62258154 A JP S62258154A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- computer
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/2406—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories
- F02D41/2425—Particular ways of programming the data
- F02D41/2487—Methods for rewriting
- F02D41/249—Methods for preventing the loss of data
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電源電圧低下時でのコンピュータの制御方式
に係り、特に自動車用エンジンの制御装置に好適なコン
ピュータを用いた制御装置におけるデータのバックアッ
プ方式に関する。
に係り、特に自動車用エンジンの制御装置に好適なコン
ピュータを用いた制御装置におけるデータのバックアッ
プ方式に関する。
自動車の省エネ化や、排気ガスのクリーン化に対する要
望を充分に満足させるためには、エンジンの制御につい
て総合的、かつ高開度のものを必要どする。
望を充分に満足させるためには、エンジンの制御につい
て総合的、かつ高開度のものを必要どする。
このため、近年、マイクロコンピュータ（マイコンとい
う）を用いたエンジン制御装置が広く採用されろように
なってきた。
う）を用いたエンジン制御装置が広く採用されろように
なってきた。
ところで、このようなマイコンを用いたシステムでは、
使用中、このマイコンのプログラム暴走の発生が避ら戟
ない、特に、自動車では、その電源の条件が悪＜、ｔ！
ＩＩ作中での電圧変動が著しいため、マイコンの暴走発
生の頻度もかなり高くなっている。
使用中、このマイコンのプログラム暴走の発生が避ら戟
ない、特に、自動車では、その電源の条件が悪＜、ｔ！
ＩＩ作中での電圧変動が著しいため、マイコンの暴走発
生の頻度もかなり高くなっている。
そこで、従来から、このような自動車用のマイコンを用
いたエンジン制ａｌｌ装置では、電源電圧の変化を検出
したら、電圧が平常状態に復帰するまで、一旦、マイコ
ンをリセットし、必定の発生を抑えるようにしていた。
いたエンジン制ａｌｌ装置では、電源電圧の変化を検出
したら、電圧が平常状態に復帰するまで、一旦、マイコ
ンをリセットし、必定の発生を抑えるようにしていた。
また、従来の装置では、このような電源電圧変動時には
、そのランダムアクセスメモリ（以下。
、そのランダムアクセスメモリ（以下。
ＲＡ Ｍという）に対するデータの書込を禁止し。
誤ったデータが書込まれるのを防止するようになってた
。
。
しかしながら、従来のｉＱ Ｕでは、電源電圧回復時で
のＲＡＭに格納されているデータの保護については配慮
さ九ていなかった。
のＲＡＭに格納されているデータの保護については配慮
さ九ていなかった。
なお、この種の装置として、関連するものには。
例えば、特開昭５４−１１２公報を挙げることができる
。
。
上記従来技術では、電源電圧が復帰したときでのＲＡＭ
内データの保護については、配慮されておらず、このた
め、［ａＫ ｆｆｉ圧変化に伴うマイコン暴走時での、
ａｇｗ圧復帰に際してのＲＡＭへの誤書込みが透られず
、エンジン制御の連続性が充分に得られないという問題
点があった。
内データの保護については、配慮されておらず、このた
め、［ａＫ ｆｆｉ圧変化に伴うマイコン暴走時での、
ａｇｗ圧復帰に際してのＲＡＭへの誤書込みが透られず
、エンジン制御の連続性が充分に得られないという問題
点があった。
本発明は、上記した従来技術の問題点に対処し。
マイコンを用いたエンジン制御装置における制御の連続
性が充分に得られろようにした、データ・バックアップ
装置の提供を目的とする。
性が充分に得られろようにした、データ・バックアップ
装置の提供を目的とする。
上記目的は１本発明によれば、マイコンの電源電圧低下
時などで、マイコンにリセットが掛られるときには、そ
れに先立って、まず、マイコン内の所定のデータがＲＡ
Ｍに退避され、ついで、マイコンのリセットが解れる
まで、ＲＡ？Ａに対するデータの書込みが禁止されるよ
うにして解決される。
時などで、マイコンにリセットが掛られるときには、そ
れに先立って、まず、マイコン内の所定のデータがＲＡ
Ｍに退避され、ついで、マイコンのリセットが解れる
まで、ＲＡ？Ａに対するデータの書込みが禁止されるよ
うにして解決される。
ｍｓ電圧変動などによりマイコンが暴走する虞れを生じ
たときには、それに先立ってＲＡＭへのデータの退避が
行なわれ、かつ、その後、マイコンが正常に動作し始め
るまでは、ＲＡＭ内へのデータの書込みが行なえないよ
うにされるため、マイコンのリセット前後での動作は、
充分に連続性が保たれ、エンジン制御を滑らかに行なう
ことができる。
たときには、それに先立ってＲＡＭへのデータの退避が
行なわれ、かつ、その後、マイコンが正常に動作し始め
るまでは、ＲＡＭ内へのデータの書込みが行なえないよ
うにされるため、マイコンのリセット前後での動作は、
充分に連続性が保たれ、エンジン制御を滑らかに行なう
ことができる。
以下１本発明によるエンジン制御装置について。
図示の実施例により詳細に説明する。
第１図は本発明の一実施例で１図において、１はエンジ
ン制御用マイコンのＣＰＵ（セントラルプロセツシング
・ユニット）、２はＲＡＭ、３は定電圧回路、４は電圧
低下検出回路、５は遅延回路、６はリセット回路、７は
ＲＡＭバックアップ回路である。
ン制御用マイコンのＣＰＵ（セントラルプロセツシング
・ユニット）、２はＲＡＭ、３は定電圧回路、４は電圧
低下検出回路、５は遅延回路、６はリセット回路、７は
ＲＡＭバックアップ回路である。
ＣＰＵＩは、ＲＡＭ２と共にエンジン制御用のマイコン
を構成し、エンジンの運転状態を各種のセンサから取込
み、それに基づいて制御償号を作成し、それをエンジン
制御用の各種アクチュエータに供給して適切なエンジン
制御を遂行する。
を構成し、エンジンの運転状態を各種のセンサから取込
み、それに基づいて制御償号を作成し、それをエンジン
制御用の各種アクチュエータに供給して適切なエンジン
制御を遂行する。
定電圧回路３は自動車のｆｆｉ源であるバッテリから所
定の電圧Ｖｅを取込み、それを安定化された電圧Ｖｃｃ
として出力する鋤をする。なお、この電圧Ｖｃｃは、Ｃ
ＰＵ１．Ｒ−４Ｍ２や、その他の回路の電源として供給
されるもので、例えば、５Ｖの電圧となっているもので
ある。
定の電圧Ｖｅを取込み、それを安定化された電圧Ｖｃｃ
として出力する鋤をする。なお、この電圧Ｖｃｃは、Ｃ
ＰＵ１．Ｒ−４Ｍ２や、その他の回路の電源として供給
されるもので、例えば、５Ｖの電圧となっているもので
ある。
電圧低下検出回路４は、定電圧回路３の出力電圧３ ａ
（−Ｖｃｃ）を入力とし、その電圧が所定値。
（−Ｖｃｃ）を入力とし、その電圧が所定値。
例えば、４．６Ｖまで低下したときにローレベルになり
、これとは異なる１例えば４．７■の所定値に戻ったと
きにハイレベルに戻る検出信号４ａを発生する働きをす
る。
、これとは異なる１例えば４．７■の所定値に戻ったと
きにハイレベルに戻る検出信号４ａを発生する働きをす
る。
ディレー回路５は、検出（４号４ａを入力とし。
そのローレベルへの立下り時点から所定の第１の時間遅
れτ１をもってローレベルに立下り、その後、検出信号
４ａと同時に立上る遅延信号５ａを発生する鋤をする。
れτ１をもってローレベルに立下り、その後、検出信号
４ａと同時に立上る遅延信号５ａを発生する鋤をする。
リセット回路６は、ａ延イご号５ａを入力とし。
それと同時にローレベルに立下り、その後、遅延信号５
ａの立上り時点から所定の第２の時間遅れτ２をもって
立上るリセット信号６ａを発生する働きをする。
ａの立上り時点から所定の第２の時間遅れτ２をもって
立上るリセット信号６ａを発生する働きをする。
ＲＡ Ｍ ／＜ツクアップ回路７は内部にコンデンサを
含み、ｆｌｉ′ｇバッテリに直接接続され、短時間の電
源電圧喪失に際しては、その出力電圧が喪失しないよう
に構成されており、電源電圧の変動に対してもＲＡＭ２
のデータが消滅しないように保持する動きをする。
含み、ｆｌｉ′ｇバッテリに直接接続され、短時間の電
源電圧喪失に際しては、その出力電圧が喪失しないよう
に構成されており、電源電圧の変動に対してもＲＡＭ２
のデータが消滅しないように保持する動きをする。
次に、この実施例の動イシについて、第２図のタイ１１
チヤートにより説明する。
チヤートにより説明する。
いま、ＣＰＵ１とＲＡＭ２からなるマイコンが、定電圧
回路３から供給される電圧Ｖｃｃにより正常に動作中、
何らかの理由１例えば、急激なエンジンの回・転数変ｆ
ヒや、自動車のライト点滅など電装品負荷の変動などに
より、この電圧Ｖｃｃが第２図（１）ニ示すように、時
刻ｔ ｚ でＶｌ（＝４．６Ｖ）にまで低下したとする
。
回路３から供給される電圧Ｖｃｃにより正常に動作中、
何らかの理由１例えば、急激なエンジンの回・転数変ｆ
ヒや、自動車のライト点滅など電装品負荷の変動などに
より、この電圧Ｖｃｃが第２図（１）ニ示すように、時
刻ｔ ｚ でＶｌ（＝４．６Ｖ）にまで低下したとする
。
そうすると、この時点で電圧低下横出回ｉ！６４の検出
信号４ａがハイレベルからローレベルに立下り、この結
果、ディレー回路５がトリガされ、第１の所定時間で１
（＝２００μｓ）経過後の時点ｔ２でディレー信号５ａ
が立下り、これにより。
信号４ａがハイレベルからローレベルに立下り、この結
果、ディレー回路５がトリガされ、第１の所定時間で１
（＝２００μｓ）経過後の時点ｔ２でディレー信号５ａ
が立下り、これにより。
リセット（ｆｆ１号６ａも立下る。
一方、電圧低下検出回路４の検出信号４ａは。
ＣＰＵ１のＮＭＩ入力にも供給されるようになっている
から、電源電圧Ｖｃｃの低下に伴う検出信号４Ａの立上
り時点ｔｚで、このＣＰＴＪＩにはＮＭ工（最優先割込
）が掛り、これにより、第３図に示すデータ処理が起動
し、このとき、ＣＰＵＩ内のレジスタなどに格納されて
いるデータの中で。
から、電源電圧Ｖｃｃの低下に伴う検出信号４Ａの立上
り時点ｔｚで、このＣＰＴＪＩにはＮＭ工（最優先割込
）が掛り、これにより、第３図に示すデータ処理が起動
し、このとき、ＣＰＵＩ内のレジスタなどに格納されて
いるデータの中で。
予め重要なものとして選ばれていたデータ、例えば、エ
ンジン回転数、吸入空気流量、プログラムカウンタのカ
ウント値などのＲＡＭ２への退避が行なわれ、この結果
１時点ｔ１かも遅延回路５によって与えられる第１の所
定の遅延時間τｌが経過して時点ｔｇに到るまでの期間
中には、ＣＰＵ１の中の所定のデータは、全てＲＡＭ２
に退避され、そこに安全に格納されてしまっていること
になる。
ンジン回転数、吸入空気流量、プログラムカウンタのカ
ウント値などのＲＡＭ２への退避が行なわれ、この結果
１時点ｔ１かも遅延回路５によって与えられる第１の所
定の遅延時間τｌが経過して時点ｔｇに到るまでの期間
中には、ＣＰＵ１の中の所定のデータは、全てＲＡＭ２
に退避され、そこに安全に格納されてしまっていること
になる。
こうして、時刻ｔ２に到り、遅延信号６ａが立下ると、
この信号６ａはＣＰｔＪｌのリセット入力ＲＥと、ＲＡ
Ｍ２のイネーブル人力ＥＮに供給されているから、ここ
でＣＰｔＪｌはリセットされ。
この信号６ａはＣＰｔＪｌのリセット入力ＲＥと、ＲＡ
Ｍ２のイネーブル人力ＥＮに供給されているから、ここ
でＣＰｔＪｌはリセットされ。
かつ、ＲＡＭ２はディスエーブル（書込み読出し禁止状
態）され、この結果＋ ｆｌ！！？Ｉ！圧Ｖｃｃの低下
に伴なうＣＰＵＩの暴走は抑えられ、かつ、この＋１ｒ
ＩでのＲＡ Ｍ ２に対する誤データの書込も抑えられ
ることになる。
態）され、この結果＋ ｆｌ！！？Ｉ！圧Ｖｃｃの低下
に伴なうＣＰＵＩの暴走は抑えられ、かつ、この＋１ｒ
ＩでのＲＡ Ｍ ２に対する誤データの書込も抑えられ
ることになる。
その後、成る時間が経過し、電源電圧Ｖｃｃが回復し・
始め、やがて、時刻ｔ３に到って、この電圧Ｖｃｃが所
定値ｖ２（＝４．７Ｖ）にまで上昇したとすると、この
時刻ｔ３で検出１８号５ａがローレベルからハイレベル
に立上り、これに伴って遅延信号５ａも立上り、その結
果として、この時刻ｔｓでリセット回路６にトリガが掛
られる。そして、この結果１時刻ｔｌ！Ｉから第２の所
定の遅延時間τ２経過後の時刻ｔ４で、リセット回路６
によるリセット（Ｆ号６ａが、それまでのローレベルか
らハイレベルに立上り、これにより、ＣＰＵ Ｌのリセ
ッｊ・は解除され、同時にＲＡ Ｍ ２はイネーブルさ
れて、その書込み読出し禁止状態も解除され、従って、
この時刻ｔｊ以降、ＣＰＵＩとＲＡＭ２からなるマイコ
ンは正常な動作状態に戻り１時刻ｔ１以前での状態と同
じエンジン制御に入ることになる。
始め、やがて、時刻ｔ３に到って、この電圧Ｖｃｃが所
定値ｖ２（＝４．７Ｖ）にまで上昇したとすると、この
時刻ｔ３で検出１８号５ａがローレベルからハイレベル
に立上り、これに伴って遅延信号５ａも立上り、その結
果として、この時刻ｔｓでリセット回路６にトリガが掛
られる。そして、この結果１時刻ｔｌ！Ｉから第２の所
定の遅延時間τ２経過後の時刻ｔ４で、リセット回路６
によるリセット（Ｆ号６ａが、それまでのローレベルか
らハイレベルに立上り、これにより、ＣＰＵ Ｌのリセ
ッｊ・は解除され、同時にＲＡ Ｍ ２はイネーブルさ
れて、その書込み読出し禁止状態も解除され、従って、
この時刻ｔｊ以降、ＣＰＵＩとＲＡＭ２からなるマイコ
ンは正常な動作状態に戻り１時刻ｔ１以前での状態と同
じエンジン制御に入ることになる。
従って、この実施例によれば、？ｉ！源電圧電圧下に際
しても、Ｒ，４Ｍ２内のデータは常に確実に保護され、
充分なバックアップ’？５ることかできろ。
しても、Ｒ，４Ｍ２内のデータは常に確実に保護され、
充分なバックアップ’？５ることかできろ。
そして、このとき、この実施例によれば、ＲＡＭ２に格
納されているデータは、時刻ｔ１でＣＰＵ１がリセット
されろ直前でのものとなっているから、このリセットの
前移でのエンジン制御の連続性は完全１こ保たれ、滑か
な制御の継続が得られろことになる。
納されているデータは、時刻ｔ１でＣＰＵ１がリセット
されろ直前でのものとなっているから、このリセットの
前移でのエンジン制御の連続性は完全１こ保たれ、滑か
な制御の継続が得られろことになる。
次に、この実施例における電圧低下検出回路４と遅延回
路５の詳細な一実施例について、第４図により説明する
。
路５の詳細な一実施例について、第４図により説明する
。
まず、電圧低下検出回路４は、比較器４０．ツェナーダ
イオード４１、ダイオード４２．４３゜それに抵抗４４
〜４９で構成され、ツェナーダイオード４０と抵抗４４
．４５によりａ点に作り出される一定の電圧によって、
比較器４０が電源な圧Ｖｃｃの監視を行ない、検出１：
１号４ａを出力するようになっている。なお、このとき
、旺下時での検出電圧ｖｌと、上昇時での検出電圧ｖ２
との差は、ダイオード４３と抵抗４９によりヒステリヒ
ス特性を与えることによって得るようになっている。
イオード４１、ダイオード４２．４３゜それに抵抗４４
〜４９で構成され、ツェナーダイオード４０と抵抗４４
．４５によりａ点に作り出される一定の電圧によって、
比較器４０が電源な圧Ｖｃｃの監視を行ない、検出１：
１号４ａを出力するようになっている。なお、このとき
、旺下時での検出電圧ｖｌと、上昇時での検出電圧ｖ２
との差は、ダイオード４３と抵抗４９によりヒステリヒ
ス特性を与えることによって得るようになっている。
次に、遅延回ｉ！３５は、比較器５０．コンデンサ５１
、それに抵抗５２〜５６とで構成され、コンデンサ５１
と抵抗５２からなる積分回路の放電電圧を比較器５０で
比較することにより、所定の遅延時間で１を得るように
なっているものである。
、それに抵抗５２〜５６とで構成され、コンデンサ５１
と抵抗５２からなる積分回路の放電電圧を比較器５０で
比較することにより、所定の遅延時間で１を得るように
なっているものである。
なお、その他の定電圧回路３．リセット回路６゜それに
ＲＡＭバックアップ回路７については、周知の任意の構
成のものを用いればよく、従って。
ＲＡＭバックアップ回路７については、周知の任意の構
成のものを用いればよく、従って。
これらの回路についての詳細な説明は省略する。
以上説明したように、本発明によれば、従来技術の問題
点に充分に対処し、常に確実にＲＡＭ内のデータの保護
を得ることができ、電源電圧の変動などによる影響を受
けず、充分にマイコンの暴走を抑え、エンジンの制御を
円滑に遂行することができる。
点に充分に対処し、常に確実にＲＡＭ内のデータの保護
を得ることができ、電源電圧の変動などによる影響を受
けず、充分にマイコンの暴走を抑え、エンジンの制御を
円滑に遂行することができる。
第１図は本発明によるデータ・バックアップ装置の一実
施例を示すブロック図、第２図はその動作説明用のタイ
ムチャート、第３図は同じく動作説明用のフローチャー
ト、第４図は電圧低下検出回路と遅延回路の一実施例を
示す回路図である。 ■・・・・ＣＰＵ （セントラル・プロセッシング・ユ
ニット）、２・・・・ＲＡＭ （ランダムアクセスメモ
リ）、３・・・・定電圧回路、４・・・・電圧低下検出
回路、５・・・・遅延回路、６・・・・リセット回路、
７・・・・ＲＡＭバックアップ回路・ 箆２図
施例を示すブロック図、第２図はその動作説明用のタイ
ムチャート、第３図は同じく動作説明用のフローチャー
ト、第４図は電圧低下検出回路と遅延回路の一実施例を
示す回路図である。 ■・・・・ＣＰＵ （セントラル・プロセッシング・ユ
ニット）、２・・・・ＲＡＭ （ランダムアクセスメモ
リ）、３・・・・定電圧回路、４・・・・電圧低下検出
回路、５・・・・遅延回路、６・・・・リセット回路、
７・・・・ＲＡＭバックアップ回路・ 箆２図
Claims (3)
- １．非破壊のランダムアクセスメモリを備えたコンピュ
ータによるエンジン制御装置において、上記コンピュー
タの電源電圧を監視する電圧低下検出回路と、該電圧低
下検出回路による電圧低下検出時点より第１の所定時間
遅れた時点から電圧復帰時点まで継続して遅延信号を発
生する遅延回路と、この遅延信号の発生時点からその消
滅時点より第２の所定時間遅れた時点まで継続してリセ
ット信号を発生するリセット回路とを設け、上記遅延信
号を上記コンピュータの最優先割込入力に供給すること
により、この遅延信号発生時点で該コンピュータ内に存
在するデータ中での所定のデータを上記ランダムアクセ
スメモリに退避させ、上記リセット信号を上記コンピュ
ータと上記ランダムアクセスメモリに供給することによ
り、該コンピュータのリセットと該ランダムアクセスメ
モリの不活性化とを制御するように構成したことを特徴
とするデータ・バックアップ装置。 - ２．特許請求の範囲第１項において、上記非破壊ランダ
ムアクセスメモリが、電源バックアップによるランダム
アクセスメモリで構成されていることを特徴とするデー
タ・バックアップ装置。 - ３．特許請求の範囲第１項において、上記所定のデータ
が、上記制御すべきエンジンの回転数を表わすデータ、
吸入空気流量を表わすデータ、及び上記コンピュータ内
のプログラムカウンタのカウントデータの少くとも１つ
を含むように構成されていることを特徴とするデータ・
バックアップ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61099486A JPS62258154A (ja) | 1986-05-01 | 1986-05-01 | デ−タ・バツクアツプ装置 |
| DE19873714325 DE3714325A1 (de) | 1986-05-01 | 1987-04-29 | Datenschutzvorrichtung fuer einen computer einer brennkraftmaschinensteuerung |
| GB08710165A GB2191613A (en) | 1986-05-01 | 1987-04-29 | Data protection apparatus |
| KR870004149A KR870011521A (ko) | 1986-05-01 | 1987-04-29 | 컴퓨터를 사용한 엔진제어시스템의 데이터 보호장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61099486A JPS62258154A (ja) | 1986-05-01 | 1986-05-01 | デ−タ・バツクアツプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62258154A true JPS62258154A (ja) | 1987-11-10 |
Family
ID=14248634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61099486A Pending JPS62258154A (ja) | 1986-05-01 | 1986-05-01 | デ−タ・バツクアツプ装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS62258154A (ja) |
| KR (1) | KR870011521A (ja) |
| DE (1) | DE3714325A1 (ja) |
| GB (1) | GB2191613A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181340B2 (en) | 2004-06-21 | 2007-02-20 | Oki Electric Industry Co., Ltd. | Engine control circuit |
| JP2015145623A (ja) * | 2014-01-31 | 2015-08-13 | 本田技研工業株式会社 | 燃料噴射制御装置 |
| JP2015151936A (ja) * | 2014-02-14 | 2015-08-24 | 株式会社デンソー | 車両情報記録装置及びプログラム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06100947B2 (ja) * | 1988-01-29 | 1994-12-12 | 日本電気株式会社 | 電源制御回路 |
| JPH0742888B2 (ja) * | 1988-07-27 | 1995-05-15 | 株式会社日立製作所 | エンジン制御装置 |
| DE4014831A1 (de) * | 1990-05-09 | 1991-12-12 | Standard Elektrik Lorenz Ag | Unterspannungsgeschuetzte schaltungsanordnung |
| JPH04172510A (ja) * | 1990-11-07 | 1992-06-19 | Toshiba Corp | Ｒｔｃインデックスレジスタ制御方式 |
| DE4401891A1 (de) * | 1994-01-24 | 1995-07-27 | Bayerische Motoren Werke Ag | Verfahren zum Ändern der Arbeitsweise eines Steuergeräts von Kraftfahrzeugen |
| DE19605606B4 (de) * | 1996-02-15 | 2005-01-27 | Robert Bosch Gmbh | Einrichtung zum Rücksetzen eines Rechenelements |
| JP2001160004A (ja) | 1999-12-03 | 2001-06-12 | Denso Corp | 電子制御装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3723767A (en) * | 1971-09-27 | 1973-03-27 | Square D Co | Reed relay type permanent nor memory circuit |
| US3757302A (en) * | 1971-11-16 | 1973-09-04 | Addressograph Multigraph | Responsive power fail detection system |
| US3810116A (en) * | 1972-11-24 | 1974-05-07 | Sperry Rand Corp | Volatile memory protection |
| GB1545169A (en) * | 1977-09-22 | 1979-05-02 | Burroughs Corp | Data processor system including data-save controller for protection against loss of volatile memory information during power failure |
| US4307455A (en) * | 1978-02-27 | 1981-12-22 | Rockwell International Corporation | Power supply for computing means with data protected shut-down |
| US4234920A (en) * | 1978-11-24 | 1980-11-18 | Engineered Systems, Inc. | Power failure detection and restart system |
| US4245150A (en) * | 1979-02-26 | 1981-01-13 | International Business Machines Corporation | Power line disturbance detector circuit |
| US4285050A (en) * | 1979-10-30 | 1981-08-18 | Pitney Bowes Inc. | Electronic postage meter operating voltage variation sensing system |
| US4327410A (en) * | 1980-03-26 | 1982-04-27 | Ncr Corporation | Processor auto-recovery system |
| US4433390A (en) * | 1981-07-30 | 1984-02-21 | The Bendix Corporation | Power processing reset system for a microprocessor responding to sudden deregulation of a voltage |
| JPS58174129A (ja) * | 1982-04-07 | 1983-10-13 | Toyota Motor Corp | 内燃機関の燃料噴射制御方法 |
| JPS5949350A (ja) * | 1982-09-13 | 1984-03-21 | Nippon Denso Co Ltd | 車輛制御用コンピュータにおけるバックアップメモリの内容保護装置 |
| DE3310585C2 (de) * | 1983-03-23 | 1985-08-01 | Texas Instruments Deutschland Gmbh, 8050 Freising | Speicherschutzschaltung |
-
1986
- 1986-05-01 JP JP61099486A patent/JPS62258154A/ja active Pending
-
1987
- 1987-04-29 GB GB08710165A patent/GB2191613A/en not_active Withdrawn
- 1987-04-29 DE DE19873714325 patent/DE3714325A1/de not_active Withdrawn
- 1987-04-29 KR KR870004149A patent/KR870011521A/ko not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181340B2 (en) | 2004-06-21 | 2007-02-20 | Oki Electric Industry Co., Ltd. | Engine control circuit |
| JP2015145623A (ja) * | 2014-01-31 | 2015-08-13 | 本田技研工業株式会社 | 燃料噴射制御装置 |
| JP2015151936A (ja) * | 2014-02-14 | 2015-08-24 | 株式会社デンソー | 車両情報記録装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870011521A (ko) | 1987-12-24 |
| DE3714325A1 (de) | 1987-11-19 |
| GB8710165D0 (en) | 1987-06-03 |
| GB2191613A (en) | 1987-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4122359A (en) | Memory protection arrangement | |
| JPH0133843B2 (ja) | ||
| US20040037156A1 (en) | Semiconductor integrated circuit | |
| JPS62258154A (ja) | デ−タ・バツクアツプ装置 | |
| JPH0361149B2 (ja) | ||
| JPH0460245B2 (ja) | ||
| US6861769B1 (en) | Apparatus and method for protection of an electronic circuit | |
| US12190962B2 (en) | Nonvolatile memory writing device | |
| JPH07114401A (ja) | Ｒａｍバックアップ回路 | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JPS5981745A (ja) | マイクロコンピユ−タの誤動作防止装置 | |
| JPH0236003B2 (ja) | ||
| JP7213939B2 (ja) | 不揮発メモリの書き込み装置 | |
| JP3463242B2 (ja) | データ処理回路 | |
| JP3080882B2 (ja) | データ退避復元システム | |
| JPH01197848A (ja) | Ｃｐｕの暴走防止回路 | |
| JP4078667B2 (ja) | メモリ制御システム | |
| JP3381428B2 (ja) | マイクロコンピュータを有する制御装置 | |
| JP2674862B2 (ja) | 半導体記憶装置のバックアップ電源監視装置 | |
| JPS60138657A (ja) | デ−タ保持装置 | |
| JPS6315346A (ja) | メモリプロテクト回路 | |
| JPH02215953A (ja) | エンジン制御装置 | |
| CN116540931A (zh) | 一种车辆数据保护方法、装置、电子设备及存储介质 | |
| JPH04289558A (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPS62157955A (ja) | メモリプロテクト回路 |