JPH0313108A - フローティング電源アンプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、フォロワアンプに入力を加えた場合、この入
力電圧に追従してフォロワアンプに加える電源電圧を自
動的に変化させ、その結果、広い電圧振幅の信号を出力
できる所謂フローティング電源アンプに関するものであ
る。

〈従来の技術〉 第７図は、演算増幅器の入出力関係（Ｖｉｎ　、　ＶＯ
）と電源電圧（”Ｖｃ　、　−Ｖｃ　）との関係を示し
た図である。市販されている通常の演算増幅器は、例え
ば＋ｖｃ　＝＋１５Ｖ、　−ｖｃ　＝−１５Ｖの電源電
圧の供給を受け、入力電圧νｆｎ　”ｒｅ±１２Ｖの信
号を導入し、ｖＯ＝〜±１２νの電圧振幅で出力してい
る。このような演算増幅器においては、例えば、Ｖａｎ
　＝±３０νの入力を受け、ｖＯ＝±３０　Ｖの信号を
出力することばできない。

従って、±３０　Ｖの入出力信号を得ようとすると、例
えば＋ＶＣ＝＋３６ｖ、　−Ｖ（＝−３６Ｖの電源電圧
の供給を受けることができる特殊仕様の高価な演算増幅
器を用いることになる。

フローティング電源アンプは、通常の演算増幅器（±１
５　Ｖ電源）を用いて、電源電圧以上の電圧（例えば、
±３０ｖ）の入力電圧を導入でき、ゲイン１で電源電圧
以上の電圧（例えば±３０ｖ）信号を出力できるアンプ
である。

第６図は、ゲイン１の従来のフローティング電源アンプ
であり、第４図は、この第６図の各部信号レベルを示す
図である。第６図において、ｕｌは、その出力電圧を自
らの反転入力端子に総べて帰還する全帰還の演算増幅器
（ゲイン１）、即ち、電圧フォロワアンプである。従っ
て、その出力電圧ｖＯは、入力電圧Ｖｉｎと等しい、こ
の増幅器Ｕ１には、トランジスタＱ１と０２から電源電
圧中ＶＦ　、−ＶＦとが、供給されている。

ＣＤＩとＣＤ２は、定電流ダイオードであり、その電流
値Ｉｃの等しいものが用いられる。この定電流ダイオー
ドＣＤＩ　、　ＣＤ２の電圧−電流特性を第５図に示す
、第５図のように、定電流ダイオードに電圧を加えて行
くと、次第に流れる電流は増加するが成る電圧（ｖｌ）
を越えると、流れる電流はＩｃ（一定）となる。

コンデンサＣ３，Ｃ４は、パスコンデンサであり、増幅
器ｕ１の電源端子と増幅器ｕ１の出力端子の間に設けら
れている。その作用を述べる。定常状態でこのバイパス
コンデンサＣ３，Ｃ４は、電源電圧の＋ＶＦ　、−ＶＦ
にチャージされている。そして増幅器Ｕ１に高周波入力
があり、増幅器口が急激に電気量を消費する際、トラン
ジスタＱ１．　Ｃ２のスピードで不足する電源の電気量
を補充する作用を果している。

増幅器ｕ１の出力段に設けられた抵抗ｒは、微小抵抗で
ある。この抵抗ｒの作用を述べる。上述のように増幅器
ｕ１の出力端に直接パスコンデンサＣ３゜Ｃ４を接続す
ると、増幅器ｕ１に容量負荷を接続したことになり、異
常発振してしまう、抵抗ｒは容量負荷を緩和し、異常発
振を防止する作用を果している。

ツェナーダイオード０３．　Ｄ４は、過大入力が増幅器
ｕ１に加えられるのを防ぐ保護回路である。

以上のような第６図回路において、図に示すＡ点の電圧
と、増幅器ｕ１のグラス電源端子Ｆ点との差電圧ＶＡＦ
は、次式で表わされる。

ＶＡＦ＝＋（Ｒ３−ＩＣＶＢＥ）　　　　　（１）ＶＩ
Ｅ：トランジスタ０１及び０２のベース・エミッタ間電
圧 また、Ａ点の電圧と、増幅器口のマイナス電源端子０点
との差電圧ＶＡＧは、次式で表わされる。

ＶＡＧ　＝　　（Ｒ４・ＩＣＶＢＥ　）　　　　　（２
）上式（１）−１（２）において、Ｒ３とＲ４とＩｃと
ＶａＥは一定であるから、上記、ＶＡ　Ｅ　、　ＶＡ　
（Ｈの値は、一定である。

そして、Ａ点の電位は、はぼ増幅器口の出力電圧ｖＯと
等しく、この出力電圧ｖＯは、入力電圧Ｖｉｎに等しい
ことから、増幅器ｕ１の電源端子Ｆ点とＧ点の電位は、
入力電圧Ｖｉｎに追従して変化する。

従ってＦ点とＧ点の間の電圧（ＶＡ　Ｆ　ｆＶＡ　ｏ　
）は、一定に保たれる。

第４図を用いて補足説明する。第６図回路では、入力電
圧Ｖｉｎと出力電圧ｖＯは、同一値である。定電流ダイ
オードＣＤＩとＣ［１２には、電源電圧＋ｖｃ（例えば
＋４０ｖ）と、−Ｖｃ　　（例えば−４０ｖ）が加えら
れている。入力電圧Ｖｉｎが、例えば点線のようにＯｖ
の時は、増幅器Ｕ１のＦ点とＧ点には、＋Ｖ［（例えば
＋１５ｖ）　ト、−ＶＦ　　（例えば−１５ｖ）が加え
られる。

即ち、上記ｖＡＦ　＝ＶＡ　ａ　＝１５　Ｖ　　となる
ように１３とＲ４とＩＣの値を設定しておく。

時刻Ｔ１で点線で示すように入力電圧Ｖｉｎ　＝＋２０
Ｖになると、Ｆ点とＧ点の電位は、−点鎖線と二点鎖線
で示したように変化する。説明を加えるとＦ点とＧ点の
電位は、どちらも１５　Ｖずつ等しく上昇するので、増
幅器ｕ１のＦ点の電位は＋３５　Ｖとなり、Ｇ点の電位
は÷５ｖとなる。

即ち、第６図回路は、増幅器Ｕ１の電源電圧の最大定格
以上の振幅動作を行うことができる。

〈発明が解決しようとする課題〉 以上のような従来の回路は、第３図で示すように、矩形
波的に入力信号Ｖｉｎが変化した際に、増１幅器Ｕ１の
電源端子（Ｆ点、Ｇ点）に許容最大電源電圧以上の電圧
が加わりこれを破損する恐れがあることと、スルーレー
トが小さく入力信号Ｖｉｎに対して出力信号■０の位相
遅れが発生する問題がある。

これを第３図を用いて説明する。第３図において、波形
ａはＦ点の電位÷ＶＦであり、波形すは入力電圧Ｖｉｎ
であり、波形ＣはＧ点の電位−ＶＦである。

時刻■１で入力電圧Ｖｉｎが図の如く立上がると、パス
コンデンサＣ３には、図示する電Ｋ　Ｉ　Ｐがトランジ
スタＱ１を介して流れてステップ状に＋３５　Ｖとなる
（波形ａ参照）、この波形ａの立上がり応答は、トラン
ジスタＱ１を介して行われるので速い。

一方、パスコンデンサＣ４には、図示する電流】Ｕ（増
幅器Ｕ１のマイナス電源の消′ｇ！電流）が流れてＧ点
の電位を上昇させるが、一般に増幅器口の消費電流は小
さく、この微小電流でパスコンデンサＣ４の放電を行う
ので、Ｇ点の電位は、ステップ状に上昇するのでなく、
第３図（イ）のような応答となる。従って、パスコンデ
ンサＣ４の電圧ｖＮは、第３図のようになり、増幅器ｕ
１には、過渡時において許容最大電源電圧を上回る過大
電源電圧が加えられることになる。即ち、（ＶＭ＋ＶＮ
）が増幅器ｕ１の許容最大電源電圧を越える。

また、第６図回路の出力電圧ｖＯは、パスコンデンサを
充電又は放電するため増幅器Ｕ１が持つスルーレートを
維持できず、第４図に示すように出力■０は成る勾配で
上昇するので、ステップ状に変化する入力電圧Ｖｉｎに
対して遅れを持つ。

なお、上述と逆に入力電圧Ｖｉｎが立下がる場合は、パ
スコンデンサＣ３には、図示する電流ＩＱ＜増幅器Ｕ１
のプラス電源の消費電流）が流れてＦ点の電位を下降さ
せるので、第３図（ロ）のように遅い応答となる。従っ
て、増幅器口の端子Ｆ点に過大電源電圧が加わる。なお
この際、パスコンデンサＣ４は、トランジスタＱ２によ
り電流Ｉｓで充電されるので応答が遠い。

また、増幅器Ｕ１はパスコンデンサＣ３，Ｃ４を充電又
は放電しなければならないので、本来持つスルーレート
の性能を発揮できない。

また、２つのツェナーダイオードＤ３．Ｄ４で過大入力
＋１ＲＩを行っているが、ツェナー電圧のバラツキによ
る保護電圧の不確実性と言う問題や、ツェナーダイオー
ドによる漏れ電流により、入力端子側から増幅器１側を
見た入力インピーダンスの低下などの問題もある。

本発明の目的は、ステップ状の入力電圧に追従して高速
に増幅器υ１の電源電圧を応答させることができ、また
過大入力に対しても正確にクランプ電圧を設定できるフ
ローティング電源アンプを提供することである。

く課題を解決するための手段〉 本発明は、上記課題を解決するなめに 出力電圧を反転入力端子に全帰還し非反転入力端子に入
力信号を導入する増幅器（Ｕｌ）と、２つの電源（＋Ｖ
ｃ、−シＣ）の間に設けられた第１定電流ダイオード（
ＣＤＩ）と第１抵抗（Ｒ３）と第２抵抗（Ｒ４）と第２
定電流ダイオード（ＣＤ２）とが直列接続された回路と
、第１定電流ダイオードの両端にコレクタとベースが接
続されエミッタが前記増幅器のプラス電源端子に接続さ
れた第１トランジスタと、第２定電流ダイオードの両端
にコレクタとベースが接続されエミッタが前記増幅器の
マイナス電源端子に接続された第２トランジスタとを備
えたアンプにおいて、 前記増幅器のプラス電源ラインと共通電位の間に設けら
れた第１パスコンデンサ（Ｃ１）と、前記増幅器のマイ
ナス電源ラインと共通電位の間に設けられた第２パスコ
ンデンサ（Ｃ２）と、第１．第２トランジスタのエミッ
タ間に設けられ、前記増幅器の許容最大電源電圧より小
さな定電圧値を持つツェナーダイオードと、 からなる手段を講じたものである。

く作用〉 第１と第２パスコンデンサの充電または放電が遅れて、
増幅器Ｕ１の電源電圧が定格値（例えば、３０Ｖ）を越
えるとツェナーダイオード（ＤＡ）がオンとなる。従っ
て、ツェナーダイオード［ＤＡ）を介してパスコンデン
サの充電または放電が行なわれるので高速にその充電・
放電が行われ、増幅器Ｕ１の電源電圧は定格値に保たれ
るようになる。

〈実施例〉 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明に係る７０−ティング電源アンプの一実
施例を示す図、第２図は第１図回路の各部の波形を示す
図である。

第１図において、＋’Ｊｃと−Ｖｃは電源電圧であり、
例えば＋ＶＣ＝＋４Ｇｖ、−Ｖｃ　＝−４０Ｖである。

ν１ｎは、入力信号（電圧）であり、ν０は、出力電圧
である。

旧ｎは入力抵抗、ＣＤ４　、　ＣＤ５は入力保護用定電
流ダイオード、０１．０２は入力保護用ダイオード、Ｃ
［１３は保護回路バイアス用定電流ダイオード、Ｒ１゜
Ｒ２は入力保護電圧設定用バイアス抵抗である。これら
は入力保護回路を形成している。

ｕｌは演算増幅器（以下単に増幅器と記す）であり、出
力電圧ｖＯを反転入力端子に全帰還し、非反転入力端子
に入力信号を導入するゲイン１の所謂電圧フォロワアン
プである。

ＣＩ、　Ｃ２はフローティング電圧バイパスコンデンサ
（以下、単にパスコンデンサと記す）であり、第６図で
説明したパスコンデンサと同様な作用を果すものである
。

ＯＡは、フローティング電圧クランプ用のツェナーダイ
オードであり、トランジスタＱ１．　Ｑ２のエミッタ間
に設けられる。このツェナー電圧（定電圧）は、増幅器
口の許容最大電源電圧（これ以上の電圧を電源に加える
と増幅器ｕ１を破損する恐れがあると増幅器ｕ１のメー
カが定めた電圧値）より小さな値のものが用いられる０
例えば、増幅器ｕ１として定格電源電圧±１５　Ｖのも
のを使用した場合（この場合、許容最大電源電圧は例え
ば±２０Ｖ　）　、ツェナー電圧３２ν程度のものが用
いられる。

ＣＤ１．　ＣＤ２は、フローティング電圧バイアス用定
電流ダイオードであり、Ｒ３，Ｒ４は、フローティング
電圧設定用バイアス抵抗である。　Ｑｌ、　Ｑ２はトラ
ンジスタである。

入力電圧Ｖｉｎは、入力抵抗旧ｎと定電流ダイオードＣ
Ｄ４　、　ＣＤ５を介して増幅器ｕ１の非反転入力端子
に加えられる。増幅器ｕ１の非反転入力端子は、ダイオ
ードＤ１と抵抗Ｒ１を介して電源端子Ｆに接続されると
ともに、ダイオードＤ２と抵抗Ｒ２を介して電源端子Ｇ
に接続される。コンデンサＣ１は、増幅器ｕ１のプラス
電源ライン（プラスフローティング電源ライン）と共通
電位の間に接続され、コンデンサＣ２は、増幅器ｕ１の
マイナス電源ライン（マイナスフローティング電源ライ
ン）と共通電位の間に接続される。

定電流ダイオードＣＤＩと抵抗Ｒ３とＲ４と定電流ダイ
オードＣＤ２は直列に接続され、電源十ＶＣと−ｖＣの
間に設けられる。トランジスタＱ１は、コレクタとベー
スが定電流ダイオードＣＤＩの両端に接続され、エミッ
タは増幅器υ１のプラス電源端子Ｆに接続される。また
トランジスタＱ２は、コレクタとペースが定電流ダイオ
ードＣＤ２の両端に接続され、エミッタは増幅器ｕ１の
マイナス電源端子Ｇに接続される。

以上のように構成された第１図装置の動作を説明する。

（Ａ）入力過渡応答の改善 本発明によれば、第２図に示すように、入力電圧Ｖｉｎ
がステップ状に変化した場合、それに追従してフローテ
ィング電圧（第２図のＣ波形とＣ波形）もステップ状に
変化させることができる。以下、この動作を説明する。

定電流ダイオードＣＤＩ　、　ＣＤ２の電流値Ｉｃは、
等しいものが選択されている。即ち、電源÷ｖｃと−Ｖ
ｃの間に接続されたＣＤ１−Ｒ３−Ｒ４−ＣＤ２には、
電流１ｃが流れている。

トランジスタＱｌ、　Ｑ２のエミッタ電圧であるフロー
ティング電源電圧÷ＶＦ　、−ＶＦは、次式で表わされ
る。

＋ＶＦ　　ｗｖｏ士Ｒ３−Ｉ　　ｃ　　　　Ｖａ　　Ｅ
−ＶＦ　＝ＶＯ−（Ｒ４・Ｉ　ｃ　　Ｖａ　Ｅ　）ここ
で増幅器口は、フォロワアンプであるから、入力電圧Ｖ
ｉｎ　＝出力電圧シ０　である、従って、＋ＶＦ　＝Ｖ
ｉｎ　＋Ｒ３−１０−ＶＢ　Ｅ　　　　　　　（３）−
ＶＦ　＝Ｖｉｎ　−（Ｒ４・Ｔｃ　　Ｖｅ　Ｅ　）　　
　　（４）となり、ｆ？３．　Ｒ４，Ｉ　ｃ　、　Ｖａ
　Ｅは一定な値であるから、フローティング電源電圧＋
νＦ、−νＦは、入力電圧Ｖｉｎに追従して変化する。

本発明では、パスコンデンサＣＩ、Ｃ２を電源端子Ｆ、
Ｇと共通電位の間に接続しているので、増幅器口から見
た場合、容量負荷にならない、従って増幅器Ｕ１は、容
量性負荷を原因とする異常発振の恐れはなく、安定に動
作する。

そして、増幅器口はその出力で、パスコンデンサＣ１，
Ｃ２を充放電する必要がないので、増幅器ｕ１が持つ本
来のスルーレート特性を維持することができる（高速で
ある）。

次に、本発明によれば、パスコンデンサＣＩ、　Ｃ２の
充放電を高速に行える旨を説明する。

トランジスタＱ１は、電源＋νＣから電流ＩＰをパスコ
ンデンサＣ１に流して、電圧子ＶＦを高速に上昇させる
ことはできるが、パスコンデンサＣ１の電位を降下させ
る作用は有していない。

同様にトランジスタＱ２は、電源−ｖｃへ引込む電流Ｉ
ＳをパスコンデンサＣ２に流して、電圧−ＶＦを高速に
降下させることはできるが、パスコンデンサＣ２の電位
を上昇させる作用は有していない。

以上、トランジスタＱｌ、Ｑ２の点に関しては従来例と
同じであるが、新たに付加しなツェナーダイオードＤ＾
の作用により、パスコンデンサＣ１の電位を高速に降下
させ、また、パスコンデンサＣ２の電位を高速に上昇さ
せることができる。

この点を説明する。

第２図のｂ波形のように時刻Ｔ１にて、例えば、Ｖｉｎ
が、Ｏ−＋２０Ｖニなると、＋ＶＦは、＋１５　→＋３
５Ｖ、−νＦは、−１５→＋５ｖにする必要がある。こ
こで、パスコンデンサＣ１の電位は、トランジスタＱ１
の作用により、高速に＋３５Ｖに上昇し、第２図のＣ波
形のように立上がる。

一方、パスコンデンサＣ２の電位は、ツェナーダイオー
ドＯＡがないと増幅器Ｕ１のマイナス電源側の消費電流
でしか上昇できないので、その電位上昇は鈍い。

ここで、例えば、パスコンデンサＣ２の電位が、時刻（
ＴＩ＋Δ）の時、依然として一１５Ｖであっなと仮定す
る。すると、ツェナーダイオードＯＡの両端の電圧は、 （Ｃ１＠位（第２図Ｃ波形）−Ｃ２電位（Ｃ波形））で
あるから、＋３５−　（−１５）＝　５０Ｖとなる。

ツェナーダイオードＯＡのツェナー電圧Ｖｚは、この場
合、例えば、３２Ｖ位に設定しであるので、時刻（ＴＩ
＋Δ）の時、ツェナーダイオードＤ＾は、オンになる。

その結果、トランジスタＱ１から電流ＩＵがパスコンデ
ンサＣ２に流れて、高速にパスコンデンサＣ２の電位を
上昇させる。そしてパスコンデンサＣ２の電位が、→３
ｖになると、ツェナーダイオードＯＡの両端の電圧は、
３５−３＝３２　Ｖとなり、ツェナーダイオードＯＡは
、オフとなる。もちろん、実際にはツェナーダイオード
０＾の両端電圧は、３２　Ｖにクランプされるので上記
５０Ｖは発生しない。

その後、増幅器ｕ１のマイナス電源の消′ｇ！を電流に
より、（４）式の設定電圧まで残りの２ν分だけパスコ
ンデンサＣ２の電位は上昇し、＋３Ｖ→÷５ｖとなって
安定する。この残り　２ｖは、僅かな誤差であり、増幅
器口に悪影響を与えるものではない。

また、逆に入力電圧Ｖｉｎが立下がった場合は、第１図
に示す電流ＩＯが、ツェナーダイオードＤへとトランジ
スタＱ２に流れて、パスコンデンサＣ１の電位を高速に
降下させる。この動作は上述と同様であるのでその説明
を省略する。

（Ｂ）入力保護の改善 プラスの過大入力Ｖｉｎが加えられた時、入力電流は、
次の経路で流れる。

１１ｉｎ　−ＣＤ４−ＣＤ５−０１−ＣＤ３−Ｒ２−０
２この電流は、まず定電流ダイオードＣＤ５の定電流値
■５によって制限され増幅器ｕ１の入力電圧子ｖＨ（Ｈ
点の電圧）は、次式でクランプされる。

＋ＶＨ＝＋’ｉｌＦ　　Ｒ１（１３Ｉ！ｌ　）’＋Ｖ旧
　　　（５）ここで Ｒ３：ＣＤ３の定を流値 Ｖｌ）１　　：ダイオードＤ１の順方向電圧１５　＜Ｒ
３、ＶＤＩ　＜Ｒ１（Ｉ：＋　　　Ｒ５）に定数を選ん
でおくと（５）式のクランプ電圧子ｖＨは、フローティ
ング電源電圧÷ＶＦより小さくなり、通常の演算増幅器
であれば、完全に入力保護される。

また、マイナスの過大入力が加えられた時、入力電流は
次の経路で流れる。

Ｑｌ　→Ｒ１−ＣＤ３　→Ｄ２−ＣＤ５−ＣＤ４−旧ｎ
そしてこの電流は、まず定電流ダイオードＣＤ４の定電
流値Ｉ４によって制限され、増幅器ｕ１の入力電圧−Ｖ
Ｈは、次式でクランプされる。

−ＶＨ＝−ＶＦ＋Ｒ２（１３−Ｉ、）−ＶＯ２，（５）
ここで ＶＯ２：ダイオードＤ２の順方向電圧 以下、上述と同様にクランプ電圧−ｖＨをフローティン
グ電源電圧−ＶＦより小さくすることができる。

また、ダイオード０１．　Ｄ２には、最大でも＋ＶＦと
一νＦの和以上の逆バイアスしかかからないので、漏れ
電流、耐圧の面でも有利である。

く本発明の効果〉 以上述べたように本発明によれば、 ■　ステップ状の入力電圧に追従して高速に増幅器ｕ１
の電源電圧を応答させることができるので、過大電源電
圧を増幅器に与えず、増幅器ｕ１を損傷する恐れがない
。

■　増幅器口の出力段にパスコンデンサが負荷として接
続されないので、増幅器口が持つ本来のスルーレートで
信号を出力することができる（高速応答ができる）。

■　過大入力に対して正確なりランプ電圧を設定するこ
とができる。

【図面の簡単な説明】

第１図は本発明に係るフローティング電源アンプの一実
施例を示す図、第２図は第１図回路の各部の波形を示す
図、第３図と第４図は従来例の各部の波形を示す図、第
５図は定電流ダイオードの特性を示す図、第６図は従来
例を示す図、第７図は演算増幅器の電源電圧と入出力電
圧を示す図である。 旧・・・増幅器、ＣＤ１〜ＣＤ４・・・定電流ダイオー
ド、Ｄ＾・・・ツェナーダイオード、ＣＩ、Ｃ２・・・
パスコンデンサ、Ｒ３，Ｒ４・・・抵抗、Ｑｌ、　Ｑ２
・・・トランジスタ。 第 ５ 図 官 図 第 図 ＋Ｖｃ 子１５Ｖ ｖＣ Ｖ

Claims (1)

1. 【特許請求の範囲】 出力電圧を反転入力端子に全帰還し非反転入力端子に入
   力信号を導入する増幅器（Ｕ１）と、２つの電源（＋Ｖ
   ＿ｃ、−Ｖ＿ｃ）の間に設けられた第１定電流ダイオー
   ド（ＣＤ１）と第１抵抗（Ｒ３）と第２抵抗（Ｒ４）と
   第２定電流ダイオード（ＣＤ２）とが直列接続された回
   路と、第１定電流ダイオードの両端にコレクタとベース
   が接続されエミッタが前記増幅器のプラス電源端子に接
   続された第１トランジスタと、第２定電流ダイオードの
   両端にコレクタとベースが接続されエミッタが前記増幅
   器のマイナス電源端子に接続された第２トランジスタと
   を備えたアンプにおいて、 前記増幅器のプラス電源ラインと共通電位の間に設けら
   れた第１パスコンデンサ（Ｃ１）と、前記増幅器のマイ
   ナス電源ラインと共通電位の間に設けられた第２パスコ
   ンデンサ（Ｃ２）と、第１、第２トランジスタのエミッ
   タ間に設けられ、前記増幅器の許容最大電源電圧より小
   さな定電圧値を持つツェナーダイオードと、 を具備したフローティング電源アンプ。