JPH0744401B2

JPH0744401B2 - フローティング電源アンプ

Info

Publication number: JPH0744401B2
Application number: JP1148648A
Authority: JP
Inventors: 久山本; 秀雄武田; 文宏小林
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1989-06-12
Filing date: 1989-06-12
Publication date: 1995-05-15
Anticipated expiration: 2010-05-15
Also published as: JPH0313108A

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、フォロワアンプに入力を加えた場合、この入
力電圧に追従してフォロワアンプに加える電源電圧を自
動的に変化させ、その結果、広い電圧振幅の信号を出力
できる所謂フローティング電源アンプに関するものであ
る。

〈従来の技術〉第７図は、演算増幅器の入出力関係（Vin,V0）と電源電
圧（＋V_C，−V_C）との関係を示した図である。市販され
ている通常の演算増幅器は、例えば＋V_C＝＋15V,−V_C＝
−15Vの電源電圧の供給を受け、入力電圧Vin±12Vの
信号を導入し、V0＝±12Vの電圧振幅で出力してい
る。このような演算増幅器においては、例えば、Vin＝
±30Vの入力を受け、V0＝±30Vの信号を出力することは
できない。

従って、±30Vの入出力信号を得ようとすると、例えば
＋V_C＝＋36v,−V_C＝−36Vの電源電圧の供給を受けるこ
とができる特殊仕様の高価な演算増幅器を用いることに
なる。

フローティング電源アンプは、通常の演算増幅器（±15
V電源）を用いて、電源電圧以上の電圧（例えば、±30
V）の入力電圧を導入でき、ゲイン１で電源電圧以上の
電圧（例えば±30V）信号を出力できるアンプである。

第６図は、ゲイン１の従来のフローティング電源アンプ
であり、第４図は、この第６図の各部信号レベルを示す
図である。第６図において、U1は、その出力電圧を自ら
の反転入力端子に総べて帰還する全帰還の演算増幅器
（ゲイン１）、即ち、電圧フォロワアンプである。従っ
て、その出力電圧V0は、入力電圧Vinと等しい。この増
幅器U1には、トランジスタQ1とQ2から電源電圧＋VF,−V
Fとが、供給されている。

CD1とCD2は、定電流ダイオードであり、その電流値I_Cの
等しいものが用いられる。この定電流ダイオードCD1,CD
2の電圧−電流特性を第５図に示す。第５図のように、
定電流ダイオードに電圧を加えて行くと、次第に流れる
電流は増加するが或る電圧（V1）を越えると、流れる電
流はI_C（一定）となる。

コンデンサC3,C4は、パスコンデンサであり、増幅器U1
の電源端子と増幅器U1の出力端子の間に設けられてい
る。その作用を述べる。定常状態でこのバイパスコンデ
ンサC3,C4は、電源電圧の＋VF,−VFにチャージされてい
る。そして増幅器U1に高周波入力があり、増幅器U1が急
激に電気量を消費する際、トランジスタQ1,Q2のスピー
ドで不足する電源の電気量を補充する作用を果してい
る。

増幅器U1の出力段に設けられた抵抗ｒは、微小抵抗であ
る。この抵抗ｒの作用を述べる。上述のように増幅器U1
の出力端に直接パスコンデンサC3,C4を接続すると、増
幅器U1に容量負荷を接続したことになり、異常発振して
しまう。抵抗ｒは容量負荷を緩和し、異常発振を防止す
る作用を果している。

ツェナーダイオードD3,D4は、過大入力が増幅器U1に加
えられるのを防ぐ保護回路である。

以上のような第６図回路において、図に示すＡ点の電圧
と、増幅器U1のプラス電源端子Ｆ点との差電圧V_AFは、
次式で表わされる。

V_AF＝＋（R3・I_C−V_BE）（１） V_BE：トランジスタQ1及びQ2のベース・エミッタ間電圧また、Ａ点の電圧と、増幅器U1のマイナス電源端子Ｇ点
との差電圧V_AGは、次式で表わされる。

V_AG＝＋（R4・I_C−V_BE）（２）上式（１）、（２）において、R3とR4とI_CとV_BEは一定
であるから、上記、V_AE,V_AGの値は、一定である。

そして、Ａ点の電位は、ほぼ増幅器U1の出力電圧V0と等
しく、この出力電圧V0は、入力電圧Vinに等しいことか
ら、増幅器U1の電源端子Ｆ点とＧ点の電位は、入力電圧
Vinに追従して変化する。従ってＦ点とＧ点の間の電圧
（V_AF＋A_AG）は、一定に保たれる。

第４図を用いて補足説明する。第６図回路では、入力電
圧Vinと出力電圧V0は、同一値である。定電流ダイオー
ドCD1とCD2には、電源電圧＋V_C（例えば＋40V）と、−V
_C（例えば−40V）が加えられている。入力電圧Vinが、
例えば点線のように0Vの時は、増幅器U1のＦ点とＧ点に
は、＋VF（例えば＋15V）と、−VF（例えば−15V）が加
えられる。即ち、上記V_AF＝V_AG＝15VとなるようにR3とR
4とI_Cの値を設定しておく。

時刻T1で点線で示すように入力電圧Vin＝＋20Vになる
と、Ｆ点とＧ点の電位は、一点鎖線と二点鎖線で示した
ように変化する。説明を加えるとＦ点とＧ点の電位は、
どちらも15Vずつ等しく上昇するので、増幅器U1のＦ点
の電位は＋35Vとなり、Ｇ点の電位は＋5Vとなる。

即ち、第６図回路は、増幅器U1の電源電圧の最大定格以
上の振幅動作を行うことができる。

〈発明が解決しようとする課題〉以上のような従来の回路は、第３図で示すように、矩形
波的に入力信号Vinが変化した際に、増幅器U1の電源端
子（Ｆ点,G点）に許容最大電源電圧以上の電圧が加わり
これを破損する恐れがあることと、スルーレートが小さ
く入力信号Vinに対して出力信号voの位相遅れが発生す
る問題がある。

これを第３図を用いて説明する。第３図において、波形
ａはＦ点の電位＋VFであり、波形ｂは入力電圧Vinであ
り、波形ｃはＧ点の電位−VFである。

時刻T1で入力電圧Vinが図の如く立上がると、パスコン
デンサC3には、図示する電流IPがトランジスタQ1を介し
て流れてステップ状に＋35Vとなる（波形ａ参照）。こ
の波形ａの立上がり応答は、トランジスタQ1を介して行
われるので速い。

一方、パスコンデンサC4には、図示する電流IU（増幅器
U1のマイナス電源の消費電流）が流れてＧ点の電位を上
昇させるが、一般に増幅器U1の消費電流は小さく、この
微小電流でパスコンデンサC4の放電を行うので、Ｇ点の
電位は、ステップ状に上昇するのでなく、第３図（イ）
のような応答となる。従って、パスコンデンサC4の電圧
V_Nは、第３図のようになり、増幅器U1には、過渡時にお
いて許容最大電源電圧を上回る過大電源電圧が加えられ
ることになる。即ち、（V_M＋V_N）が増幅器U1の許容最大
電源電圧を越える。

また、第６図回路の出力電圧V0は、パスコンデンサを充
電又は放電するため増幅器U1が持つスルーレートを維持
できず、第４図に示すように出力V0は或る勾配で上昇す
るので、ステップ状に変化する入力電圧Vinに対して遅
れを持つ。

なお、上述と逆に入力電圧Vinが立下がる場合は、パス
コンデンサC3には、図示する電流IQ（増幅器U1のプラス
電源の消費電流）が流れてＦ点の電位を下降させるの
で、第３図（ロ）のように遅い応答となる。従って、増
幅器U1の端子Ｆ点に過大電源電圧が加わる。なおこの
際、パスコンデンサC4は、例えばQ2により電流ISで充電
されるので応答が速い。

また、増幅器U1はパスコンデンサC3,C4を充電又は放電
しなければならないので、本来持つスルーレートの性能
を発揮できない。

また、２つのツェナーダイオードD3,D4が過大入力保護
を行っているが、ツェナー電圧のバラツキによる保護電
圧の不確実性と言う問題や、ツェナーダイオードによる
漏れ電流により、入力端子側から増幅器U1側を見た入力
インピーダンスの低下などの問題もある。

本発明の目的は、ステップ状の入力電圧に追従して高速
に増幅器U1の電源電圧を応答させることができ、また過
大入力に対しても正確にクランプ電圧を設定できるフロ
ーティング電源アンプを提供することである。

〈課題を解決するための手段〉本発明は、上記課題を解決するために、出力電圧を反転
入力端子に全帰還し非反転入力端子に入力信号を導入す
る増幅器（U1）と、２つの電源（＋V_C，−V_C）の間に設
けられた第１定電流ダイオード（CD1）と第１抵抗（R
3）と第２抵抗（R4）と第２定電流ダイオード（CD2）と
が直列接続された回路と、第１定電流ダイオードの両端
にコレクタとベースが接続されたエミッタが前記増幅器
のプラス電源端子に接続された第１トランジスタと、第
２定電流ダイオードの両端にコレクタとベースが接続さ
れエミッタが前記増幅器のマイナス電源端子に接続され
た第２トランジスタとを備え、前記増幅器の出力端子を
前記第１抵抗（R3）と第２抵抗（R4）の接続点に接続し
てなるアンプにおいて、前記増幅器のプラス電源ラインと共通電位の間に設けら
れた第１パスコンデンサ（C1）と、前記増幅器のマイナ
ス電源ラインと共通電位の間に設けられた第２パスコン
デンサ（C2）と、第1,第２トランジスタのエミッタ間に
設けられ前記増幅器の許容最大電源電圧より小さい定電
圧を持つツェナーダイオードと、からなる手段を講じた
ものである。

〈作用〉第１と第２パスコンデンサの充電または放電が遅れて、
増幅器U1の電源電圧が定格値（例えば、30V）を越える
とツェナーダイオード（DA）がオンとなる。従って、ツ
ェナーダイオード（DA）を介してパスコンデンサの充電
または放電が行われるので高速にその充電・放電が行わ
れ、増幅器U1の電源電圧は定格値に保たれるようにな
る。

〈実施例〉以下、図面を用いて本発明を詳しく説明する。

第１図は本発明に係るフローティング電源アンプの一実
施例を示す図、第２図は第１図回路の各部の波形を示す
図である。

第１図において、＋V_Cと-V_Cは電源電圧であり、例えば
＋V_C＝＋40v、−V_C＝−40Vである。

Vinは、入力信号（電圧）であり、V0は、出力電圧であ
る。

Rinは入力抵抗、CD4,CD5は入力保護用定電流ダイオー
ド、D1,D2は入力保護用ダイオード、CD3は保護回路バイ
アス用定電流ダイオード、R1,R2は入力保護電圧設定用
バイアス抵抗である。これらは入力保護回路を形成して
いる。

U1は演算増幅器（以下単に増幅器と記す）であり、出力
電圧V0は反転入力端子に全帰還し、非反転入力端子に入
力信号を導入するゲイン１の所謂電圧フォロワアンプで
ある。

C1,C2はフローティング電圧バイパスコンデンサ（以
下、単にパスコンデンサと記す）であり、第６図で説明
したパスコンデンサと同様な作用を果すものである。

DAは、フローティング電圧クランプ用のツェナーダイオ
ードであり、トランジスタQ1,Q2のエミッタ間に設けら
れる。このツェナー電圧（定電圧）は、増幅器U1の許容
最大電源電圧（これ以上の電圧を電源に加えると増幅器
U1を破損する恐れがあると増幅器U1のメーカが定めた電
圧値）より小さな値のものが用いられる。例えば、増幅
器U1として定格電源電圧±15Vのものを使用した場合
（この場合、許容最大電源電圧は例えば±20V）、ツェ
ナー電圧32V程度のものが用いられる。

CD1,CD2は、フローティング電圧バイアス用定電流ダイ
オードであり、R3,R4は、フローティング電圧設定用バ
イアス抵抗である。Q1,Q2はトランジスタである。

入力電圧Vinは、入力抵抗Rinと抵抗ダイオードCD4,CD5
を介して増幅器U1の非反転入力端子に加えられる。増幅
器U1の非反転入力端子は、ダイオードD1と抵抗R1を介し
て電源端子Ｆに接続されるとともに、ダイオードD2と抵
抗R2を介して電源端子Ｇに接続される。コンデンサC1
は、増幅器U1のプラス電源ライン（プラスフローティン
グ電源ライン）と共通電位の間に接続され、コンデンサ
C2は、増幅器U1のマイナス電源ライン（マイナスフロー
ティング電源ライン）と共通電位の間に接続される。

定電流ダイオードCD1と抵抗R3とR4と定電流ダイオードC
D2に直列に接続され、電源＋V_Cと−V_Cの間に設けられ
る。トランジスタQ1は、コレクタとベースが定電流ダイ
オードCD1の両端に接続され、エミッタは増幅器U1のプ
ラス電源端子Ｆに接続される。またトランジスタQ2は、
コレクタとベースが定電流ダイオードCD2の両端に接続
され、エミッタは増幅器U1のマイナス電源端子Ｇに接続
される。

以上のように構成された第１図装置の動作を説明する。

（Ａ）入力過渡応答の改善本発明によれば、第２図に示すように、入力電圧Vinが
ステップ状に変化した場合、それに追従してフローティ
ング電圧（第２図のａ波形とｃ波形）もステップ状に変
化させることができる。以下、この動作を説明する。

定電流ダイオードCD1,CD2の電流値I_Cは、等しいものが
選択されている。即ち、電源＋V_Cと−V_Cの間に接続され
たCD1→R3→R4→CD2には、電流I_Cが流れている。

トランジスタQ1,Q2のエミッタ電圧であるフローティン
グ電源電圧＋VF,−VFは、次式で表わされる。

＋VF＝V0＋R3・I_C−V_BE −VF＝V0−（R4・I_C−V_BE）ここで増幅器U1は、フォロワアンプであるから、入力電
圧Vin＝出力電圧V0である。従って、＋VF＝Vin＋R3・I_C−V_BE （３） −VF＝Vin−（R4・I_C−V_BE）（４）となり、R3,R4,I_C，V_BEは一定な値であるから、フロー
ティング電源電圧＋VF,−VFは、入力電圧Vinに追従して
変化する。

本発明では、パスコンデンサC1,C2を電源端子F,Gと共通
電位の間に接続しているので、増幅器U1から見た場合、
容量負荷にならない。従って増幅器U1は、容量性負荷を
原因とする異常発振の恐れはなく、安定に動作する。

そして、増幅器U1はその出力で、パスコンデンサC1,C2
を充放電する必要がないので、増幅器U1が持つ本来のス
ルーレート特性を維持することができる（高速であ
る）。

次に、本発明によれば、パスコンデンサC1,C2の充放電
を高速に行える旨を説明する。

トランジスタQ1は、電源＋V_Cから電流IPをパスコンデン
サC1に流して、電圧＋VFを高速に上昇させることはでき
るが、パスコンデンサC1の電位を降下させる作用は有し
ていない。

同様にトランジスタQ2は、電源−V_Cへ引込む電流ISをパ
スコンデンサC2に流して、電圧−VFを高速に降下させる
ことはできるが、パスコンデンサC2の電位を上昇させる
作用は有していない。

以上、トランジスタQ1,Q2の点に関しては従来例と同じ
であるが、新たに付加したツェナーダイオードDAの作用
により、パスコンデンサC1の電位を高速に降下させ、ま
た、パスコンデンサC2の電位を高速に上昇させることが
できる。

この点を説明する。

第２図のｂ波形のように時刻T1にて、例えば、Vinが、
０→＋20Vになると、＋VFは、＋15→＋35V、−VFは、−
15→＋5Vにする必要がある。ここで、パスコンデンサC1
の電位は、トランジスタQ1の作用により、高速に＋35V
に上昇し、第２図のａ波形のように立上がる。

一方、パスコンデンサC2の電位は、ツェナーダイオード
DAがないと増幅器U1のマイナス電源側の消費電流でしか
上昇できないので、その電位上昇は鈍い。

ここで、例えば、パスコンデンサC2の電位が、時刻（T1
＋Δ）の時、依然として−15Vであったと仮定する。す
ると、ツェナーダイオードDAの両端の電圧は、｛C1電位（第２図ａ波形）−C2電位（ｃ波形）｝であるから、＋35−（−15）＝50Vとなる。

ツェナーダイオードDAのツェナー電圧V_Zは、この場合、
例えば、32V位に設定してあるので、時刻（T1＋Δ）の
時、ツェナーダイオードDAは、オンになる。その結果、
トランジスタQ1から電流IUがパスコンデンサC2に流れ
て、高速にパスコンデンサC2の電位を上昇させる。そし
てパスコンデンサC2の電位が、＋3Vになると、ツェナー
ダイオードDAの両端の電位は、35−３＝32Vとなり、ツ
ェナーダイオードDAは、オフとなる。もちろん、実際に
はツェナーダイオードDAの両端電圧は、32Vにクランプ
されるので上記50Vは発生しない。

その後、増幅器U1のマイナス電源の消費電流により、
（４）式の設定電圧まで残りの2V分だけパスコンデンサ
C2の電位は上昇し、＋3V→＋5Vとなって安定する。この
残り2Vは、僅かな誤差であり、増幅器U1に悪影響を与え
るものではない。

また、逆に入力電圧Vinが立下がった場合は、第１図に
示す電流IQが、ツェナーダイオードDAとトランジスタQ2
に流れて、パスコンデンサC1の電位を高速に降下させ
る。この動作は上述と同様であるのでその説明を省略す
る。

（Ｂ）入力保護の改善プラスの過大入力Vinが加えらえた時、入力電流は、次
の経路で流れる。

Rin→CD4→CD5→D1→CD3→R2→Q2 この電流は、まず定電流ダイオードCD5の定電流値I₅に
よって制限され増幅器U1の入力電圧＋V_H（Ｈ点の電圧）
は、次式でクランプされる。

＋V_H＝＋VF−R12（I₃−I₅）＋VD1 （５）ここで I₃ :CD3の定電流値 VD1:ダイオードD1の順方向電圧 I₅＜I₃,VD1＜R1（I₃−I₅）に定数を選んでおくと（５）式のクランプ電圧＋V_Hは、
フローティング電源電圧＋VFより小さくなり、通常の演
算増幅器であれば、完全に入力保護される。

また、マイナスの過大入力が加えられた時、入力電流は
次の経路で流れる。

Q1→R1→CD3→D2→CD5→CD4→Rin そしてこの電流は、まず定電流ダイオードCD4の定電流
値I₄によって制限され、増幅器U1の入力電圧−V_Hは、次
式でクランプされる。

−V_H＝−VF＋R2（I₃−I₄）−VD2 （５）ここで、 VD2:ダイオードD2の順方向電圧以下、上述と同様にクランプ電圧−V_Hをフローティング
電源電圧−VFより小さくすることができる。

また、ダイオードD1,D2には、最大でも＋VFと−VFの和
以上の逆バイアスしかかからないので、漏れ電流，耐圧
の面でも有利である。

〈本発明の効果〉以上述べたように本発明によれば、ステップ状の入力電圧に追従して高速に増幅器U1の
電源電圧を応答させることができるので、過大電源電圧
を増幅器に与えず、増幅器U1を損傷する恐れがない。

増幅器U1の出力段にパスコンデンサが負荷として接
続されないので、増幅器U1が持つ本来のスルーレートで
信号を出力することができる（高速応答ができる）。

過大入力に対して正確なクランプ電圧を設定するこ
とができる。

【図面の簡単な説明】

第１図は本発明に係るフローティング電源アンプの一実
施例を示す図、第２図は第１図回路の各部の波形を示す
図、第３図と第４図は従来例の各部の波形を示す図、第
５図は定電流ダイオードの特性を示す図、第６図は従来
例を示す図、第７図は演算増幅器の電源電圧と入出力電
圧を示す図である。 U1……増幅器、CD1〜CD4……定電流ダイオード、DA……
ツェナーダイオード、C1,C2……パスコンデンサ、R3,R4
……抵抗、Q1,Q2……トランジスタ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭54−83749（ＪＰ，Ａ) 特開昭54−96951（ＪＰ，Ａ) 特開昭61−55928（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】出力電圧を反転入力端子に全帰還し非反転
入力端子に入力信号を導入する増幅器（U1）と、２つの
電源（＋V_C，−V_C）の間に設けられた第１定電流ダイオ
ード（CD1）と第１抵抗（R3）と第２抵抗（R4）と第２
定電流ダイオード（CD2）とが直列接続された回路と、
第１定電流ダイオードの両端にコレクタとベースが接続
されエミッタが前記増幅器のプラス電源端子に接続され
た第１トランジスタと、第２定電流ダイオードの両端に
コレクタとベースが接続されエミッタが前記増幅器のマ
イナス電源端子に接続された第２トランジスタとを備
え、前記増幅器の出力端子を前記第１抵抗（R3）と第２
抵抗（R4）の接続点に接続してなるアンプにおいて、前記増幅器のプラス電源ラインと共通電位の間に設けら
れた第１パスコンデンサ（C1）と、前記増幅器のマイナ
ス電源ラインと共通電位の間に設けられた第２パスコン
デンサ（C2）と、第1,第２トランジスタのエミッタ間に
設けられ前記増幅器の許容最大電源電圧より小さな定電
圧を持つツェナーダイオードと、を具備したフローテン
グ電源アンプ。