JPH03131144A - パケットスイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はパケットの伝送システム及び／または交換シス
テムに関し、特に、パケットスイッチ内の入力／出力ポ
ートの有効利用に関する。

［従来技術の説明］ 従来のパケット交換装置は通常、パケットがその中に供
給されるいわゆる先入先出（ＦＩＦＯ）記憶装置を含ん
でいる。代表例では、どの出力ポートがパケットを受取
るかは入力ポートが制御している。このような装置にお
ける１つの重大な問題点は、入力ポートがＦＩＦＯに、
現在占有中かまたは他のパケットを他の入力ポートから
伝送中の特定の出力ポートに供給されるべきパケットを
有しているならば、その特定のパケット入カポ−）Ｆ　
Ｉ　ＦＯ内の後続の全てのバケッ峡は、先行パケットが
話中の出力ポートへの供給を完了するまで待たなければ
ならないことである。従って、話中でない他の出力ポー
トに宛先を有するパケットは待機しなければならず、従
ってスイッチ内の処理量は低下する。

（発明の概要） 従来のパケット交換装置の処理効率に関する問題は、本
発明の実施態様により、複数の入力ポートの各々内にア
ドレス可能な記憶装置を含むことと、複数出力ポートの
各々のあるものを特徴とする特定のパケットが任意の入
力ポート内に記憶されている時にその出力ポートがその
パケットを取得すべくその入力ポートをアドレスできる
ようにすること、により解決される。これは、どのパケ
ットがその出力ポートによって伝送されるべきかを指示
する記憶装置を出力ポート内に含むことによって達成さ
れる。

さらに、入力ポートは、特にパケット宛先とパケットス
ターティングアドレスとを含む記憶装置内のパケット搬
送語からの搬送情報をスケジューラに供給する。一方ス
ケジューラは、パケットの宛先に指定された出力ポート
を制御的に選択し、特に入力ポート記憶装置内のパケッ
トスターティングアドレスとパケットがそれから取得さ
れるべき入力ポートソース識別とを含むパケット出力情
報を、選択された出力ポートに供給する。出力ポートが
特定パケットをサービスすべく準備が完了したときに、
入力ポート識別及びパケットスターティングアドレスは
アドレスバスに供給される。

一方パケットスターティングアドレスは、識別された入
力ポートに及びその中でもパケットの第１のワードをデ
ータバスに読込む記憶装置に供給される。パケットワー
ドはデータバスを経由して要求する出力ポートに供給さ
れる。従って、要求する出力ポート内のパケットアドレ
スは一時に１パケツトワードずっ増加されかつ対応する
パケットワードは識別された入力ポートからデータバス
を経由して要求する出力ポートへ供給される。このプロ
セスは、−時に１パケツトずつ全パケットが要求する出
力ポートへの供給を完了するまで反復される。その後、
伝送されるべき次のパケットが出力ポートにより同様の
方法で要求される。

このように、任意の出力ポートは、パケットワードを任
意の入力ポートから及びその中でも記憶装置内の任意の
記憶位置から要求可能である。特に、全ての出力ポート
はポーリングサイクルの間、パケットワードを任意の特
定入力ポートから要求可能である。従って、パケットは
、出力ポートがパケットワードをサービスすべく準備が
完了ししかも出力ポートが供給されるべきパケットワー
ドを待機中ではないときにのみ一時に１パケツトワード
ずつ要求される。従って、ふくそうは最小化され、相互
接続スイッチ内の処理量は最大化される。

（実施例の説明） 第１図は複数の入接続ポートを複数の出接続ポートに相
互接続するためのパケット網ノード１００の詳細を簡易
ブロック線図形式で示す。このようなパケット網ノード
は第１６図に示しかつ以下に記載するようなネットワー
クに有利に使用可能である。従って、複数のソースから
の信号は端末１００−１乃至１０１−　（Ｘ＋Ｙ）を経
由してパケット網ノード１００に供給される。ソースは
例えば、ブロードバンドパケット伝送施設、ディジタル
データ、Ｒ３２３２、ＤＳＯｌＤＳｌ、ＤＳ３、他のデ
ィジタル信号、例えばＬＡＰＤ　（リンクアクセスプロ
トコルのＤチャネル）のような他のパケット信号、ここ
に開示のものに類似したタイプのブロードバンドパケッ
トなどである。これらの信号は任意の希望伝送速度のア
ナログまたはディジタルでもよい。例えば、入接続信号
ビット速度は６４にビット／秒ＤＳＯ速度、１．　５４
４Ｍｂ／ｓ　　ＤＳＩ速度、またはパケットフォーマッ
ト化情報を含む１５０　Ｍ　ｂ　／　ｓ伝送速度、ある
いはそれらより高いかまたは低い任意の希望の速度であ
ってもよい。

もし入接続信号がディジタル施設を経由して伝送されつ
つありかつパケット網ノード１００内で使用されるタイ
プのブロードバンドパケットフォーマットのパケットを
含むならば、それは施設インクエース１０２−１乃至１
０２−Ｘの１つに供給されるであろう。入力施設インタ
フェース１０２はこの実施例では、パケット情報を一時
に１バイトずつパケット相互接続（クロスコネクトＨｅ
ｒａｓｓ　ｃｏｎｎｅｃｔ）　１０３へしかもその中の
入力ポート１０４−１乃至１０４−Ｘのうちの対応する
１つへ供給するのに使用される。このような施設インタ
フェースは当業者に周知であり、またこのような施設イ
ンタフェースは代表例において、入接続クロック信号を
回収するためのフェーズクローズドグループと、フレー
マ（ｆ’ｒａｍｅｒ）と、もし必要ならばバイポーラ対
ユニポーラ変換器と、利得及び／または遅延歪みの等化
のための等化器と、性能監視装置と及び入接続ディジタ
ル信号を入接続ディジタルフォーマットから相互接続１
０３で使用されるブロードバンドパケットフォーマット
に再フォ−マツト化しその信号は入力ポート１０４１乃
至１０４−Ｘの対応する１つに一時に１バイトずつ供給
されるところの再フオーマツト化装置とを含む。

この実施例においては、パケット網ノード１００はまた
パケタイザ（ｐａｃｋｅｔｉｚｅｒ）　１０５−１乃至
１０５−Ｙの各々をも含む。バケタイザ１０５−１乃至
１０５−Ｙの各々は、入力ローカルパケットインタフェ
ース１０６と及びパリティユニット１０７とを含む。本
発明の態様に従って例示の１つのパケタイザ１０５がパ
ケット搬送語すなわちヘッダと及びパケットフォーマッ
トとを発生する作動を以下に記載する。しかしながら、
インタフェースが形成される信号ソースのタイプに従っ
てバケタイザ１０５の特定の１つの構造が異なることが
あることに注目すべきである。しかしながら、発生され
るブロードバンドパケットフォーマットは全てのパケタ
イザ１０５に対して同一である。このようなパケタイザ
はまた、伝送施設及び対応の入力施設インタフェース１
０２を経由してパケット網ノード１００へまたはもし必
要ならば下記の理由で直接パケタイザ１０５−１乃至１
０５−Ｙの１つへ信号を供給する他の遠隔配置装置内に
含めてもよい。パケタイザ１０５−１乃至１０５−Ｙの
１つは制御入力と指定されることが注目される。

ブロードバンドパケットフォーマット死人接続信号はパ
ケタイザ１０５−１乃至１０５−Ｙから入力ポート１０
４−　（Ｘ＋１）乃至１０４−（Ｘ＋ｙ）へそれぞれ供
給される。　　基準コード語Ｘ　　は、Ｘｒ８ｆユニッ
ト１０８から、バケタイｒｅｆ’ ザ１０５−１乃至１０５−Ｙの各々へ、入力ポート１０
４−１乃至１０４−　（Ｘ＋Ｙ）の各々へ及びスタッフ
ポート１０９へ供給される。Ｘｒｅｆユニット１０８は
希望の基準コード語を記憶するためのレジスタまたは他
の記憶装置を含んでもよい。

基準コード語Ｘｒｅｒはシステムハイアラーキ内の各ネ
ットワーク層に固有のものであり、かつ全てのユーザに
対していわゆる伝送トランスペアレンジＤｒａｎｓｐａ
ｒｅｎｃｙ：通過させる能力）を提供する。

さらに、同一ブロードバンドパケットフォーマットを使
用する構内網の各々には構内網パケットに限定するのに
使用される固有の基準コード語が割当てられまた構内網
はシステムハイアラーキにおいてもトランスベアレンジ
を同様に提供する。

入力ポート１０４−１乃至１０４−　（Ｘ＋Ｙ）の各々
は、本発明の態様に従って、パケットを限定するためと
、入接続ブロードバンドパケットフォーマットに同期化
させるためと及び出力ポート１１０−１乃至１１０−　
（Ｘ＋Ｙ）の適当な１つによって得られるであろうパケ
ットを記憶するためとに使用される。この目的のために
、入力ポート１０４の各々は、同期化ベースで、パケッ
ト相互接続１０３のデータバス（ＤＢＵＳ）とアドレス
バス（ＡＢＵＳ）と及び搬送バス（ＴＢＵＳ）とインタ
フェース結合をする。これらのバスは時分割多重化ベー
スで作動する。入力ポート１ｏ４の各々の詳細を第５図
に示しかつ以下に記載する。

スタッフ（ｓｔｕｆｆ）ポート１０９は伝送すべき他の
パケットが存在しないときに伝送されるいわゆるスタッ
フ（ｓｔｕｆＴ　；手持分）パケットを発生する。スタ
ッフポート１０９はバケタイザ１０５で使用される方法
に実質的に類似しかつ以下に記載の方法でスタッフパケ
ットを発生する。スタッフパケットは必要なときに使用
可能なようにバッファメモリに記憶される。スタッフパ
ケットは以下に説明するように、出力ポート１１０−１
乃至１１０−　（Ｘ＋Ｙ）の１つにより必要とされると
きに呼出される。この目的のために、スタッフポート１
０９はパケット相互接続１０３のアドレスバス（ＡＢＵ
Ｓ）及びデータバス（ＤＢＵＳ）とインタフェース結合
をする。

出力ポート１１０−１乃至１１０−　（Ｘ＋Ｙ）の各々
は、入力ポート１ｏ４−１乃至１ｏ４−（Ｘ十Ｙ）及び
スタッフポート１０９がら得られたパケットを、出力イ
ンタフェース１１１−１乃至１ｊｌ−Ｘ及び出力ローカ
ルパケットインタフェース１１２−１乃至１１２−Ｙの
うちの適当な１つへ供給するのに使用される。例えば、
もしパケットが遠隔パケット網ノードへ伝送されるべき
ものであるならば、パケットは出力施設インタフェース
１１１−１乃至１１１−Ｘの１つへ供給されに次に出力
端末１１５−１乃至１１５−Ｘへそれぞれ供給されるで
あろう。もしパケットの宛先が同一のパケット網ノード
１００であるならば、パケットは出力ローカルパケット
インタフェース１１２−１乃至１１２−Ｙの適当な１つ
へ供給され次に出力端末１１５−　（Ｘ＋１）乃至１１
５−（ｘ　＋　ｙ）へそれぞれ供給されるであろう。パ
ヶタイザ１０５のケースにおけると同様に、出力ローカ
ルパケットインタエース１１２もまたインタフェース結
合される機器のタイプに応じて異なる構造を必要とする
であろう。

出力施設インタフェース１１１−１乃至１１１−Ｘは代
表例では、出力ポート１１０−１乃至１１０−Ｘのそれ
ぞれを所定の伝送施設に対してインタフェース結合させ
るための装置を含む。この目的のために、出力・施設イ
ンタフェース１１１の各々は、伝送されるブロードバン
ドパケットを対応する伝送施設の特定の信号フォーマッ
トへフォーマット化するための適当な装置を含む。この
ような出力施設インタフェースは当業者のよく知るとこ
ろであろう。

この目的のために、出力ポート１１０−１乃至１１０−
　（Ｘ＋Ｙ）の各々はスケジューラ（ｓｃｈｅｄｕｌｅ
ｒ）　１１３と協働して、本発明の態様に従ってパケッ
トの伝送をスケジュール化するように作動する。これら
の機能を実現するために、出力ポート１１０の各々は同
期化ベースで、パヶッ）相互接続１０３のデータバス（
ＤＢＵＳ）と、アドレスバス（ＡＢＵＳ）と、スケジュ
ーラバス（Ｓ’　ＢＵＳ）と及び全量子バス（ＴＱＢＵ
Ｓ）とインタフェース結合をする。同様に、相互接続の
バスの各々は時分割多重化ベースで作動する。出力ポー
ト１１０の各々の詳細歩第７図に示しがっ以下に記載す
る。

スケジューラ１１３はプロセッサ１１４と協働して、本
発明の態様に従って、パケットの経路選択を入力ポート
１０４から出力ポート１１０及び統計ポート１１６へ制
御するように及び出力ポート１１０においてパケット１
０４から出力ポート１１０においてパケットの出力スケ
ジューリングを制御するように作動する。

プロセッサ１１４には、出力ポート１１０の状態に関す
る情報と及び伝送するようにスケジュール化された特定
のパケットに対して割当てられた宛先（Ｄ　Ｅ　Ｓ　Ｔ
）までの−次及び代替経路間の遅延差（ＤＤ）の値とが
供給される。さらに、統計ポート１１６は入力ポート１
０４の状態に関する情報プロセッサ１１４に供給する。

一方、プロセット１１４はこの情報をスケジューラ１１
３に供給する。

パケット網ノード１００の作動及びその中のパケット相
互接続１０３の作動は当業者であればそれらに関する以
下の詳細説明から理解できるであろう。入力ポート１０
４への入力及び出力ポート１１０からの出力は非同期で
あることが注目される。しかしながら、パケット相互接
続１０３内における入力ポート１０４との内部インタフ
ェース結合は、入力ポートの数Ｘ＋Ｙ−Ｎと及びパケッ
ト網ノード１００へ供給される信号の最大伝送速度との
関数として決定されるクロック速度においては同期して
いる。この実施例においては、相互接続１０３のタイミ
ングシーケンス即ちポーリングサイクルの特定のタイム
スロットは、以下に述べるように入力ポート１０４内の
ある情報を書出すのに使用される。ポーリングサイクル
は最大入接続速度におけるパケットワード間隔より小さ
い間隔内で完了される。従ってこの実施例においては、
もし最大入接続伝送速度が例えば１５０Ｍｂ／Ｓであり
、Ｎ−８個のポートが存在し及び語長が８バイトである
ならば、ポーリングサイクルに付き８＋１−９個のタイ
ムスロットが存在し及びパケット相互接続１０３におけ
る同期クロック速度は約２４　Ｍ　ｂ　／　ｓである。

入力ポート１０４−１乃至１０４−　（Ｘ＋Ｙ）の各々
はスケジューラ１１３の同期ポーリングサイクル内のタ
イムスロット数によって識別される。特にＮ番目のタイ
ムスロットを通過した最初のタイムスロットは、入力ポ
ート１０４−１乃至１０４−　（Ｘ＋Ｙ）のそれぞれを
スケジューラ１１３に対して識別させる。

タイムスロットＮ−Ｘ十Ｙの間、出力ポート１１０−１
乃至１１０−（Ｘ＋Ｙ）は入力ポート１０４内の記憶装
置へのアクセスを有し、タイムスロットＮ＋１−０は入
力語データを入力ポート１０４内の装置に書き込むため
のタイムスロットである。　パケット網ノード１００は
例えば、交換ノード、アクセスノードまたはいわゆるゲ
ートウェイノードとして多数の適用例に使用可能である
。

しかしながら、相互接続１０３のコンフィギユレーショ
ン（構成）は、ネットワークのコンフィギユレーション
がリンク、スター、メツシュ等いかなるものであれ、相
互接続１０３がその中で使用されるネットワークコンフ
ィギユレーションとは独立であることに注目することは
重要である。交換ノードは代表例では、Ｎ−Ｘ−１個の
入力施設インタフェース１０２及びＮ−Ｘ−１個の出力
施設インタフェース１１１のそれぞれの複数個と及び少
なくとも１個のパケタイザ１０５及び対応する出力ロー
カルパケットインタフェース１１２とを含む。アクセス
ノードまたはゲートウェイノードは代表例では、Ｙ＝Ｎ
−Ｘ個の入力ポート及びＹ−Ｎ−Ｘ個の出力ポートと及
び少なくとも１つ入力施設インタフェース１０２及び少
なくとも１つの対応する出力施設インタフェース１１１
、即ちＸ−１、とを含むであろうし、及びＹ−Ｎ−１個
のパケタイザ１０５と及びＹ−Ｎ−１個の出力ローカル
パケットインタフェース１１２とを含むのが好ましいで
あろう。他の適用例に対しては、パケット網ノード１０
０は、多数個の入力及び出力施設インタフェース（Ｘ個
）と多数個の入力及び出力施設インタフェース（Ｘ個）
と多数個のパケタイザ及び出力ローカルパケットインタ
フェース（Ｙ個）（ここでＸ−Ｙ）を含むものとしてよ
い。しかしながら、特定の適用例におけるシステム要求
を満たすために、任意数の入力施設インタフェース及び
出力施設インタフェース、及び任意数のパケタイザ及び
出力ローカルパケットインクフェースが使用されてよい
。しかしながら、各タイプの入力インタフェースに対し
て対応する出力インタフェースが存在することに注目す
べきである。例えば、もしこのパケット網ノードにおい
て特定の遠隔交換ノードから１つの入力施設インタフェ
ース１０２を経由してディジタル信号が受取られつつあ
るならば対応する１つの出力施設インタフェース１１１
を経由してその遠隔交換ノードに類似のディジタル信号
が伝送されつつある。同様に、１つのパケタイザ１０５
においであるローカルエリヤネットワークからデータ信
号が受取られつつあるならば、１つの出力ローカルパケ
ットインタフェース１１２によってそのローカルエリヤ
ネットワークに類似のデータ信号が供給されつつある。

即ちパケット網ノード１００に供給される信号のソース
間には両方向通信が存在する。

［パケタイザ］ 前記のようにパケタイザ１０５−１乃至１０５−Ｙの各
々はローカルパケットインタフェース１０６とパリティ
ユニット１０７とを含み、かつ第２図に示すように本発
明の態様に従ったバケ・ソトフォーマットを発生するの
に使用される。この目的のために、入力ローカルパケッ
トインタフェース１０６は、ブロードバンドパケットワ
ードが本発明によりフォーマット化されうるように特定
の入接続信号を限定するためにその特定の入接続信号に
対してインタフェース結合をするための装置を含む。さ
らに、フォーマット化されるパケットと、搬送語発生器
と、パケットバイトの数及びパケットワードの数をカウ
ントするための装置と、最後のパケット情報語を適切な
数のバイトに構成するために最後のパケット情報語をパ
ッディング（ｐａｄｄｉｎｇ）するための装置と及びパ
ケット情報語と搬送語とを結合して希望のパケットを形
成するための多重化装置とのためにバッファ記憶装置が
必要とされる。搬送語発生器はレジスタでもまたはその
中に希望の情報が挿入できる読取り書き込み（ＲＡＭ）
記憶装置でもよい。このような装置は当業者に周知であ
る。

従って、搬送語（ヘッダ）２０１と及び多数の情報量子
即ち情報語２０２−１乃至２０２−Ｍとを含むパケット
フォーマットが第２図に示されている。搬送語の詳細は
以下に第３図及び第４図と共に記載する。各々比較的短
い固定長を有するＭ個の情報語２０２を含むこのパケッ
トフォーマットは効率的パケット伝送及び／または交換
のため特に有利である。−従来の装置はフラッグによっ
て限定された全可変長情報フィールドまたは固定長情報
フィールドのいずれかを使用した。全可変長情報フィー
ルドを使用する装置はそれらがいわゆるビットレベルの
処理を使用するので好ましくなく、また固定長情報フィ
ールドを使用する装置は情報フィールドの長さがあまり
にも長すぎるかまたはあまりにも短すぎるので好ましく
ない。固定長情報フィールドの使用はまた、１バイトの
情報しか存在しないときでさえも情報フィールド全部が
伝送されるかまたは交換されることを必要とする。本発
明の装置においては、パケット内に含まれるべき情報の
バイト数によって決定されるようにＭ個の比較的短い情
報語のみか伝送されるかまたは交換される。このとき、
パケット内の最終ワードをその適切な長さに構成するた
めに、情報として使用されないバイトを含むようにパケ
ット内の最終ワードのみをパッディング（ｐａｄｄｉｎ
ｇ）するだけでよい。第２図に示すように、この実施例
では、情報語２０２−Ｍは５バイトのＵＳＥＲ情報と及
びパッディングに使用されたところのいわゆるＦＩＬＬ
（フィル；充填）を含む３バイトとを含む。この実施例
では、パケット情報語の数Ｍはゼロ（０）から２５５と
することが可能であり、各パケット情報語は８バイトを
含み及び各バイトは８ビツトを含むが、これらは本発明
の範囲を限定するものと解釈すべきではない。情報のバ
イトは並列であるように示されているが、これらは直列
に配置可能であることも明らかであろう。第２図に示す
パケットフォーマットは当業者には明らかな方法でバケ
タイザ１０５により形成される。

入力ローカルパケットインタフェース１０６はまた、第
３図に示すような搬送語２０１を一部として発生する。

この実施例において、搬送語２０１もまた８バイトを含
み、各バイトは８ビツトを有する。ここでも搬送語のバ
イトは並列であるように示されているが、これらは同様
に直列に配置することが可能であろう。従って、搬送語
はパケット情報語の各々と同じサイズであるので、もし
入力として１つのパケタイザ１０５に供給されたならば
、そのまま現れるであろう。ＢＹＴＥ　（０）乃至ＢＹ
ＴＥ　（３）はシステムアドレスの目的に使用されるの
でシステムアドレスフィールドと呼ばれる。この実施例
において、ＤＥＳＴ　（０）乃至ＤＥＳＴ　（１１）と
指定された位置は宛先フィールドを形成し、これらはパ
ケット網ノードアドレスを指示するのに使用される。当
業者に明らかなように、ＶＣＩＤ（０）乃至ＶＣＩＤ（
１９）と指定されたビット位置は対応パケットの最終宛
先をさらに指示するのに使用可能であり、これらはいわ
ゆる仮想回路（ｖｉｒｔｎａｌ　ｃｉｒｃｕｉｔ）識別
を表す。この実施例において、ビット位置ＶＣＩＤ（１
６）乃至ＶＣＩＤ（１９）＋；ｉ宛先延長（ＤＥＳ　　
ＥＸＴ）フィールドとして指定される。もしパケットの
宛先が同一のパケット網ノードであるならば。ＤＥＳＴ
　　ＥＸＴフィールドは出力ポート１１０−（Ｘ＋１）
乃至１１０−　（Ｘ＋Ｙ）のうちのいずれの出力ポート
にパケットを供給すべきかを指示する。残りのＶＣＩＤ
ビットはパケットの最終宛先を識別しかつピリング（ｂ
ｉｌｌｉｎｇ　；掲示）の目的で使用される。

ＢＹＴＥ　（４）はＴＹＰＥ　（０）乃至ＴＹＰＥ（４
）及びＢＫＧ　（０）乃至ＢＫＧ（２）と指定されたビ
ット位置を含む。ビット位置ＴＹＰＥ（０）乃至ＴＹＰ
Ｅ　（４）は対応パケットに割当てられたサービスのク
ラスまたはグレードを指示しかつパケットフィールドの
タイプと呼ばれる。

ビット位置ＴＹＰＥ　（０）はパケット代替経路を選択
可能かどうかを指示する。従って、ビット位置ＴＹＰＥ
　（０）における論理１はパケットが代替経路を選択可
能であることを指示し、論理０は選択不可能であること
を指示する。この実施例においては通常は統計的パケッ
トのみが代替経路を選択可能である。周期的パケットが
代替経路を選択するであろう唯一の場合は、パケットに
対する宛先に割当てられた一次経路内に故障があるかま
たはある理由でパケットに最小遅延を必要とするサービ
スクラスが割当てられたときである。ビット位置ＴＹＰ
Ｅ　（１）はパケットのタイプが統計的か周期的かを指
示する。即ち、もしパケットの情報語がバースト的情報
を含むならばそのパケットは統計的パケットと呼ばれ、
またもしパケットの情報語が例えばＰＣＭ符号化音声等
のような回路型情報を含むならばそのパケットは周期的
パケットと呼ばれる。従って、ビット位置ＴＹＰ　Ｅ（
１）における論理１は周期的パケットを指示し、一方論
理０は統計的パケットを指示する。ビット位置ＴＹＰＥ
　（２）及びＴＹＰＥ　（３）は以下に記載のようにス
ケジューラ１１３において使用されるしきい値を選択す
るのに使用される。ビット位置ＴＹＰＥ　（４）はパケ
ットにサービスの最小遅延クラスが割当てられているか
どうかを指示する。ビット位置ＢＫＧ　（０）乃至ＢＫ
Ｇ　（２）は欠損（ｂｒｅａｋａｇｅ）フィールドと呼
ばれ、これらはパケットの最終情報語Ｍ内において伝送
されるべきユーザ情報を含まないのでパッディングされ
たバイト数を指示する。ビット位置ＢＫＧ　（０）乃至
ＢＫＧ　（２）は同様に最終情報語におけるユーザ情報
を含むバイト数を指示するのにも使用可能であることは
明らかであろう。

ＢＹＴＥ　（５）はビット位置５ＩＺＥ（０）乃至５Ｉ
ＺＥ（７）を含み、これらはサイズ（ＳＩＺＥ）フィー
ルドと呼ばれる。サイズフィールド内に置かれたビット
は対応パケット内の情報語Ｍ（即ち量子の数）を指示す
る。即ち、パケット長指示器を表すビットがサイズフィ
ールド内に置かれる。同様にこの実施例においては、Ｍ
はゼロ（０）から２５５までの値とすることが可能であ
る。

ＢＹＴＥ　（６）はパリティユニット１０７によって挿
入されるべき第１の所定のパリティチエツクビット用の
６個の空白ビット位置と及びビット位置ＳＧＺ及びＥＸ
Ｇとを含む。６個の空白ビット位置は第１のパリティチ
エツクフィールドと呼ばれる。この実施例において、ビ
ット位置ＳＧＺはパケットがゼロ（０）以上の多数の情
報語を含むか否かを指示する。もしパケット長がゼロよ
り大きくなければ、パケット長指示器フィールドは必要
とされず、情報は搬送語のＢＹＴＥ　（５）のサイズフ
ィールド内で伝送可能である。従って、ただ１バイトの
情報のみが伝送されるべきであるならば、ＳＧＺは論理
０にセットされ、情報のバイトはパケット長指示器ビッ
トの代わりにＢＹＴＥ（５）内のサイズフィールドのビ
ット位置内に挿入される。このようなパケットにおいて
は１パケット語が受入られることがらパケット長指示器
が必要ではないのでＢＹＴＥ　（５）が利用可能である
。この方法は搬送語内に２バイトまたはさらには３バイ
トの情報でさえ伝送するのに拡張されてこの場合には追
加の情報を伝送する必要性を排除することが可能である
ことが当業者には明らかであろう。搬送語フィールドの
追加フィールドはユーザ情報を伝送するのに使用しても
良いこともまた注目すべきである。搬送語内の追加フィ
ールドの使用は、伝送されるのに必要な情報語の数を少
なくすることによって伝送効率をもまた増大するであろ
う。情報を搬送するために追加搬送語フィールドが使用
可能な１つの実施例は制御パケットである。ＢＹＴＥ　
（６）におけるビット位置ＥＸＣはパケットが制御パケ
ットであるか否かを指示するのに使用される。

ＢＹＴＥ　（７）はパリティユニット１０７によって挿
入されるべき第２の所定のパリティチエツクパターン用
の８個の空白ビット位置を含む。ＢＹＴＥ　（７）の８
個の空白ビット位置は第２のパリティチエツクフィール
ドと呼ばれる。

入力ローカルパケットインタフェース１０６はパケット
情報をパリティユニット１０７にバイト方式ベースで供
給する。パリティユニット１０７にはまたＥＮＡＢＬＥ
　（可能化）信号及びパケットのスタート（ＳＯＰ）信
号が供給される。ＥＮＡＢＬＥ信号は情報の有効バイト
が利用可能であることを指示し、またＳｏＰ信号はパケ
ットの始めに従って搬送語の始めを指示する。

パリティユニット１０７は各パケタイザ１０５において
、第４図に示すように搬送語のＢＹＴＥ（６）及びＢＹ
ＴＥ　（７）の空白ビット位置内に挿入される複数個の
所定のパリティチエツクパターンを形成する所定のパリ
ティチエツクビットを発生する。第４図はまた破線枠内
に示した基準コード語Ｘ、。ｆをもまた示し、これはこ
の実施例においてこの複数の所定のパリティチエツクを
形成する所定のパリティチエツクビットを発生するのに
使用される。基準コード語Ｘｒｅｆの使用は本発明のあ
る種の態様を実施するのには必要でないことが当業者に
は明らかであろう。実際に、所定のパリティチエツクビ
ットを発生するときに偶数（ＥＶＥＮ）また奇数（ＯＤ
　Ｄ）パリティのいずれかが使用可能である。Ｘｒｅｒ
の使用及びＸｒ８ｒ内に含まれるビット数は、特定シス
テムにおいて構内網を含むネットワーク層の数によって
決定される。さらに、所定のパリティチエツクの数及び
本発−明の実施に使用されるパリティチエツクビットを
計算するのに使用される所定のパリティチエツクの数及
びビットパターンはシステム内に希望されるロバストネ
ス（ｒｏｂｕｓｔｎｅｓｓ）の程度に依存することもま
た明らかであろう。本発明のこの実施態様においては、
希望するレベルのロバストネスを得るために１４個のパ
リティチエツクビットを含む２つの所定のパリティチエ
ツクが使用される。すなわち、搬送語のＢＹＴＥ　（０
）乃至ＢＹＴＥ　（６）のビット位置からの各ビットは
少なくとも２つの異なるパリティチエツクビットを計算
するのに使用される。

従って、パリティユニット１０７には、パケットノスタ
ート信号及び（ＳＯＰ）と、ＥＮＡＢＬＥ（可能化）信
号と及びパケット情報ＢＹＴＥとが入口ローカルパケッ
トインタフェース１０６から供給される。ＳＯＰ信号は
対応パケットの始めに従って搬送語の始めを指示する。

ＥＮＡＢＬＥ信号はパケット情報の有効なりＹＴＥ　（
パケット情報）が利用可能であることを指示する。この
実施例においては、第１の所定パリティチエツクは周知
の方法で、ＢＹＴＥ　（０）乃至ＢＹＴＥ　（５）の垂
直欄すなわちビット位置のグループの各々内のビットに
ついて発生されかつ希望に従いまたは以下に示すように
基準コード語Ｘｒｅｆを用いたときに偶数パリティまた
は奇数パリティのいずれかとすることが可能である。即
ち、別個のパリティチエツクビットは、ＢＹＴＥ　（０
）乃至ＢＹＴＥ（５）の垂直欄の各々について発生され
る。ＢＹＴＥ　（０）乃至ＢＹＴＥ　（５）に対して発
生される第１の所定のパリティチエツクビットはそれぞ
れＰＢＹＴ　（０）乃至ＰＢＹＴ　（５）であり、これ
らは第４図に示すように搬送語のＢＹＴＥ　（６）内の
第１パリテイチエツクフイールド内に挿入される第１の
所定のパリティパターンを形成する。

個々のパリティチエツクビットを発生するためのパリテ
ィは１バイトに制限される必要はなく、１つ以上のバイ
ト内の任意数のビット位置またはビット位置のグループ
内のビットから計算可能であることがわかるであろう。

例えば、パリティは搬送語の機能フィールドのうちの特
定のフィールド内のビットから計算可能である。この実
施例においては、第２の所定のパリティチエツクは周知
の方法で、ＢＩＴ（０）乃至ＢＩＴ（７）と指定された
水平列の各々内のビットのうちの所定と・ソトについて
即ちビット位置の各グループ内の所定の類似のビット位
置から発生される。各列に対して発生されるパリティも
また希望により偶数パリティでもまたは奇数パリティの
いずれでもよい。この実施例において、パリティチエツ
クビットはＢＹＴＥ　（０）乃至ＢＹＴＥ　（６）内の
ビットを含む水平列ＢＹＴＥ　（０）乃至ＢＹＴＥ　（
７）の各々に対して発生されることが注目される。従っ
て、第２の所定パリティチエツクを形成するパリティチ
エツクビットの計算の中にビット位置ＰＢＹＴ（０）乃
至ＰＢＹＴ　（５）内のパリティチエツクビットが含ま
れている。同様にこれはシステムのロバストネスを増大
するので、搬送語をエミュレート（模擬）するパケット
情報語の可能性がかなり減少される。従って、水平列Ｂ
ＩＴ（０）乃至ＢＩＴ（７）の各々に対しては別々のパ
リティチエツクビットが発生される。水平列ＢＩＴ（０
）乃至ＢＩＴ（７）に対して発生される第２の所定のパ
リティチエツクビットはそれぞれＰＢ　ＩＴ（０）乃至
ＰＢＩＴ（７）であり、これらは第４図に示すように搬
送語のＢＹＴＥ　（７）内の第２のパリティチエツクフ
ィールド内に挿入される第２の所定のパリティチエツク
パターンを形成する。

しかしながら、パリティチエツクビットは搬送語内のビ
ット位置の任意の希望のパターン内のビットから計算し
てもよいことが注目される。実際に、任意の希望するレ
ベルのロバストネスを実現するために、本発明の態様を
実施するときに任意の希望の数のパリティチエツクを使
用してもよい。

前記のように、基準コード語Ｘｒｅｆの使用は極めて多
数のユーザネットワークに対してトランスベアレンジを
保証する。さらに、基準コード語Ｘｒｅｆ’の使用は、
構内網搬送語が公衆システム搬送語をエミュレート（模
擬）可能であるという確率をゼロにさせる。この実施例
において、基準コード語Ｘ　　はビットＸ　　（０）乃
至Ｘｒ８ｒｒｅｆ　　　　　　　　　ｒｅｆ （１１）を含む。Ｘ　ｒｅｆ　　（０）乃至Ｘ　ｒｅｆ
　　（７）はそれぞれＢＩＴ（０）乃至ＢＩＴ（７）と
指定されたビットの水平列に付属され、Ｘ　　（８）ｒ
ｅｆ’ 乃至Ｘｒｅｒ　（１１）はそれぞれＢＩＴＥ（０）乃至
ＢＩＴＥ（３）に付属されている。Ｘｒｅｆにおけるビ
ット位置の数は、希望するようにそれぞれ増加も減少も
可能であることに注目すべきである。

さらに、Ｘｒｅｒのビットは搬送語内の任意の希望のビ
ット位置に付加することが可能である。例えば、Ｘｒｅ
ｒのビットの個々のビットは搬送語の特定の機能フィー
ルドに付属させることが可能である。ＢＹＴＥ　（４）
及びＢＹＴＥ　（５）のビットについて発生されるパリ
ティチエツクビットは希望により偶数パリティでもまた
は奇数パリティのいずれでもよい。Ｘｒｅｆ’のビット
位置内の論理信号は付属ビット列及び付属ＢＹＴＥにつ
いて発生されたパリティのタイプを指定する。この実施
例において、Ｘｒｅｒのビット位置における論理１は偶
数パリティを指定し、一方論理０は奇数パリティを指定
する。従って、Ｘｒ８ｆは論理１と論理０との任意の希
望の組合わせにセット可能である。

しかしながら、Ｘｒｅｆはノードの所定のネットワーク
またはコミユニティに対しては同一であることに注目す
べきである。同様に、パケットを限定しかつパケット同
期化を行なわせるために本発明の態様により、パケット
長指示器と協働して固有の所定のパリティチエツクが使
用される。さらに、固有の特定のパリティチエツクの使
用は搬送語フィールドの検査を提供する。さらに、以下
に記載のように、そのパケットに対する固有の識別を提
供しかつシステムハイアラーキにおけるそのパケットの
トランスペアレンジを確実にするために、固有の基準コ
ード語Ｘｒｅｆが特定の搬送ユーザに割当可能である。

同様に、パケタイザ１０５の各々は、パケット内の情報
語２０２の数Ｍを蓄積しかつ搬送語２０１をそれらに追
加することにより、当業者に周知の方法で第２図に示す
ようなパケットフォーマットを発生する。この目的のた
めに、入力ローカルパケットインタフェース１０６の各
々は情報語を記憶しかつパケットに関する適切な情報を
第３図に示すように搬送語のフィールド内に挿入する。

この情報は、ビット位置ＤＥＳＴ　（０）乃至ＤＥＳＴ
（１１）（第３図）内のネットワーク宛先と、及びヒツ
ト位置ＶＣＩＤ（１６）乃至ＶＣＩＤ（１９）内の宛先
延長（ＤＥＳＴ　　ＥＸＴ）及び残りのＶＣＩＤビット
内の最終宛先と、を含むアドレスフィールド内に置かれ
るべきアドレス情報を含む。ビット位置ＴＹＰＥ　（０
）乃至ＴＹＰＥ（４）内にタイプ情報が挿入される。パ
ケットタイプか統計的であるかまたは周期的であるかは
通常は呼をセットアツプしたときに提供されるかそうで
ないときは起点となるパケタイザによってわかる。ビッ
ト位置ＢＫＧ　（０）乃至ＢＫＧ　（２）内に欠損情報
が挿入され、それらはフォーマット化されるパケット内
の情報のバイト数またはパケットの最終情報語内の情報
のバイト数を知ることによって容易に得られる。同様に
、ビット位置５ＩＺＥ（０）及び５ｒＺＥ（７）内にパ
ケットサイズ情報が挿入される。これはフォーマット化
されるパケットに対して記憶された情報語の数を知るこ
とによって容易に得られる。ビット位置ＳＧＺ内にゼロ
情報より大きいパケットサイズが挿入される。もしパケ
ット情報がただ１バイト内であるならばＳＧＺ内に論理
０が挿入され、情報語の５ＩＺＥ（サイズ）フィールド
内に情報のバイトが挿入される。同様にこの情報は、フ
ォーマット化されるパケットに対して記憶された情報の
バイト数から容易に得られる。最後に、ビット位置ＥＸ
Ｃ内にパケットが特殊パケットか否かを指示する情報が
挿入される。

情報パケットまたは制御パケットのいずれかにフォーマ
ット化されるべき情報が記憶されていないときは、入力
ローカルインタフェース１０６がパリティユニット１０
７と協働していわゆるスタッフパケットを発生すること
に注目すべきである。

スタッフパケットは上記の情報パケット及び制御パケッ
トと同一方法で発生される。違いは、スタッフパケット
内の情報語の数がサイズフィールド及びＳＧＺによって
指示されるようにゼロであることと、及び宛先フィール
ドがスケジューラ１１３に対して、スタッフパケットは
統計収集用にスケジュールされかつ統計ポート１１６に
向けられるべきであること、である。スタッフパケット
は単に搬送語だけからなる。

情報、制御またはスタッフのいずれかのパケットがパリ
ティユニット１０７ヘバイト方式ベースでＥＮＡＢＬＥ
　（可能可）信号及びパケットのスタート（ＳＯＰ）信
号と共に供給される。パリティユニット１０７はＥＮＡ
ＢＬＥ及びＳＯＰ信号に応答して、上記のように第１及
び第２のパリティチエツクを発生するように作動する。

発生された第１のパリティチエツクビットＰＢＹＴ　（
０）乃至ＰＢＹＴ　（５）は第１のパリティチエツクフ
ィールド内に挿入され及び発生された第２のパリティチ
エツクビットＰＢＹＴ　（０）乃至ＰＢＹＴ（７）は第
２のパリティチエツクフィールドに挿入される。第１及
び第２のパリティチエツクは、パケットを限定しかつシ
ステムを同期化するために、本発明の態様によりパケッ
ト長指示器と協動して使用される。上記のように、パリ
ティユニット１０７には基準コード語Ｘｒｅｆ’もまた
供給され、Ｘｒｅｆは本発明の態様により、同期化プロ
セスに対して希望のレベルのロバストネスを提供する第
１及び第２のパリティチエツクを発生するのに使用され
る。さらに、基準コード語Ｘｒｅｆ’の使用はネットワ
ーク用の固有の識別を提供し、かつネットワークユーザ
のパケットが公衆システムハイアラーキ内でトランスペ
アレントであることを同時に確実にする。結果として得
られたフォーマット化パケット用搬送語を第４図に示す
。

特定の搬送ユーザはパケットを発生するためにパケタイ
ザ１０５と本質的に同一のバケタイザを使用可能であり
、または構内網内のパケット網ノード１００と本質的に
同一のパケット網ノードを使用可能である。このとき、
固有のネットワーク識別を提供するために特定の搬送ユ
ーザには固有の基準コード語Ｘｒｅｆ’が割当てられる
。固有の基準コード語を用いて発生されたパケットは公
衆システムハイアラーキにおいて確実にトランスペアレ
ントとなる。構内網内で発生されたブロードバンドは上
記のブロードバンドパケットと同一である。従って、そ
れらの搬送語を含む構内網パケットはパケット網ノード
１００内のパケタイザ１０５には情報とみなされ、従っ
てトランスペアレントである。パケット網ノード１００
は供給された情報に単に搬送語を付加してパケットを形
成するに過ぎない。構内網パケットが搬送ユーザの構内
網に到達すると、公衆網搬送語は除去されてそれの固有
の基準コード語Ｘｒ８ｆが認識されて構内網パケットは
構内網内で伝送される。パケットはバイト方式ベースで
パケタイザ１０５−１乃至１０５−Ｙから入力ポート１
０４−（Ｘ＋１）乃至１０４−　（Ｘ＋Ｙ）へそれぞれ
供給される。同様にパケタイザ１０５−１乃至１０５−
Ｙから対応のＥＮＡＢＬＥ　　ＩＮ　（可能化入力）信
号も供給される。ＥＮＡＢＬＥ　　ＩＮ信号はパケット
情報の有効バイトか供給できるように利用可能であるこ
とを対応の入力ポートに指示する。

この実施例において、第１及び第２のパリティチエツク
の使用は搬送語内のデータフィールドを検査するのに十
分に強力であることに注目することは重要である。これ
は従来装置において必要とされたような搬送語に対する
追加の別途チエツクの必要性を排除する。さらに、本発
明の態様を実施するときにいわゆるグループ処理が使用
されるので有利であるが、他のタイプの処理を使用して
もよいことは明らかである。

［入力ポート］ 第５図は入力ポート１０４の詳細を簡易ブロック線図形
式で示す。従って、シフトバイトユニット５０１には、
ＥＮＡＢＬＥ　　ＩＮ　（可能化入力）信号と、基準コ
ード語Ｘｒ８ｆと及びＢＹＴＥ　　ＩＮ（バイト入力）
を経由して並列にパケットバイトとが供給される。ＥＮ
ＡＢＬＥ　　ＩＮは入接続クロックの速度で入りかつＥ
ＮＡＢＬＥ　　ＩＮはこの入力ポートに対して有効パケ
ットバイトが利用可能であることを指示する。ＥＮＡＢ
ＬＥ　　ＩＮはまたバイトカウンタ５０２にも供給され
る。

シフトバイトユニット５０１はワード幅のシフトレジス
タと、パリティ発生器と及び比較器とを含む（図示なし
）。この実施例において、１ワードは直列の８バイトを
含みかつ各バイトは８個の並列ビットを含む。

シフトバイトユニット５０１は本来は、前記のように、
周知の方法でパリティユニット１０７（第１図）に関連
して、バイト対バイトベースでパリティユニット１０７
に供給される８バイトの各々に対して第１及び第２のパ
リティチエツクを発生するように作動する。発生された
第１及び第２の所定のパリティチエツクと及びパケット
ワードの所定フィールドすなわちＰＢＹＴ　（０）乃至
ＰＢＹＴ　（５）及びＰＢＹＴ　（０）乃至ＰＢＹＴ（
７）内の予想される第１及び第２のパリティパターンと
の間にマツチングが得られたならば、Ｔｏｋ””が発生
される。シフトバイトユニット５０１からの出力はパケ
ットワード（ＷＯＲＤ）と、パケット長フィールド（Ｓ
ＩＺＥ）と、ゼロフィールドより大きいパケット長（Ｓ
ＧＺ）と及び搬送語候補指示器（Ｔ　ｏｋ）とである。

シフトバイトユニット５０１は出力としてＳ　ＩＺＥ、
ＳＧＺ及びＴ。、を供給し、一方これらは制御部５０６
に供給される。パケットＷＯＲＤはワードラッチ５０３
に供給され、ここでパケットＷＯＲＤはパケット相互接
続１０３のポーリングサイクル内に書込みタイムスロッ
ト０が発生してそのときにＲＡＭ５０４がＷＯＲＤを書
込むことを可能化されるまでワードラッチ５０３に記憶
されている。パケットＷＯＲＤの適切なフィールドは、
もしそれがＴ、。、ｄ−１で指示されるように搬送語候
補であるならば、それはスケジューラデータ記憶装置５
０５内にも書込まれる。パケットＷＯＲＤはＲＡＭアド
レス発生器５０９によって発生されたアドレスによって
識別されるＲＡＭ５０４内のメモリ位置内に書込まれる
。ＲＡＭアドレス発生器５０９はバイトカウンタ５０２
からのワード完了（ＷＣ）信号に応答して書込みタイム
スロット中に書込みアドレスカウンタを進める。ＲＡＭ
アドレス発生器５０９はまたアドレスバスＡＢＵＳから
のアドレス信号を通過させるようにも作動してパケット
ＷＯＲＤをＲＡＭ５０４から読取ってそれがデータバス
ＤＢＵＳに従って対応のＷＯＲＤを要求する出力ポート
１１０（第１図）の１つに供給される。出力ポート１１
０のいずれもポーリングサイクル中に任意の与えられた
入力ポート１０４からワードを読取り可能であることが
注目される。この実施例において、ＲＡＭ５０４は４に
ワードの記憶容量を有する。

バイトカウンタ５０２はＥＮＡＢＬＥ　　ＩＮに応答し
て入力ポート１０４に供給されたパケットバイトの数を
カウントする。バイトカウンタ５０２からのワード完了
出力（ＷＣ）は、この実施例において８バイトであるパ
ケットワードは完了され、この出力はワードカウンタ５
０７とワードラッチ５０３と、スケジューラデータ記憶
装置５０５と、ステータス（状態）ラッチ５０８と及び
ＲＡＭアドレス発生器５０９とに供給される。

ワード完了（ＷＣ）信号に応答して、ワードラッチ５０
３はシフトバイトユニット５０１からＷＯＲＤをラッチ
し；ステータスラッチ５０８はワードカウンタ５０７か
らＷＯＲＤ　　Ｃ０ＵＮＴを、制御部５０６からＴｗｏ
ｒｄを及び制御部５０６から１ｐｋＴｏｋをラッチし、
ＲＡＭアドレス発生器５０９は可能化されて１アドレス
だけ進められ；及びスケジューラデータ記憶装置５０５
は可能化されてデータを入力する。ＷＣ信号はバイトカ
ウンタ５０２がリセットされたときにも発生されること
は注目される。

ワードカウンタ５０７はバイトカウンタ５０２からのＷ
Ｃ出力に応答して入力ポート１０４に供給されたパケッ
トワードの数をカウントする。パケットワードのカウン
ト（ＷＯＲＤ　　Ｃ０ＵＮＴ）はステータスラッチ５０
８とおよび制御部５０６とに供給される。

スケジューラインタフェース５１０は入力ポート１０４
をＴＢＵＳに対しインタフェース結合をさせる。

制御部５０６は供給される５ＩＺＥフイールドと、ＳＧ
Ｚフィールドと、Ｔｏｋと及びＷＯＲＤＣＯＵＮＴとに
応答して入力ポート１０４を入接続パケット上に同期化
させるように制御する。この目的のために制御部５０６
は、パケットワードが可能な搬送語候補であるか否かを
指示する信号Ｔｗｏｒｄと、及び最終パケットが有効す
なわちＯｋであるか否かを指示する信号１ｐｋＴｏＫと
、を発生する。Ｔｗｏｒｄ及び１ｐｋ”ｏＫはステータ
スラッチ５０８に供給される。

入接続パケットに対する入力ポート１０４のフレーム同
期化を得るときの制御部５０６の作動は、第６図に示す
流れ図を参照することにより説明可能である。従って、
制御ルーチンはエンター（ｅｎｔｅｒ）ステップ６０１
からエータ−される。その後、作業ブロック６０２はバ
イトカウンタ５０２及びワードカウンタ５０７をリセッ
トすることによってバイトカウンタ５０２及びワードカ
ウンタ５０７を初期化し、これにより記憶されるパケッ
ト５ＩＺＥはゼロパケットワードすなわちＭ＝０にセッ
トされる。入力ポート１０４はＯＵＴ−ＯＦ−ＦＲＡＭ
Ｅモードにあると定義される。作業ブロック６０３はパ
ケットバイトがシフトバイトユニット５０１に供給され
たことを示す。前記のように、シフトバイトユニット５
０１は所定の第１及び第２のパリティユニットビットを
発生しかつそれらをパケットワードの所定フィールド内
の第１及び第２のパリティチエツクビットすなわちＢＹ
ＴＥ　（６）内のＰＢＹＴ　（０）乃至ＰＢＹＴ　（５
）と及びＢＹＴＥ　（７）内のＰＢＹＴ　（０）乃至Ｐ
ＢＹＴ　（７）と比較する（第４図）。もしマツチング
が得られると、Ｔｏｋ−１が発生される。そうでないと
きはＴ。、−〇が発生される。条件付分岐点６０４はワ
ードカウンタ５０７内のＷＯＲＤＣＯＵＮＴが５ＩＺＥ
＋１即ちＭ＋１によって示されるパケット語の数に等し
いか否かを判定するためにテストする。プロセスの最初
の進行においては、ステップ６０４は、第１のワードが
シフトバイトユニット（第５図）に供給された後にＹＥ
Ｓの結果を得る。次の進行においては、パケットワード
内の予想される５ＩＺＥフイールド及びＳＧＺフィール
ド即ちＢＹＴＥ　（５）と及びＢＹＴＥ（６）内のＳＧ
Ｚビット位置とからパケット長指示値Ｍが得られる。ス
テップ６０４におけるテスト結果がもしＮｏであれば、
条件付分岐点６０５がＴ。ｋ−１であるか否かをテスト
する。ステップ６０５におけるテスト結果がもしＮＯで
あれば、制御は作業ブロック６０３に戻される。その後
、ステップ６０４がＹＥＳの結果を与えるかまたはステ
ップ６０５がＹＥＳの結果を与えるかのいずれかとなる
までステップ６０３．６０４及び６０５が反復される。

もしステップ６０４がＹＥＳの結果を与えたならば、条
件付分岐点６０６がＴ。。

−１か否かを判定するためにテストをする。もしステッ
プ６０６におけるテストがＮＯであるならば、作業ブロ
ック６０７はＴ　　　−１及び１ｐｋＴνｏｒｄ ｏｋ”０をセットし、バイトカウンタ５０２及びワード
カウンタ５０７をリセットし、及び５ＩＺＥフイールド
からのパケット内の情報語の予想される数（Ｍ）を記憶
させる。信号１ｐｋＴｏｋは最終パケット搬送語候補が
有効であるか否かを示す。従って、ｌ、ｋＴｏｋ−０は
最終パケット搬送語候補が有効でないことを示し、また
１　、ｋＴｏｋ−１はそれが有効であることを示す。バ
イトカウンタ５０２のリセット化はＷＣ信号を発生する
。従って、シフトバイトユニット５０１からの現在のＷ
ＯＲＤがワードラッチ５０３内でラッチされ；ワードカ
ウンタ５０７からのＷＯＲＤ　　Ｃ０ＵＮＴと、制御部
５０６からのＴＶｏｒｄと及び制御部５０６からの１ｐ
ｋＴｏｋとがステータスラッチ５０８内でラッチされ、
ＲＡＭストレス発生器５０９が可能化されて１つアドレ
スが進められ；及びスケジューラデータを記憶装置５０
５が可能化されてデータを記憶する。パケット相互接続
１０３の同期化ポーリングサイクル内に発生した書込み
タイムスロット０に応答してＲＡＭアドレス発生器５０
９内のアドレスが進めれ、ワードラッチ５０３からのパ
ケットＷＯＲＤはＲＡＭアドレス発生器５０９のよって
識別されたＲＡＭ５０４のメモリ位置内に書込まれる。

同様に、パケット相互接続１０３のポーリングサイクル
内に発生した書込みタイムスロットと及びステータスラ
ッチ５０８からのＴＶ。

ｒｄ””とに応答して、ワードラッチ５０３内に記憶さ
れたパケットＷＯＲＤからのＤＥＳＴ、ＤＥＳＴ　　Ｅ
ＸＴ及びＴＹＰＥフィールドがスケジューラデータ記憶
装置５０５に書込まれる。さらに、パケットワードに対
するＲＡＭアドレス発生器５０９からのパケットスター
ティングアドレス（ＳＡＤ）を識別する対応アドレスも
またスケジューラデータ記憶装置５０５内に書込まれる
。その後は、ステップ６０５またはステップ６０６のい
ずれかがＹＥＳの結果を与えるまでステップ６０３乃至
６０７の適当なものが反復される。これらのＹＥＳの結
果のいずれかは、可能な搬送語候補が既に識別されかつ
作業のいわゆるＡＬＭＯＳＴＩＮ−ＦＲＡＭＥ　（殆ど
フレーム内）モードがエンターされることを示す。この
目的のために、作業ブロック６０８はＴ　　　−１及び
ｌ、ｋＴｏｋ−０ｏｒｄ をセットし、バイトカウンタ５０２及びワードカウンタ
５０７をリセットし、及びＳＩＺ、Ｅフィールドからの
情報語の数Ｍを記憶させる。同様に、カウンタ５０２の
リセットＷＣ信号を発生し、方ＷＣ信号はステップ６０
７の所で前記のような作業を行なわせる。作業ブロック
６０９は、他のパケットバイトがシフトバイトユニット
５０１に供給されたことを示す。次に条件付分岐点６１
０が、ワードカウンタ５０７内のＷＯＲＤ　　Ｃ０ＵＮ
ＴがＳ　Ｉ　ＺＥ＋１に等しいかを判定するためにテス
トをする。Ｓ　Ｉ　ＺＥ＋１はパケットの全長でありか
つ予想される次のパケット搬送語を指示する。もしステ
ップ６１０におけるテスト結果がＮＯであるならば、条
件付分岐点６１１はＴ。、−１かを判定するためにテス
トする。もしステップ６１１におけるテスト結果がＮｏ
であるならば、シフトバイトユニット５０１内の現在の
パケットＷＯＲＤは有効な搬送語候補ではなく、ステッ
プ６１０または６１１のいずれかがＹＥＳの結果を与え
るまでステップ６０９ないし６１１が反復される。もし
ステップ６１０がＹＥＳの結果を与えたならば、条件付
分岐点６１２はＴ。ｋ−１かを判定するためにテストを
する。もしステップ６１２におけるテスト結果がＮｏで
あるならば、現在ワードラッチ５０３内にあるパケット
ＷＯＲＤは有効な搬送語候補ではない。制御はステップ
６０７　Ｅ戻され、ステップ６０３乃至６１２の適当な
ものが反復される。もしステップ６１１がＹＥＳの結果
を与えたならば、ワードラッチ５０３内の現在のパケッ
トＷＯＲＤは有効な搬送語ではなく、ステップ６１０が
ＹＥＳの結果を与えてステップ６１２に到達するまでス
テップ６０８乃至６１１が反復される。ステップ６１２
内で再びＮｏの結果が与えられたならば、これは前のパ
ケット長指示器によって指示された現在のパケットＷＯ
ＲＤが有効な搬送語ではなく、制御をステップ６０７に
戻すことによってリフレーミング（ｒｅｆ’ｒａｍｉｎ
ｇ）プロセスが再び反復される。ステップ６１２がＹＥ
Ｓの結果を与えたならばワードラッチ５０３内でラッチ
されたＷＯＲＤは有効な搬送語であり、入力ポート１０
４は入接続ブロードバンドパケットと同期している。作
業のＩＮ−ＦＲＡＭＥモードはエンターされた。

要約すると、ステップ６０３乃至６０７は入接続パケッ
トにバイト対バイトベースで作用して第１の搬送語候補
を識別する。次にステップ６０８乃至６１２は入接続パ
ケットに同様にバイト対バイトベースで作用して前の搬
送語候補からのパケット長指示器によって指示された次
の搬送語候補を識別する。前の搬送語候補からのパケッ
ト長指示器によって指示された次の搬送語候補が検出さ
れると、前の搬送語候補は本発明の態様により有効な搬
送語であると識別される。

有効な搬送語が識別されると、入力ポート１０４の作業
はＩＮ−ＦＲＡＭＥモードをエンターする。ＩＮ−ＦＲ
ＡＭＥモードにおいて、この実施例ではワード方式ベー
スで搬送語候補のためのテストが実行される。この目的
のために、作業ブロック６１３はＴ　　　−１及び１ｐ
ｋＴｏｋ−１をセラｏｒｄ トし、バイトカウンタ５０２及びワードカウンタ５０７
をリセットし及び５ＩＺＥフイールドからのパケット内
の情報語の数を記憶させる。これは、ＧＯＯＤ　（良好
な）搬送語に従ってＧＯＯＤパケットが識別されたこと
を示す。即ち、受取られた最終パケットがＧＯＯＤパケ
ットとして識別された。その後、作業ブロック６１４は
パケットワードがシフトバイトユニット５０１に供給さ
れたことを示す。次に、条件付分岐点６１５はワードカ
ウンタ５０７内のＷＯＲ８Ｃ０ＵＮＴが５ＩＺＥ＋１に
等しいかを判定するためにテストをする。

もしステップが６１５内でＹＥＳの結果が得られるまで
ステップ６１４及び６１５が反復される。

その後、条件付分岐点６１６がＴ。ｋ−１かをテストす
る。もしステップ６１６内のテスト結果がＹＥＳである
ならば、他のＧＯＯＤパケットが再び識別された。再び
、ワード完了（ＷＣ）信号に応答して、ワードカウンタ
５０７からＷＯＲＤ　　Ｃ０ＵＮＴが及び制御部５０６
からのＴｗｏｒｄ及び１ｐｋＴｏｋ信号がステータスラ
ッチ５０８内に書込まれる。一方記憶されたＷＯＲＤ　
　Ｃ０ＵＮＴ及び１　、ｉ、　Ｔ　ｏ−号が、相互接続
１０３のポーリングサイクルの書込みタイムスロットの
間にスケジューラインタフェース５１０内に書込まれる
。１ｐｋＴ。ｋ−１のとき、最終の１つ前のパケットに
対してスケジューラデータ記憶装置５０５内に記憶され
たパケット搬送データ及び１ｐｋＴｏｋは、スケジュ−
ラ１１３によって利用されるようにスケジューラインタ
フェース５１０を経由して相互接続１０３の搬送バスＴ
ＢＵＳに供給される。即ち、パケット搬送情報フィール
ドＤＥＳＴＳＤＥＳＴ　　ＥＸＴ、ＷＯＲＤ　　Ｃ０Ｕ
ＮＴ及びＴＹＰＥと、パケットスターティングアドレス
（ＳＡＤ）と及び最終パケット状態１ｐｋＴｏｋとがＴ
ＢＵＳに供給される。パケットソース（ＳＣＲ）即ち入
力ポートは、搬送情報がＴＢＵＳに供給されるポーリン
グサイクル内のタイムスロットによってスケジューラ１
１３に知らされる。もしステップ６１６内のテスト結果
がＮｏであるならば、人力ポート１０４の作業はＯＵＴ
−ＯＦ−ＦＲＡＭＥモードを再エンターし、制御はステ
ップ６０７に戻され及び再フレーム化プロセスが再スタ
ートされる。

［スタッフポート〕 スタップポート１０９は、伝送するための他のパケット
が利用可能でないときに出力ポート１１０−１乃至１１
０−（Ｘ＋Ｙ）によって利用されるようにバッファメモ
リ内に記憶されているいわゆるスタッフ（手持骨）パケ
ットを発生する。スタッフパケットは各々搬送語のみを
含み、搬送語はパケタイザ１０５に関して前記方法と同
じ方法で発生される。しかしながら、ＤＥＳＴフィール
ドは所定の宛先を含み、この宛先は、パケットがスタッ
フパケットでありかつ結果的にファシリティアクティビ
ティ（１’ａｃｉｌｉｔｙ　ａｃｔｉｖｉｔｙ＞を決定
するのに利用されるであろうことを示す。この目的のた
めに、スタッフポート１０９はアドレスバスＡＢＵＳ及
びデータバスＤＢＵＳとインタフェース結合する。

［出力ポート］ 第７図は出力ポート１１０の詳細を簡易ブロック線図形
式で示す。前記のように、出力ポートの各々は相互接続
１０３のアドレスバスＡＢＵＳ。

スケジューラバス５ＢＵＳ、データバスＤＢＵＳ及び全
量子バスＴＱＢＵＳとインタフェース結合をする。以下
に説明するように、スケジューラ１１３は、出力ポート
１１０によって伝送されるべきパケットに関するパケッ
ト出力情報をＳ　ＢＵＳを経由して供給する。この情報
は、出力ポート識別、入力ポート識別（ＳＣＲ）、対応
入力ポート内に記憶されているパケットのスターティン
グアドレス（ＳＡＤ）、パケット（７）ＷＯＲＤ　　Ｃ
０ＵＮＴ（全長）及びパケットのＴＹＰＥ　（即ち周期
的か統計的か）を含む。出力ポート１１０は本発明の態
様によりこの情報に作用して統計的、パケットの伝送を
スケジュール化しかつ周期的パケットの伝送のための間
隔を予約する。

パケット出力情報は、５ＢＵＳから適当な１つの出力ポ
ート１１０において待ち制御器（ＱＣＯＮ）７０１によ
って取得される。ＱＣＯＮ７０１は、ＴＹＰＥからパケ
ットが周期的パケットであるかまたは統計的パケットで
あるかを判定する。

もしそれが、周期的パケットであるならば、パケットの
入力ポート識別（ＳＲＣ）、パケットスターティングア
ドレス（ＳＡＤ）及びパケットのワード間隔内のＷＯＲ
Ｄ　　Ｃ０ＵＮＴ　（Ｍ＋１）が周期的待ち７０２内に
記憶され、ＲＥＡＬ　（実際）ＱＳＵＭカウンタ７０４
のカウントがＷＯＲＤＣＯＵ　Ｎ　Ｔ　ニよッテ増加さ
れ、及びＲＥＳＥＲＶＥ（予約）ＱＳＵＭカウンタ７０
４のカウントがＷＯＲＤ　　Ｃ０ＵＮＴによって減少さ
れる。ＲＥＳＥＲＶＥ　　ＱＳＵＭカウンタ７０４内の
値ＲＥＳＱＳＵＭがゼロ（０）より小さくてはならない
ことに注意すべきである。ＲＥＳＱＳＵＭは加算器７０
９とＴＱＢＵＳとに供給される。もしパケットが統計的
であるならば、パケットに対する入力ポート識別（ＳＲ
Ｃ）　、パケットスターティングアドレス（ＳＡＤ）及
びＷＯＲＤ　　Ｃ０ＵＮＴは統計的待ち７０５内に記憶
され、ＲＥＡＬ　　ＱＳＵＭカウンタ７０３のカウンタ
がＷＯＲＤ　　Ｃ０ＵＮＴによって増加され；及びＲＥ
ＳＥＲＶＥＱＳＵＭカウンタ７０４のカウントがパケッ
トワードの予約間隔（Ｒ１）を表わす値すなわちＲ１＝
　（ｌｃ／１−ｋ）（Ｍ＋１）だけ増加される。

この実施例において、予約率には対応の出力ポートから
伝送されることが予想される周期的パケットのパーセン
トを表わす。予約率にの値は、所定の固定値、呼のセッ
トアツプに基づいてプロセッサにより供給される値また
は予約率計算器７１６によってダイナミックに計算され
る値とすることが可能である。予約率計算器７１６はワ
ード完成信号ＷＣと及び所定間隔の間に出力ポート１１
０によって伝送される周期的即ちＴＹＰＥｌのパケット
ワードの数に応答して予約率にの値を発生する。予約率
計算器７１６の詳細を第１０図に示しかつ以下に記載す
る。

周期的待ち７０２及び統計的待ち７０５の両方は、この
実施例においては先入先出（ＦＩＦＯ）レジスタであり
かつネクストパケットユニット７０６とインタフェース
結合をする。ＲＥＡＬ　　ＱＳＵＭカウンタ７０３はバ
イトカウンタ７０７からのワード完了（ＷＣ）信号に応
答して１パケツトワードだけ減少される。１パケツトワ
ードが伝送されるとこれが行われる。タイムユニット７
０８は基準タイムＴを発生するが、基準タイムＴは任意
の時間であって例えば現在でもよい。タイムユニット７
０８もまたＷＣ信号に応答してパケットワード間隔によ
って増加される。このパケット網ノードにおいてはパケ
ットはＥＮＡＢＬＥによって指定されたバイト間隔内で
は連続でありかつ隣接しているので、これはスムースな
プロセスである。

加算器７０９はＲＥＡＬ　　ＱＳＵＭとＲＥＳＱＳＵＭ
とを結合してＴＱＳＵＭを取得する。即ち、ＴＱＳＵＭ
−ＲＥＡＬ　　　ＱＳＵＭ ＋ＲＥＳＱＳＵＭ　　　　　　（１） であり、ここで個々の値はパケットワード間隔内にあり
かつＴＱＳＵＭは出力ポート内の待ち遅延を表わす。一
方、ＴＱＳＵＭは加算器７１０とＴＱＢＵＳとに供給さ
れる。加算器７１０は統計的待ち７０５における到着統
計的パケットに応答して可能化され、これによりＴＱＳ
ＵＭとタイムＴとを結合して各対応統計的パケットに対
するスケジュール化サービスタイムの値５ＴＯＳを取得
する。即ち、 Ｓ’ｒｏｓ−ＴＱＳＵＭ＋Ｔ　　　　　　　（２）であ
る。この作業は以下の第８図及び第９図の説明からより
明らかになるであろう。

到着統計的パケットに対する５ＴＯ８値は、この実施例
でも同様にＦＩＦＯレジスタであるスケジュール化サー
ビスタイム（ＳＴＯＳ）待ち７１１内に記憶される。５
ＴＯＳ待ち７１１内のＦＩＦＯの先頭に当る次のスケジ
ュール化サービスタイム（ＮＳＴＯＳ）はネクストパケ
ットユニット７０６に供給される。ネクストパケットユ
ニットはまた、タイムＴ及びワードカウンタ７１２から
のパケット完了（ＰＣ）信号もまた供給される。

ネクストパケットユニット７０６は、伝送されるべきパ
ケットのスターティンアドレス（ＳＡＲ）と及び入力ポ
ート識別（ＢＲＣ）とをアドレスカウンタ７１３に及び
ＷＯＲＤ　　Ｃ０ＵＮ’Ｈ：ｌ：よって指示されるよう
な全パケット長Ｍ＋１をワードカウンタ７１２に供給す
るように作動する。伝送されるべき次のパケットがもし
統計的パケットであるならば、この情報の供給は少なく
ともスケジュール化サービスタイム（ＳＴＯＳ）が発生
するまで遅延されるかまたはその後周期的パケットまた
はスタッフパケットの伝送が完了されるまで遅延される
。若し周期的待ち７０２内に伝送されるべき周期的パケ
ットに関する情報がなくかつ統計的パケットに対する次
のスケジュール化サービスタイム（ＮＳＴＯＳ）が発生
しなかったならば、スタッフポート１０９内のスタッフ
パケットをアドレスカウンタ７１３に供給することによ
ってスタッフパケットが要求される。スタッフパケット
が伝送されつつあるときに、ネクストパケットユニット
７０６は出力として論理１の５ＴＵＦＦ信号を供給する
。５ＴＵＦＦ信号は、対応する出、力ローカルパケット
インタフェース１１２（第１図）と、ＲＥＡＬ　　ＱＳ
ＵＭカウンタ７０３と及びＲＥＳＥＲＶＥ　　ＱＳＵＭ
力’７ンタ７０４とに供給される。５ＴＵＦＦ信号は、
出力施設インタフェース１１１に対しては供給されるよ
うに要求されていないことに注意すべきである。ＲＥＡ
Ｌ　　ＱＳＵＭカウンタ７０３は論理１の５ＴＵＦＦ信
号に応答しその減少入力（−）を遮断しこれによりＲＥ
ＡＬ　　ＱＳＵＭカウンタはワード完成信号ＷＣに応答
しても減少されない。これはＲＥＡＬＱＳＵＭカウンタ
はスタッフパケット要求に応答しても増加されなかった
のと同様である。５ＴＵＦＦ信号ハマたＲＥＳＥＲＶＥ
　　ＱＳＵＭ力’７ンタ７０４の減少入力にも供給され
及びＲＥＳＱＳＵＭカウンタは論理１の５ＴＵＦＦ信号
に応答して１パケツトワードだけ減少される。アドレス
カウンタ７１３は要求されたパケットワードのアドレス
をアドレスバスＡＢＵＳに供給し、一方対応の入力ポー
トの１０４のＲＡＭメモリまたはスタッフポート１０９
内の識別されたワードは、データバスＤＢＵＳに読取ら
れかつワードラッチ７１４に供給される。バイト変換器
７１５は、対応の出力インタフェースからのＥＮＡＢＬ
Ｅ　　０ＵＴ（可能化出力）に応答して一時に１バイト
ずつパケットワードを供給する。ＥＮＡＢＬＥ　　ＯＵ
Ｔはまた、適当な数のバイトが伝送されたときにワード
完了（ＷＣ）信号を発生するところのバイトカウンタ７
０７にも供給される。この実施例において、パケットワ
ードは直列に８バイトを含みかツ各バイトは並列に８ビ
ツトを含む。ＷＣ信号は、ワードカウンタ７１２、アド
レスカウンタ７１３、ワードラッチ７１４、バイト変換
器７１５及び予約率計算器７１６にもまた供給される。

ワードカウンタ７１２は、伝送されたパケットワードの
数がＷＯＲＤ　　Ｃ０ＵＮＴに等しくなったときに、Ｗ
Ｃと及びパケットの全長即ちＷＯＲＤ　　Ｃ０ＵＮＴと
に応答してパケット完了（Ｐ　Ｃ）を発生する。パケッ
ト完了信号ＰＣはネクストパケットユニット７０６に供
給されて次のパケットの伝送を始動させる。ワードカウ
ンタ７１２はまた第１のパケットワード信号をバイトカ
ウンタ７０７に供給し、バイトカウンタ７０７はこの信
号に応答してパケットスタート（ＳＯＰ）信号を供給す
る。

アドレスカウンタ７１３はＷＣ信号に応答してアドレス
を１ワードだけ進め、この結果、ＤＢＵＳを経由してワ
ードラッチ７１４に供給されるべき次のパケットワード
を記憶している適当な入カポ−トＲＡＭ内のメモリ位置
を識別する。５ＴＵＦＦ及びＳＯＰ信号は出力ローカル
パケットインタフェース１１２−１乃至１１２−’Ｙの
対する１つに供給される。５ＴＵＦＦ及びＳＯＰ信号は
出力施設インタフェース１１１−１乃至１１１−Ｘでは
必要とされないので、５ＴＵＦＦ及びＳＯＰ信号は出力
施設インタフェース１１１−Ｘ乃至１１１−Ｘには供給
されない。このプロセスを通じて本発明の態様により、
出力ポート１１０のいずれかが同期化ポーリングサイク
ルの間に入力ポート１０４のＲＡＭメモリのいずれか１
つの中に任意のパケットをアドレスバスであることが注
目される。さらにこの特徴は、相互接続１０３内におけ
る作業のいわゆるブロードキャスト（ｂｒｏａｄｃａｓ
ｔ）モードを可能にする。即ち、任意数の出力ポート１
１０はポーリングサイクルの間に特定の１つの入力ポー
ト１０４内の同一パケットをアト、レス可能であり、こ
の結果、それらの出力ポート１１０は同一のパケットを
出力として同時に供給可能である。従って、ラインブロ
ッケージ（ｌｉｎｅ　ｂｌｏｃｋａｇｅ）のいわゆるヘ
ッドによって起こされるところの従来のパケット伝送及
び／または交換装置の問題点はいずれも排除される。こ
の結果、相互接続１０３に従ってそれが使用される任意
のネットワーク内における処理量が大となる。出力ポー
トステータスユニット７１７は、状態（ステータス）の
指示即ち出力ポートが第１図のプロセッサ１１４に対し
て適切に機能しているか否かを与える。

本発明の態様にる出力ポート１１０の作動は例を用いて
説明するとよくわかるであろう。従って、第８図は到着
する統計的、周期的及びスタッフパケットに対する出力
ポート１１０の作動を示したタイミング線図（ａ）乃至
（ｅ）のシーケンスを示す。ここで、第８図（ａ）は、
統計的パケットＳ１、Ｓ２、Ｓ３、Ｓ４及びＳ５と及び
周期的パケットＰ１、Ｐ２、Ｐ３、Ｐ４及びＰ５とに対
する到着タイムとを示す。スタッフパケットは統計的パ
ケットに対するスケジュール化サービスタイムの計算に
直接影響を与えないので、スタッフパケットの到着はこ
こでは示されていない。統計的パケットＳ１が到着した
とき、周期的パケットまたはスタッフパケットのいずれ
に対しても伝送が丁度完了され、伝送されるべき他のパ
ケットは存在せずかつ周期的パケットを伝送するための
予約間隔が存在しないものと仮定する。従って、統計的
パケットＳ１は直ぐにサービスされるようにスケジュー
ル化される。ＲＥＡＬ　　ＱＳＵＭがゼロ（０）及びＲ
ＥＳＱＳＵＭがゼロ（０）なので（２）式からＴＱＳＵ
Ｍがゼロ（０）となってこのスケジュール化がなされる
。従って、パケットＳ１に対するスケジュール化サービ
スタイムは第８図（ｂ）に示すようにタイムＴ即ち今の
時点である。ＲＥＡＬ　　ＱＳＵＭカウンタ７０３はＳ
ｌと記入されたＳｌのＷＯＲＤ　　Ｃ０ＵＮＴだけカウ
ントカ増加すレ、ＲＥＳＥＲＶＥ　　ＱＳＵＭカウンタ
７０４は第８（Ｃ）図に示すように（ｋ／１−ｋ）Ｓｌ
と表わされたＳｌの（ｋ／１−ｋ）（Ｍ＋１）倍だけカ
ウントが増加される。統計的パケットＳ２が到着すると
、ＴＱＳＵＭはＲＥＡＬ　　ＱＳＵＭ即ちパケットＳ１
の全長から伝送されたパケットワードの数をマイナスし
ＲＥＳＱＳＵＭ即ち（ｋ／１−ｋ）Ｓｌをプラスした値
となる。従って、式（２）からパケットＳ２に対する５
ＴＯ３はＴ＋ＴＱＳＵＭとなる。ＴはＳ２が到着したタ
イムであり、ＲＥＡＬ　　ＱＳＵＭは従ってＴＱＳＵＭ
は第８（ｂ）図に示すようにパケットＳ１のために伝送
されたパケットワードの数によって減少されてくる。Ｒ
ＥＡＬ　　ＱＳＵＭカウンタ７０３はＳ２と表わされた
Ｓ２のためのＷＯＲＤ　　Ｃ０ＵＮＴだけカウントが増
加され、ＲＥＳＥＲＶＥ　　ＱＳＵＭ：）’７ウント７
０４は同様に第８（Ｃ）図に示すように（ｋ／１−ｋ）
８２と表わされたパケットＳ２に対する（ｋ／１−ｋ）
（Ｍ＋１）だけカウントが増加される。この手順は統計
的パケットＳ３に引続いて行われる。周期的パケットＰ
１が到着すると、ＲＥＡＬ　　ＱＳＵＭカウント７０］
；１Ｐ１１．：対するＷＯＲＤ　　Ｃ０ＵＮＴだけカウ
ントが増加され、ＲＥＳＥＲＶＥＱＳＵＭカウンタ７０
４はＰｌの全長だけカウントが減少される。本発明の態
様により周期的パケットの伝送に対しては間隔即ちタイ
ムが予約されておりまた通常はＴＱＳＵＭにおける純変
化は次に到着する統計的パケットに対するサービスタイ
ムスケジュール化に関してゼロ（０）であるべきである
ので、このことが行われるのである。しかしながら、Ｒ
ＥＳＱＳＵＭがゼロ（０）即ち周期的パケットの伝送に
対してタイムが予約されてなくまた伝送されるべき統計
的パケットが存在しないとき、周期的パケット（１つま
たは複数）の全長は任意の到着する統計的パケットに対
するサービスの計算されたスケジュール化タイムを部分
的に決定することが注目される。式（１）及び（２）参
照。統計的パケットＳ４及びＳ５が到着すると、各々の
スケジュール化サービスタイム（ＳｒＯ２）はそれぞれ
前記のように決定される。

周期的パケットＰ２、Ｐ３、Ｐ４及びＰ５は、それ等が
到着すると周期的待ちの中に置かれ、ＲＥＡＬ　　ＱＳ
ＵＭカウンタ７０３の適切な増加と及びＲＥＳＥＲＶＥ
　　ＱＳＵＭカウンタ７０４の減少とが行われる。

パケットに対する実際のサービスタイムが第８（ｄ）図
に示され、またパケットのサービス及び出発の実際のタ
イムが第８（ｅ）図に示されている。前記のように、統
計的パケットＳ１にはそれの到着の直後のサービスがス
ケジュール化され、周期的パケットをサービスするため
に本発明の態様により、統計的パケットの全長に対する
所定の関係に基づいた間隔が予約されることになる。従
って、現在周期的待ちの中にある周期的パケットＰ１は
、統計的パケットＳ１の伝送を完了して初めてサービス
される。周期的パケットＰ１の伝送は次の統計的パケッ
トＳ２に対する５ＴＯ３の発生の前に完了されかつ現在
は周期的待ちの中に他の周期的パケットが存在しないの
で、１つ以上のスタッフパケット（Ｓ　Ｐ）が伝送され
る。これは重要であり、従って同期化が維持されかつ情
報流れはスムースとなる。前記のように、連続的同期化
はネットワーク内にパケットが連続してかつ隣接して存
在することを必要とする。もし周期的待ちの中に他の周
期的パケットが存在したとすると、それは直ちにサービ
スを受けたであろう。しかしながら、周期的パケットＰ
２は統計的パケットＳ２に対する５ＴＯ８の前に到着し
たので（第８（ｂ）図）、それは現在のスタッフパケッ
トの伝送を完了するとサービスされるであろう。スタッ
フパケットは全長が僅か１パケツトワードであるので、
パケットＰ２のサービスの遅延は多くとも僅か１パケツ
トワ一ド間隔である。周期的パケットＰ２の全長は予約
間隔（ｋ／１−ｋ）ＳＬの残りより大であるので、統計
的パケットＳ２のサービスの実際のタイムは、第８（ｄ
）図及び第８（ｅ）図に示すように周期的パケットＰ２
の伝送が完了されるまで遅延される。パケットＳ２の伝
送を完了すると、周期的パケットＰ３がサービスされる
。同様に周期的パケットＰ３の伝送は統計的パケットＳ
３に対する５ＴＯＳが発生する前に完了されるので、パ
ケットＳ３に対する５ＴＯ３が発生するまでスタッフパ
ケットが伝送される。

統計的パケットＳ３の伝送を完了すると、周期的パケッ
トＰ４がサービスされる。周期的パケットＰ４の伝送は
統計的パケットＳ４に対する５ＴＯ８の発生の前に完了
されかつ周期的パケットＰ５が周期的待ち内に存在する
ので、周期的パケットＰ５は周期的パケットＰ４の伝送
を完了すると直ちにサービスされるであろう。統計的パ
ケットＳ４のサービスは、周期的パケットＰ５の伝送が
完了されるまで遅延される。次に、統計的パケットＳ４
が伝送される。その後、統計的パケットＳ５に対する５
ＴＯ５が発生してそのときに統計的パケットＳ５が伝送
されるまでスタッフパケットは伝送される。その後、ス
タッフパケットは、追加の統計的パケット及び／または
周期的パケットが出力ポートに到着するまで伝送される
。本発明によるこの特有な多重待ち出力スケジュール化
装置を用いることにより、統計的パケットは不当に遅延
されることなくサービスされる。実際に、統計的パケッ
トがそれのスケジュール化サービスタイムが遅延される
可能性のある最長間隔は最長周期的パケットの伝送のた
めに必要な間隔に等しく、この間隔はこの実施例では２
５６パケツトワードである。本発明の態様によるこの特
有な多重待ち方式を用いることにより、周期的パケット
の遅延は低減され、統計的パケットが蒙る遅延に関する
スケジューラ１１３のための正確な情報を得ることが可
能になり及びバースト的な統計的パケットストリームの
平滑化が達成される。

第９図は到着する統計的及び周期的パケットの他のシー
ケンスに対する出力ポート１１０の作動を示したタイミ
ング線図（ａ）ないしくｅ）の他のシーケンスを示す。

第９（ａ）図は同様に、統計的パケットＳ１、Ｓ２、Ｓ
３、Ｓ４及びＳ５と及び周期的パケットＰ１、Ｐ２及び
Ｐ３に対する到着タイムを示す。同様に、最初は周期的
及び統計的待ちは空でありかつ周期的パケットの伝送の
ための予約間隔が存在しないものと仮定する。従って、
式（１）及び（２）から、第８図について前記のように
統計的パケットＳ１は直ちにサービスされることがわか
る。残りの統計的パケットＳ２乃至Ｓ５のサービスに対
しては第８図について前記のようにスケジュール化がな
され、それ等のそれぞれの５ＴＯＳが第９（ｂ）図に示
されている。周期的及び／またはスタッフパケットの伝
送のために予約された間隔を示す対応の計算サービスタ
イムが第９（Ｃ）図に示されている。同様に、第９（Ｃ
）に示した間隔は第８図に関して前記のように発生され
る。パケットに対するサービス及びパケットに対する出
発の実際のタイムが第９（ｄ）、（ｅ）図に示されてい
る。従って、この実施例に示すように、統計的パケット
Ｓ１が第８図に関して前記のように最初に伝送される。

パケットＳ１の伝送を完了すると、第８図に関して前記
のように周期的パケットＰ１が伝送される。周期的パケ
ットＰ２が周期的待ちの中に存在しかつ統計的Ｓ２のた
めの５ＴＯＳが未だ発生していないので、周期的パケッ
トＰ１の伝送を完了すると周期的パケットＰ２がサービ
スされる。しかしながら、第９（ｄ）図に示すように、
周期的パケットＰ２は長くかつＲＥｓＥＲＶＥ　　ＱＳ
ＵＭカウンタ７０４内の周期的パケットに対する予約間
隔ＲＥＳＱＳＵＭを全て超えている。従って、周期的パ
ケットＰ２の伝送を完了すると、統計的バケブトＳ２乃
至Ｓ５が連続的に伝送される。統計的パケットは、それ
らの対応の５ＴＯ３が通過されているので第９（ｄ）図
に示すように伝送される。

周期的パケットまたはスタッフパケットの伝送用の予約
間隔ＲＥＳＱＳＵＭは存在しない。統計的パケットの各
々が伝送されるべきタイムはタイムＴ及びＮ５ＴＯ３に
応答してネクストパケットユニット７０６内で決定され
る。特に、もし次の統計的パケットのための５ＴＯ９が
通過されていたら、対応の統計的パケットは周期的パケ
ットＰ２の伝送を完了すると伝送される。従ってこの実
施例においては、第９図から、統計的パケットＳ２乃至
Ｓ３に対する５ＴＯＳは周期的パケットＰ２の伝送を完
了する前に通過されており、また統計的パケットＳ４に
対する５ＴＯＳはパケットＳ３の伝送を完了する前に通
過されていることがわかる。従って、パケットＳ４はパ
ケットＳ３の伝送を完了すると伝送される。同様に、統
計的パケットＳ５に対する５ＴＯ８は統計的パケットＳ
４の伝送を完了する前に通過され、従って統計的パケッ
トＳ５は統計的パケットＳ４の伝送を完了すると直ちに
伝送される。周期的パケットＰ３は、ＲＥＳＲＥＶＥ　
　ＱＳＵＭカウンタ７０４内に予約間隔ＲＥＳＱＳＵＭ
が存在するかまたは伝送されるべき統計的パケットが存
在しなくなるまでは伝送されない。従って、周期的パケ
ットＰ３は伝送は、統計的パケットＳ５の伝送を完了す
ると始動される。このように、統計的パケットは適正な
遅延間隔内に確実に伝送されることになる。同様に、統
計的パケットの伝送の遅延は、多くとも最長の周期的パ
ケットを伝送するのに必要な間隔であることが注目され
る。しかしながらこの実施例においては、統計的及び周
期的パケットは予想外の遅延間隔に遭遇し、従って希望
の平滑さは実現されないかもしれない。このことは、予
約率に即ち周期的パケットの伝送のために割当てられた
利用可能なバンド幅のパーセントの値を正確に推定する
ことの重要性を強調するものである。

第１０図は予約率計算器７１６（第７図）の詳細を簡易
ブロック線図形式で示す。ここで、ワード完了信号ＷＣ
がワードカウンタ１００１に供給される。ワードカウン
タ１００１は、所定間隔を示スパケットワードの所定数
がカウントされた後に出力パルスＩを発生する。タイプ
Ｉカウンタ１００２はワードカウンタ１００１からの出
力パルスＩによってリセットされ、また信号ＴＹＰ　Ｅ
　１によって増加されてタイプ１パケットワード即ち所
定の間隔の間に伝送された周期的パケットワードの数の
カウントを与える。出力パルスＩは指数マツプ化過去（
ＥＭＰ）平均発生器１００４を可能化してその出力値に
゛を更新するが、出力値に′は所定の間隔内に伝送され
た周期的パケットの数の平滑平均を表わす。同様に、出
力パルス！は比較器１００３を可能化して新しいＥＭＰ
平均に″を現在の予約率にと比較し、もし差があればそ
れに応じてアップ−ダウンカウンタ１００５を調節する
。アップ−ダウンカウンタ１００５からの出力は予約率
にである。ＥＭＰ平均発生器１００４は、 ｋ　−−Ｗｊ十（１−Ｗ）　ｋ（３） により最終！パケットワード内で伝送されたＴＹＰＥＩ
パケットの指数マツプ化過去平均に′を発生するが、こ
こでｊは所定の間隔ＴＩ即ちＩパケットワードを伝送す
るのに必要な間隔内に出力ポートにおいて伝送された周
期的パケットの比率を表わす値であり、ｋは予約率であ
って出力ポートから伝送されることが予想される周期的
パケットの比率を表わす値であり及びＷはＯと１との間
の値を有する重み付は係数である。パケットワード内の
所定間隔ＴＩ及び重み付は係数Ｗの値は、パケット伝送
速度及び希望の平均化時定数即ちτ−ＴＩ／Ｗに依存す
る。

第１１図、第１２図、第１３図、第１４図及び第１５図
は、Ａ−ＡＳＢ−Ｂ、Ｃ−Ｃ，Ｄ−Ｄ。

Ｅ−ＥＳＦ−Ｆ％Ｇ−ＧＳＨ−ＨＳ　ｌ−ｌ５Ｊ−Ｊ、
に−Ｋ及びＬ−Ｌを接続したときにスケジューラ１１３
（第１図）によって実行される操作を示す流れ図を形成
する。この目的のために、スケジューラ１１３は、プロ
セッサ１１４、ＴＢＵＳ。

ＴＱＢＵＳ及び５ＢＵＳとインタフェース結合をする。

ＴＢＵＳはパケット搬送情報を入力ポート１０４−１乃
至１０４−　（Ｘ＋Ｙ）からスケジューラ１１３へ同期
化ベースで供給する。この実施例において、同期化タイ
ミングシーケンス即ち入力ポートポーリングサイクルは
、Ｎ＋１個のタイミングスロットを有し、またパケット
網ノードに対する最大パケット伝送速度において供給さ
れるパケットのパケットワード間隔より小なる間に完了
される。同様に、Ｘ＋Ｙ−Ｎであること及びある情報を
入力ポート１０４のユニット内に書込むのにタイムスロ
ットＯが使用されることが注目される。スケジューラ１
１３によってＴＢＵＳから得られたパケット搬送情報は
、パケット宛先延長（ＤＥＳＴ　　ＥＸＴ）　、パケッ
ト用のＷＯＲＤＣＯＵＮＴ、最終パケット搬送語ＯＫ　
（１、ｋＴｏｋ）、パケットのタイプ（ＴＹＰＥ）及び
対応の入力ポートのＲＡＭ内のスターティングアドレス
（ＳＡＤ）である。搬送情報のソース（ＳＣＲ）即ち入
力ポートは、搬送情報がその間に対応の入力ポートから
ＴＢＵＳに供給されるところのポーリングサイクルのタ
イムスロットによって知られる。

プロセッサ１１４は入力及び出力ポート状態と及びパケ
ット宛先（Ｄ　Ｅ　Ｓ　Ｔ）に対して各々に割当てられ
た一次及び二次経路間の遅延差（Ｄ　Ｄ）とに関する情
報を提供する。ポート状態は、例えばテストパケットを
伝送するかまたは「良好な」パケットが受取られつつあ
るか否かを観察することによってよく知られた方法で取
得可能である。この情報は一部統計ポート１１６から取
得される。

遅延差は遅延測定を行うことによって容易に得られる。

測定値はいわゆるループメツセージを使用することによ
って取得され、これによりパケット網ノード間の経路上
のラウンドトリップ遅延を測定できよう。

スケジューラ１１３はまたいわゆる経路選択メモリ（Ｒ
ＡＭ）をも含み、このメモリはパケットに対する可能な
経路選択に関する情報即ちパケット宛先に割当てられた
一次及び二次経路を記憶する。経路選択ＲＡＭはまた一
次及び二次経路間の遅延差値をも含む。経路選択ＲＡＭ
内にはまた１、そのパケットに以前代替経路が選択され
たかどうかといういわゆる経路選択状態を示す情報も記
憶されている。。ある制御パケットに対しては、幾つか
の入力ポートの状態を示すために代替経路選択フィール
ドが使用される。パケット宛先に割当てられた一次出力
ポートはいわゆる「真の」出力ポートであってもまたは
いわゆる「論理」出力ポートであっても良いことが注目
される。この実施例においては、１−８として表わされ
るＮ■８個の真の出力ポートが存在する。論理出力ポー
トは０及び９−１５として表わされ、この実施例におい
ては、次の通りである二〇−スタッフ、９−割当てなし
、１〇−条件付ソース（Ｃ３ＲＣ）　、１１−条件付延
長（ＣＥＸＴ）　、１２−宛先延長（ＤＥＳＴ　　ＥＸ
Ｔ）、１３−制御（ＣＴＬ）、１４−割当てなし及び１
５−スタッフ。従って、もし−吹出力ポートが１乃至８
として識別されたならば、それは「真の」出力ポート即
ちそれに対してトラヒックが指向されているこのノード
内の出力ポート１１０の実際のものであり、もしそれが
例えば１３と識別されたならばそれは制御に割当てられ
た出力ポート１１０の１つである。経路選択ＲＡＭはパ
ケットのＤＥＳＴによって索引（インデックス）されて
記憶情報を提供する。

さらに、スケジューラ１１３はいわゆるしきい値メモリ
ユニット（ＲＡＭ）（図示なし）を含み、このメモリは
パケットの経路を決定するときに使用される可能なしき
い値に関する情報を記憶する。

特にしきい値ＲＡＭは、待ち遅延ＴＤ、代替経路選択遅
延ＴＡ及び再経路選択遅延ＴＲＲを記憶する。しきい値
ＲＡＭは前記のようにＴＹＰＥフィールドによって索引
されて特定のパケットに対する所定のしきい値ＴＤ、Ｔ
Ａ、及びＴＲＲを選択する。この実施例において、しき
い値の選択は、パケットのタイプ、パケットに割当てら
れたサービスの程度及びパケットのいわゆるドロッパビ
リティ（ｄｒｏｐｐａｂｉｌｉｔｙ；　ドロ、ｙブ（無
伝送）可能性）を基礎とする。

従って、スケジューラ１１３のプロセスはスタートブロ
ック１１０１からエンターされる。その後、作業ブロッ
ク１１０２はポーリングされるべき入力ポート１０４の
１つを１にセットする。次に条件付分岐点１１０３は、
ポーリングされる入力ポート１０４−１乃至１０４−　
（Ｘ＋Ｙ）の特定の１つに対して状態が良好かを判定す
るためにテストをする。もしステップ１１０３における
テスト結果がＮｏならばポートは良好ではなく即ち適切
に機能をせず、作業ブロック１１０４はパケット出力情
報を統計ポート１１６に供給させる。

これは、出力ポートとして統計ポート１１６を識別する
適切なパケット出力情報を５ＢＵＳ上に書出すところの
作業ブロック１１０５によって達成される。３ＢＵＳ上
に書出されるパケット出力情報は代表例では、出力ポー
ドアドレスと、パケットのソース（ＳＲＣ）と、ＳＲＣ
によって識別される対応の入力ポートのＲＡ　Ｍ内のパ
ケットのスターティングアドレスとＴＹＰＥフィールド
と及びパケットの全長（Ｍ＋１）であるＷＯＲＤ　　Ｃ
０ＵＮＴとを含む。その後、条件付分岐点１１０６は、
入力ポート１０４−　（Ｘ＋Ｙ）がポーリングされたか
を判定するためにテストをする。もしステップ１１０６
におけるテスト結果がＮＯならば作業ブロック１１０７
は次にポーリングされるべき入力ポートを次の入力ポー
ト即ち入力ポートー人カポート＋１にセットさせる。次
に、制御はステップ１１０３に戻される。もしステップ
１１０６におけるテスト結果がＹＥＳでならばポーリン
グサイクルにおける最終入力ポートＸ＋’Ｙ−Ｎがサー
ビスされ、これにより作業ブローツク１１０８はポーリ
ングシーケンスを１タイムスロツトだけ待機させる。前
記のように、これは入力ポート１０４の各々の中の幾つ
かのユニット内に情報を書き込むのに使用されるポーリ
ングサイクル内のタイムスロット０である。その制御は
ステップ１１０２に戻される。ステップ１１０３に戻っ
て、もしテスト結果がＹＥＳならば、ポーリングされた
入力ポートは良好であり、条件付分岐点１１０９は入力
ポート１０４の特定の１つ内でサービスを受けるパケッ
トが新しいパケットであるかを判定するためにテストを
する。もしステップ１１０９におけるテスト結果がＮｏ
であるならば制御はステップ１１０６に戻され、ステッ
プ１１０９がＹＥＳの結果を与えるまでステップ１１０
２乃至１１０９の適当なものが反復される。次に、作業
ブロック１１１０は新しいパケットの搬送情報をＴＢＵ
Ｓから取得させる。同様に、経路選択ＲＡＭがＤＥＳＴ
フィールドによって索引され、これにより一次及び二次
経路に従ってパケット宛先に割当てられる。−次及び二
次出力ポートと、経路間の遅延差と及び経路選択情報ま
たはもし出力ポートが論理出力ポートならば特定制御機
能に対して指定された入力ポート１０４の適切なものの
指示とに関する情報を提供することが注目される。

同様に、しきい値ＲＡＭがＴＹＰＥフィールドによって
索引され、これによりしきい値ＴＤ、、ＴＡ及びＴＲＲ
を提供する。その後、条件付分岐点１１１１はパケット
が良好かまたはそれはスタッフパケットかを判定するた
めにテストをする。もし１、ｋＴｏｋ−１ならばパケッ
トは良好である。もしパケットのための一次出力ポート
が経路選択ＲＡＭから０または１５と識別されたならば
、パケットはスタッフパケットである。もしステップ１
１＃１１におけるテスト結果がＮＯであるならばパケッ
トは良好ではなくｌ、ｋＴｏｋ−０かまたはスタッフパ
ケットであり、作業ブロック１１０４は適切なパケット
出力情報をステップ１１０５及び５ＢＵＳを経由して統
計ポート１１０６に供給させる。

その後制御はステップ１１０６に戻され、ステップ１１
１１がＹＥＳの結果を与えるまでステップ１１０２乃至
１１１１の適当なものが反復される。

もしステップ１１１１におけるテスト結果がＹＥＳなら
ばパケットは良好であり、作業ブロック１１１２は、パ
ケット宛先（Ｄ　Ｅ　Ｓ　Ｔ）に割当てられた一次及び
二次経路と、−次及び二次経路間の遅延差（Ｄ　Ｄ）と
、しきい値ＴＤｖＴＡ及びＴＲＲと及びパケットのため
の再経路選択状態即ちパケットに対し以前に代替経路が
選択されたか否かを取得する。代表例では一次経路は二
次経路より小さい固定伝送遅延を有するが、遅延がほぼ
等しい場合があることが注目される。作業ブロック１１
１３はＴＱＢＵＳから、−次及び二次経路に割当てられ
た出力ポート１１０のいずれかにおける待ち遅延即ちＴ
ＱＳＵＭ　（Ｐ）及びＴＱＳＵＭ（Ｓ）のそれぞれと、
及び周期的パケットの伝送のために予約された間隔即ち
ＲＥＳＱＳＵＭ　（Ｐ）及びＲＥＳＱＳＵＭ　（Ｓ）の
それぞれと、を取得するる。パケット宛先に割当てられ
る一次及び二次の出力ポートに対する状態即ち良または
否を示す５ＴＡＴＵＳ　（Ｐ）及び５ＴＡＴＵＳ　（Ｓ
）のそれぞれはプロセッサ１１４から得られる。

条件付分岐点１１１４は、パケットに対する一次出力ポ
ートが制御ポートとして指定された制御ポート１１０の
１つであるかを判定するためにテストをする。これは経
路選択ＲＡＭから得られる。

特にこの実施例においては、もし−吹出力ポートが１３
と指定されるならばそれは制御出力ポートとして指定さ
れる。もしステップ１１１４におけるテスト結果がＹＥ
Ｓならば、条件付分岐点１１１５（第１３図）は、制御
（ＣＴＬ）として指定された出力ポートの状態が良好か
どうかを判定するだめにテストをするる。もしステップ
１１１５におけるテスト結果がＮＯならば制御はステッ
プ１１０４に戻され、ステップ１１１４がＮｏの結果を
）与えるかまたはステップ１１１５がＹＥＳの結果を与
えるかのいずれかとなるまでプロセスのステップの適当
なものが反復される。もしステップ１１１５がＹＥＳの
結果を与えたならば、条件付分岐点１１１６は、待ち遅
延即ち制御出力ポートにおいて伝送されるべく待機中の
パケットワードの数が所定のしきい値を超えたか、即ち
ＴＱＳＵＭ　（ＣＴＬ）＞ＴＤ　　　　　　　　　（４
）を判定するためにテストするが、ここで値ＴＤは、パ
ケットが待ち遅延の許容値より多くを経験するようであ
るならばその伝送が統計ポート１１６において終了され
るようにセットされる。例えば、しきい値ＴＤの値は値
パケットが割当てられた出力ポートからの伝送される前
に対応の入力ポート１０４の１つの中のＲＡＭ内に重ね
書きされるならばパケット伝送が終了されるようにセッ
トされる。従って、もしステップ１１１６におけるテス
ト結果がＹＥＳであるならば制御はステップ１１０４に
戻され、統計ポートが出力ポートとして指定される。ス
テップ１１０５（第１５図）は適切なパケット出力情報
を５ＢＵＳに書込ませ、一方５ＢＵＳはそれを統計ポー
ト１１６に供給する。

その後、制御は、ステップ１１０６（第１１図）に戻さ
れる。もしステップ１１１６におけるテスト結果がＮｏ
であるならば、作業ブロック１１１７は出力ポートを制
御（Ｇ　Ｌ）出力ポートであるように割当てられた出力
ポート１１０の１つであるように指定する。ステップ１
１０５は適切なパケット出力情報を５ＢＵＳを経由して
制御出力ポートに供給させる。その後、制御はステップ
１１０６に戻され、プロセスの適当なステップが反復さ
れる。

ステップ１１１４（第１２図）に戻って、もしテスト結
果がＮｏならば一次出力ポートは制御出力ではなく、条
件付分岐点１１１８は、−吹出力ポートがパケットのソ
ース（Ｓ　ＲＣ）即ち条件付ソース（ＣＳＲＣ）に割当
てられた出力ポートとして識別されるかを判定するため
にテストをする。

この指定は本質的にはパケットをループさせてそのソー
スに戻している。この目的のために条件付分岐点１１１
９は、条件ソース（ＣＳＲＣ）がこのパケットをそれに
経路選択をさせることを意図しているかを判定するため
にテストをする。これは、パケットを供給する入力ポー
ト（ＳＲＣ）がこの機能に対して承認されるかを判定す
るために経路選択状態フィールドを評価することによっ
て実現される。ステップ１１１９におけるテスト結果が
ＮＯならば、出力ポートが制御出力ポートであるかまた
は統計出力ポートであるかを判定するためにステップ１
１１５−１１１７の適当なものが反復される。もしステ
ップ１１１９におけるテスト結果がＹＥＳならば、条件
付分岐点１１２０は、特定の入力ポート（ＳＲＣ）に割
当てられた出力ポート０ＰＳＲＣの状態を判定するため
にテストをする。もしステップ１１２０におけるテスト
結果がＹＥＳならば状態（ＯＰＳＲＣ）は良好であり、
条件付分岐点１１２１は、出力ポート（ＯＰＳＲＣ）に
おける待ち遅延が所定のしきい値を超えたか、即ち ＴＱＳＵＭ　（ＯＰＳＲＣ）＞ＴＤ　　　　　　（５）
を判定するためにテストをする。しきい値ＴＤの値及び
しきい値ＴＤに対してセットされた条件は本質的には式
（４）で使用されたものと同じである。もしステップ１
１２１におけるテスト結果がＹＥＳならば待ち遅延は余
りにも長すぎて、ステップ１１０４（第１１図）は出力
ポートを統計ポート１１６とさせる。ステップ１１０５
は適切なパケット出力情報を５ＢＵＳに書出させ、一方
５ＢＵＳはそれを統計ポート１１６に供給する。５ＢＵ
Ｓ上の書出されるパケット出力情報は代表例では、出力
ポードアドレスと、パケットのソース（ＳＲＣ）と、Ｓ
ＲＣによって識別された対応の入力ポートのＲＡＭ内の
パケットのスターティングアドレス（ＳＡＤ）と、ＴＹ
ＰＥフィールドと及びＷＯＲＤ　　Ｃ０ＵＮＴとを含む
。ステップ１１０５を完了すると、制御はステップ１１
０６（第１１図）に戻される。もしステップ１１２１に
おけるテスト結果がＮＯならば０ＰＳＲＣに割当てられ
た出力ポートにおける待ち遅延は満足すべきものであり
、条件付きブロック１１２２は特定のＳＲＣ即ち０ＰＳ
ＲＣに割当てられたのである出力ポートを選択する。そ
の後、ステップ１１０５は適切なパケット情報を書出さ
せ、一方５ＢＵＳはそれを０ＰＳＲＣに割当てられた出
力ポートに供給する。このプロセスは、特定の信号ソー
ス（ＳＲＣ）に対してインタフェース結合される入力ポ
ート１０４の特定の１つに対して出力ポート１１０のど
のものが割当てられるかを決定するためにいわゆる間接
アドレッシングを含むことに注目することは重要である
。これは、信号がそれから伝送されるかも知れない遠隔
ノードはこの特定のノードにおけるこのような出力ポー
ト割当てに関する情報を持たないので重要である。直接
アドレッシングの使用は、最も近いノード（隣接）の表
などを形成するためにループ伝送などを達成するのに重
要である。

ステップ１１１８　（第１２図）に戻って、もしテスト
結果がＮｏならば一次出力ポートはＣ３ＲＣではなく条
件付分岐点１１２３は、パケットのＤＥＳＴに割当てら
れた一次出力ポートがいわゆる条件付延長（ＣＥＸＴ）
に割当てられた出力ポートであるかを判定するためにテ
ストをする。これは間接アドレッシングの他の使い方で
あって、このときに判定がなされ、もしパケットがＣＸ
ＥＴからのものであればパケットは制御出力ポートに送
られ、またもしパケットが制御入力からのものであれば
、パケットは条件延長（ＣＸＥＴ）即ちＤＥＳＴ　　Ｅ
ＸＴに割当てられた出力ポートに送られる。従って、も
しステップ１１２３におけるテスト結果がＹＥＳならば
条件付分岐点１１２４は、入力ポートが制御（ＣＴＬ）
に割当てられれているかを判定するためにテストをする
。もしステップ１１２４におけるテスト結果がＮＯでな
らば出力ポートはＤＥＳＴ　　、ＥＸＴではなく、制御
はステップ１１１５に戻される。ステップ１１１５−１
１１７は、前記のように、制御（ＣＴ　Ｌ）に割当てら
れた出力ポートが良好であるかまたはパケットは統計ポ
ート６に供給されるべきかどうかを判定するために反復
される。もしステップ１１２４におけるテスト結果がＹ
ＥＳならば、条件付分岐点１１２５は、ＤＥＳＴ　　Ｅ
ＸＴに割当てられた出力ポートが「真」即ちこのノード
内のＮ（Ｎ−１−８）個の実際の出力ポートの１つであ
るかを判定するためにテストをする。もしステップ１１
２５におけるテスト結果がＮｏならばステップ１１０４
（第１１図）に戻され、前記のようにパケットは統計ポ
ート１１６に供給される。もしステップ１１２５におけ
るテスト結果がＹＥＳならば付属の出力ポートはＤＲＳ
Ｔ　　ＥＸＴであり、条件付分岐点１１２６はその状態
をテストする。もしステップ１１２６におけるテスト結
果がＮｏならば状態（ＤＥＳＴ　　ＥＸＴ）は良好では
なく、制御はステップ１１０４（第１１図）に戻され、
かつ前記のようにパケットは統計ポート１１６に供給さ
れる。ステップ１１２６におけるテスト結果がＹＥＳな
らば状態（ＤＥＳＴ　　ＥＸＴ）は良好であり、条件付
分岐点１１２７は、ＤＥＳＴ　　ＥＸＴに割当てられた
出力ポートにおける待ち遅延が所定のしきい値を超えた
か、即ちＴＱＳＵＭ　　（ＤＥＳＴ　　　ＥＸＴ）＞Ｔ
Ｄ　　　（６）を判定するためにテストをする。ＴＤに
対しては、式（４）について前記と同一の条件が適用さ
れる。

もしステップ１１２７におけるテスト結果がＹＥＳなら
ば待ち遅延は余りにも長すぎて、制御はステップ１１０
４（第１１図）に戻され、かつ前記のようにパケットは
統計ポート１１６に供給される。もしステップ１１２７
におけるテスト結果がＮｏならば待ち遅延はしきい値Ｔ
Ｄより小さく、作業ブロック１１２８は出力ポートをパ
ケット搬送語内ノヒット位置ＶＣＩＤ　（１６）−ＶＣ
ＩＤ（１９）で指定されるところのＤＥＳＴ　　ＥＸＴ
であるように選択する。その後ステップ１１０５（第１
５図）はパケット出力情報を５ＢＵＳ上に書出し、一方
５ＢＵＳはその情報をＤＥＳＴ　　ＥＸＴに割当てられ
た適切な出力ポートに供給する。

次に制御はステップ１１０６に戻される。同様に、５Ｂ
ＵＳ上に書出されるパケット出力情報は代表例では、出
力ポードアドレスと、パケットのソース（ＳＲＣ）と、
ＳＲＣによって識別された対応の入力ポートのＲＡＭ内
のパケットのスターティングアドレス（ＳＡＤ）と、Ｔ
ＹＰＥフィールドと及びパケットの全長（Ｍ＋１）であ
るＷＯＲＤＣＯＵＮＴとを含む。

ステップ１１２Ｂ　（第１２図）に戻って、もしテスト
結果がＮｏならば一次出力ポートはＣＥＸＴではなく、
条件付分岐点１１２９は一次出力ポートがＤＥＳＴ　　
ＥＸＴであるかを判定するためにテストをする。もしス
テップ１１２９におけるテスト結果がＹＥＳならば、条
件付分岐点１１３０はＤＥＳＴ　　ＥＸＴに割当てられ
た出力ポートが制御（ＣＴＬ）かを判定するためにテス
トをする。同様に、これは間接アドレッシングの他の実
施例である。ステップ１１３０におけるテスト結果がＹ
ＥＳならば出力ポートは制御に割当てられ、プロセスは
ステップ１１１５に戻る。パケットが制御出力ポートま
たは統計ポート１１６のいずれに供給されるかを判定す
るために前記のようにステップ１１１５−１１１７の適
当なものが反復される。ステップ１１３０に戻って、も
しテスト結果がＮｏならばＤＥＳＴ　　ＥＸＴに割当て
られた出力ポートは制御ではなく、条件付き分岐点１１
３１（第１３図）はＤＥＳＴ　　ＥＸＴに割当てられた
出力ポートが条件ソース（ＣＳＲＣ）に割当てられたか
を判定するためにテストをする。同様に、これは間接ア
ドレッシングはこのノード内のポート割当てを知らない
遠隔ノードから伝送されるパケットに対してこのノード
内に適切な出力ポートを位置決めするのに使用される。

もしステップ１１３１におけるテスト結果がＮｏならば
ＤＥＳＴ　　ＥＸＴに割当てられた出力ポートは（、−
Ｓ　ＲＣではなく、制御はステップ１１２５に戻されか
つ前記のようにパケットがＤＥＳＴ　　ＥＸＴに割当て
られた出力ポートまたは統計ポート１１６のいずれに供
給されるべきかを判定するためにステップ１１２５−１
１２８の適当なものが反復される。もしステップ１１３
１におけるテスト結果がＹＥＳならば、前記のようにパ
ケットが条件付ソース即ち０ＰＳＲＣに割当てられた出
力ポートか、制御（ＣＴＬ）出力ポートかまたは統計出
力ポート１１６かのいずれに供給されるべきかを判定い
するためにステップ１１１９−１１２２及び１１１５−
１１１７の適当なものが反復される。

ステップ１１２９に戻って、もしテスト結果がＮｏなら
ば一次出力ポートはＤＥＳＴ　　ＥＸＴポートでなく、
条件付分岐点１１３２　（第１４図）は−吹出力が「真
」即ちこのノード内のＮ（Ｎ−１−８）個の実際の出力
ポートの１つであるかを判定するためにテストをする。

もしステップ１１３２におけるテスト結果がＮＯならば
制御はステップ１１０４に戻され、前記のようにパケッ
トは統計ポート１１６に供給される。ステップ１１３２
におけるテスト結果がＹＥＳならば一次出力ポートは真
であり、条件付分岐点１１３３は一次経路に割当てられ
た出力ポート１１０の１つの状態即ち５ＴＡＴＵＳ　（
Ｐ）をテストする。もし−吹出力ポートの状態が良好で
なければステップ１１３３のテスト結果はＮｏであり、
条件付分岐点１１３４は二次経路に割当てられた出力ポ
ートの状態即ち５ＴＡＴＵＳ　（Ｓ）をテストする。も
しステップ１１３４におけるテスト結果がＮｏならば制
御はステップ１１０４（第１１図）に戻され、前記のよ
うにパケットは統計ポート１１６に供給される。もしス
テップ１１３４におけるテスト結果がＹＥＳならば、条
件付分岐点１１３５は、待ち遅延即ち二次出力ポートか
ら伝送されるべきパケットワードの数がしきい値ＴＤを
超えたか、即ち ＴＱＳＵＭ　　（Ｓ）＞ＴＤ （７） を判定するためにテストをする。同様にＴＤの値は、パ
ケットが伝送中の遅延の許容量より多くを経験するよう
であれば、その伝送は統計ポート１１６において終了さ
れるようにセットされる゛。たとえばしきい値ＴＤの値
は、パケットが出力ポートから伝送される前に対応の入
力ポート１０４の１つの中のＲＡＭ内に重書きされるな
らばパケット伝送が終了されるようにセットされる。従
って遅延しきい値ＴＤは比較的高い値を有する。従って
、もしステップ１１３５におけるテスト結果がＹＥＳな
らば制御はステップ１０４（第１１図）に戻され、前記
のようにパケットは統計ポート１１６に供給される。ス
テップ１１３５におけるテスト結果がＮｏならば遅延は
許容され、条件付分岐点１１３６はパケットに対し以前
に代替経路が選択されたかを判定するためにテストする
。これは、パケットが受取られる入力ポート（ＳＲＣ）
でありかつ周知のシステムトポロジーであるパケットの
宛先（Ｄ　Ｅ　Ｓ　Ｔ）から容易に決定される。

同様に、もし伝送中にあまりに長すぎる遅延を経験する
ようであるならば経路を変更しないでも必要ならば以前
代替経路を選択されたパケットの伝送を終了することが
重要である。この様なパケットの伝送の終了は、いわゆ
る「消滅効果（１’ｕｎｅｒａＩ　ｅｆ’ｒｅｃｔ）　
Ｊが発生する可能性を減少する。周知のように、「消滅
効果」はシステム上の負荷が増加すると共にシステム内
の処理量を益々減少させる。従って、二次出力ポート内
の遅延が所定の最小許容再経路選択しきい値ＴＲＲを超
えたときに以前代替経路が選択されたパケットの伝送を
終了させることはシステムの「良好な」処理量の全体量
を増大する。従って、もしステップ１１３６におけるテ
スト結果がＮｏであるならばパケットには以前に代替経
路が選択されてなく、ステップ１１３７はパケットを伝
送するための第２の出力ポートを選択する。ステップ１
１０５はパケット出力情報を５ＢＵＳに書出し、次に制
御がステップ１１０６（第１１図）に戻される。もしス
テップ１１３６におけるテスト結果がＹＥＳならばパケ
ットには以前代替経路が選択されており、条件付分岐点
１１３８は、二次出力ポートにおける待ち遅延ＴＱＳＵ
Ｍ　（Ｓ）が所定の再経路選択しきい値ＴＲＲを超えた
か、即ち ＴＱＳＵＭ　（Ｓ）＞ＴＲＲ（８） を判定するためにテストをする。しきい値ＴＲＲは二次
出力ポートにおけるある最小伝送遅延間隔を表わし従っ
てもしパケットが二次出力ポートに供給されるとパケッ
トは伝送される前に最小遅延のみを経験するであろうと
いうことが注目される。

従って、もしステップ１１３８におけるテスト結果がＹ
ＥＳならば遅延は長すぎ、制御はステップ１１０４（第
１１図）へ戻されかつ前記のようにパケットは統計ポー
ト１１６へ戻される。ステップ１１３８におけるテスト
結果がＮｏならば遅延は許容可能であり、ステップ１１
３７はパケットを伝送するための二次出力ポートを選択
する、その後ステップ１１０５がパケット出力情報を５
ＢＵＳ上に書出させ、次に制御はステップ１１０６（第
１１図）に戻される。

ステップ１１３３（第１４図）に戻ると、もし−吹出力
ポートの５ＴＡＴＵＳが良好ならばＹＥＳの結果が得ら
れ、条件付分岐点１１３９は一次出力ポートにおける待
ち遅延しきい値ＴＤを超えたか、即ち ＴＱＳＵＭ　（Ｐ）＞ＴＤ　　　　　　　　（９）を判
定するためにテストをする。同様に、ＴＤに関する条件
は前記と同じである。もしステップ１１３９におけるテ
スト結果がＹＥＳならば制御は条件付分岐点１１４１に
移動される。ステップ１１３９におけるテスト結果がＮ
ｏならば制御は条件付分岐点１１４０（第１５図）へ移
動される。

条件付分岐点１１４１（第１４図）はパケットがいわゆ
るＴＹＰＥＩ即ち周期的パケットかどうかを判定するた
めにテストをする。これはビット位置ＴＹＰＥ　（１）
が論理１を含むかどうかを判定することによって達成さ
れる。もしその通りであるならばこのパケットは周期的
である。周期的パケットの伝送を終了することは好まし
くないのでこのテストは重要である。ステップ１１４１
におけるテスト結果がＮＯならばパケットは統計的であ
り、前記のようにステップ１１３４−１１３８及び１１
０４の適当なものが実行される。もしステップ１１４１
におけるテスト結果がＹＥＳならばパケットは周期的で
あり、条件付分岐点１１４２は、パケットＤＥＳＴに割
当てられた一次出力ポートが周期的パケットの伝送のた
めの予約間隔を有するか、即ち ＲＥＳＱＳＵＮ　　（Ｐ）＞Ｏ（１０）を判定するため
にテストをする。もしステップ１１４２におけテスト結
果がＹＥＳならば作業ブロック１１４３（第１５図）は
パケットを伝送するために一次出力ポートを選択する。

従って、作業ブロック１１０５は前記のようにパケット
出力情報を５ＢＵＳ上に書出させ、次に制御はステップ
１１０６（第１１図）に戻される。

ステップ１１４２におけるテスト結果がＮｏなならば、
条件付分岐点１１４４はバケツ）ＤＥＳＴに割当てられ
た二次出力ポートの状態即ち５ＴＡＴＵＳ　（Ｓ）をテ
ストする。もしステップ１１４４におけるテスト結果が
Ｎｏならば５ＴＡＴＵＳは良好ではなく、制御はステッ
プ１１０４（第１１図）に戻されかつ前記のようにパケ
ットは統計ポート１１６に供給される。もしステップ１
１４４におけるテスト結果がＹＥＳならばＳ　ＴＡＴＵ
Ｓ　（Ｓ）は良好であり、条件付分岐点１１４５はパケ
ットが最小遅延タイプであるかを判定するためにテスト
をする。このテストは、ビット位置ＴＹＰＥ　（４）を
間合わせてそれが論理１であるか否かを判定することに
よって達成される。論理１は、パケットがそれに割当て
られたサービスの最小遅延クラスを有することを示す。

周期的及び統計的パケットには最小遅延を要求するサー
ビスのクラスが割当て可能であることが注目される。

ステップ１１４５におけるテスト結果がＮＯならばパケ
ットは最小遅延タイプであり、制御はステップ１１０４
（第１１図）に戻されかつ前記のようにパケットは統計
ポートに供給される。もしステップ１１４５におけるテ
スト結果がＹＥＳならばパケットは最小遅延タイプであ
り、条件付分岐点１１４６は、パケットＤＥＳＴに割当
てられた二次出力ポートが周期的パケットの伝送のため
の予約間隔を有するか、即ち ＲＥＳＱＳＵＭ　（Ｓ）＞Ｏ’　　　　　　　（１１）
を判定するためにテストをする。もしステップ１１４６
におけるテスト結果がＹＥＳならば周期的パケットを伝
送するための予約間隔があり、制御はステップ１１３６
（第１５図）に戻されかつパケットを伝送するために二
次出力ポート１１６に供給されるかを判定するために前
記のようにステップ１１°３６−１１３８　（第１５図
）及び１１０４（第１１図）の適当なものが反復される
。一方ステップ１１０５はパケット出力情報を前記のよ
うに５ＢＵＳ上に書出させる。その後制御はステップ１
１０６（第１１図）に戻される。もしステツブ１１４６
におけるテスト結果がＮＯならば周期的パケットを伝送
するための予約期間が存在せず、制御はステップ１１３
５に戻されかつパケットを伝送するために二次出力ポー
トが選択されるかまたはパケットが統計ポート１１６に
供給されるかを判定するために前記のようにステップ１
１３５−１１３８及び１１０４の適当なものが反復され
る。一方ステップ１１ｏ５はパケット出力情報を５ＢＵ
Ｓ上に書出させる。次に制御はステップ１１０６（第１
１図）に戻される。

条件付分岐点１１４０（第１５図）もまた前記のように
パケットがＴＹＰＥＩ即ち周期的パケットであるかを判
定するためにテストをする。もしステップ１１４０にお
けるテスト結果がＹＥＳならばパケットは周期的であり
、条件付分岐点１１４７は、パケットＤＥＳＴに割当て
られた一次出力ポートが式（１０）に従って周期的パケ
ットの伝送のための予約間隔を有するかを判定するため
にテストをする。もしステップ１１４７におけるテスト
結果がＹＥＳならばステップ１１４３はパケットを伝送
する前に割当てられた一次出力ポートを選択し、ステッ
プ１１０５は前記のようにパケット出力情報を５ＢＵＳ
に書出しかつ制御はステップ１１０６　（第１１図）に
戻される。もしステップ１１４７におけるテスト結果が
ＮＯならば、条件付分岐点１１４８は前記のようにパケ
ットが最小遅延タイプであるかを判定するためにテスト
をする。ステップ１１４８におけるテスト結果がＮｏな
らば前記のようにステップ１１４３及び１１０５が実行
され、制御はステップ１１０６（第１１図）に戻される
。もしステップ１１４８におけるテスト結果がＹＥＳな
らば、条件付分岐点１１４９はパケットＤＥＳＴに割当
てられた二次出力ポートの状態すなわち５ＴＡＴＵＳ　
（Ｓ）をテストする。もしステップ１１４９におけるテ
スト結果がＮｏならば前記のようにステップ１１４３及
び１１０５が実行され、制御はステップ１１０６（第１
１図）に戻される。もしステップ１１４９におけるテス
ト結果がＹＥＳならば、条件付分岐点１１５０は、パケ
ットＤＥＳＴに割当てられた二次出力ポートが周期的パ
ケットの伝送のための予約間隔を有するかを式（１１）
に従って判定するためにテストをする。もしステップ１
１５０におけるテスト結果がＹＥＳならばステップ１１
３７がパケットを伝送するために二次出力ポートを選択
し、ステップ１１０５がパケット出力情報を５ＢＵＳに
書出しかつ制御がステップ１１０６（第１１図）に戻さ
れる。パケットを伝送するのに二次出力ポートは最小遅
延を有するのでこれが行われる。ステップ１１５０にお
けるテスト結果がＮｏならば、条件付分岐点１１５１は
本発明の態様により、−次及び二次出力ポートの各々に
おける実際の待ち遅延即ち伝送されるべきパケット情報
の量を、所定のしきい値ＴＡ及びパケットＤＥＳＴに割
当てられた一次及び二次経路間の遅延差ＤＤと比較する
ことによって、−次及び二次出力ポートのいずれがより
少ない遅延を有するかを判定するためにテストをする。

この関係は、ＴＱＳＵＭ　（Ｐ）−ＴＱＳＵＭ　（Ｓ）
＞ＴＡ＋ＤＤ　　　　　（１２） である。しきい値ＴＡの値は、遅延しきい値ＴＤより著
しく低い値となるように及びパケットが不必要には二次
経路に経路選択がなされないように選択される。これは
いわゆる「フユーネラル（ｆｕｎｅｒａｌ　；消滅）効
果」が発生する可能性を低減する。

同様に、「フユーネラル効果」とはパケットの代替経路
が選択されたためにネットワークの処理量が益々低下す
る結果となる条件をいう。従って、ネットワーク負荷が
増大すると共にシステムの「良好なＪ処理量が低減する
。ステップ１１５１におけるテスト結果がＮｏならば一
次出力ポート１１４３はパケットを伝送するために一次
出力、ポートを選択し、ステップ１１０５はパケット出
力情報を５ＢＵＳに書出しかつ制御はステップ１１０６
（−４１１図）に戻される。もしステップ１１５１にお
けるテスト結果がＹＥＳならば二次出力ポートはより少
ない遅延を有し、制御はステップ１１３６に戻されかつ
パケットを伝送するために二次出力ポートが選択される
かまたはパケットが統計ポート１１６に供給されるべき
かを判定するために前記のようにステップ１１３６−１
１３８及び１１０４の適当なものが反復される。その後
制御はステップ１１０６（第１１図）に戻される。

ステップ１１４０に戻って、もしテスト結果がＮｏなら
ばパケットは統計的であり、条件付分岐点１１５２は前
記のようにパケットが最小遅延タイプかを判定するため
にテストをする。もしステップ１１５２におけるテスト
結果がＮｏならば、パケットは最小遅延タイプではない
。ステップ１１４３はパケットを伝送するために一次出
力ポートを選択する、その後、ステップ１１０５はパケ
ット出力情報を５ＢＵＳに書出しかつ制御は再びステッ
プ１１０６（第１１図）に戻される。もしステップ１１
５２におけるテスト結果がＹＥＳならば統計的パケット
にサービスの最小遅延グレードが割当てられており、条
件付分岐点１１５３は二次出力ポートの状態すなわち５
ＴＡＴＵＳ　（Ｓ）をテストする。もしステップ１１５
３におけるテストの結果がＮｏならば５ＴＡＴＵＳ　（
Ｓ）は良好ではなく、ステップ１１４３はパケットを伝
送するために一次出力ポートを選択する。二次出力ポー
トが利用可能ではなく従って一次経路が最小遅延を有す
るであろうのでこれが行われる。同様に、ステップ１１
０５はパケット出力情報を５ＢＵＳに書出し、その後制
御はステップ１１０６に戻される。ステップ１１５３に
おけるテスト結果がＹＥＳなならば、条件付分岐点１１
５４は前記のように式（１２）により一次及び二次出力
ポートのいずれがより少ない遅延を有するかを判定する
ためにテストをする。もしステップ１１５４におけるテ
スト結果がＮｏならば一次出力ポートはより少ない遅延
を有し、ステップ１１４３はパケットを伝送するために
一次出力ポートを選択する。

同様に、ステップ１１６５はパケット出力情報を５ＢＵ
Ｓに書出し、その後制御はステップ１１０６に戻される
。もしステップ１１５４におけるテスト結果がＹＥＳな
らば二次出力ポートはより少ない遅延を有し、制御はス
テップ１１３６に転送されかつパケットを伝送するため
に、二次出力ポートが選択されるかまたはパケットが統
計ポート１１６に供給されるべきかを判定するために前
記のようにステップ１１３６−１１３８及び１１０４の
適当なものが反復される。その後、ステ、ツブ１１０５
はパケット出力情報を５ＢＵＳに書出し、次に制御はス
テップ１１０６に戻される。

［出力口、−力ルパケットインタフェース］出力ローカ
ルパケットインタフェース１１２−１乃至１１２−Ｙ（
第１図）は、出力ポート１１０−　（Ｘ＋１）乃至１１
０−　（Ｘ＋Ｙ）のそれぞれに、出力端末１１５−（Ｘ
＋１）乃至１１５−（Ｘ＋Ｙ）のそれぞれを経由して、
希望する特定の装置及び／または通信リンクに対してイ
ンタフェース結合させるのに使用される。前記のように
、インタフェース結合された装置及び／または通信リン
クは、パケタイザ１０５−１乃至１０５−Ｙ内で入力ロ
ーカルパケットインタフェース１０６によってインタフ
ェース結合されたものに対応する。インタフェース結合
される装置及び／または通信リンクの間には双方向通信
の必要があるのでこれが行われる。この目的のために、
出力ポート１１０−（Ｘ＋１）乃至１１０−（Ｘ＋Ｙ）
の各々はパケット情報を一時に１バイトずつパケットの
スタート（ＳＯＰ）信号と及び５ＴＵＦＦ信号と共に付
属の出力ローカルパケットインタフェース１１２の１つ
へ供給する。出力パケットインタフェース１１２の各々
はＥＮＡＢＬＥ　　０ＵＴ（可能化出力）信号をそれに
付属の出力ポート１１０の１つの供給する。ＥＮＡＢＬ
Ｅ　　ＯＵＴ信号はパケットバイト速度でありかつ付属
の出力ポートに対しては出力ローカルパケットインタフ
ェースがパケットバイトを受取る準備が完了しているこ
とを示す。出力ローカルパケットインタフェース１１２
の各々は、供給されたパケットをデパケタイジング（ｄ
ｅｐａｃｋｅｔｉｚｉｎｇ；パケットを戻す）しかつデ
バケタイジンクされた情報をインタフェース結合された
装置及び／または通信リンクに対する適切な信号フォー
マットで供給するための装置を含む。ＳＯＰ信号はパケ
ットが適切にパケタイジング可能なようにパケットのは
じめを示す。

５ＴＵＦＦ信号はパケットが無視可能かどうかを示す。

出力ローカルパケットインタフェース１１２の個々のも
のの中に含まれるべき装置はインタフェース結合される
特定の装置または通信リンクに依存しかつこれらは当業
者に周知のものであろつＯ ［ネットワーク］ 第１６図は本発明の態様を有利に使用可能なネットワー
クを簡易形式で示す。ネットワークを形成する要素間に
双方向通信が存在することが注目される。従って、構内
網１６０１及び１６０２と、いわゆる地域網（ローカル
ネットワーク）１６０３及び１６０４と及び高次階層網
１６０５とが示されている。公衆システムハイアラーキ
には僅か２つの階層しか示されていないが、全体ネッワ
ーク内には必要性及び希望に応じて任意の数の階層が使
用可能であることが当業者には明らかであろう。構内網
１６０１及び１６０２の各々は、本発明の態様を含む多
数の交換及びアクセスパケ・ソト網ノードを含んでよい
。例えば構内網１６０１及び１６０２は特定の搬送網ユ
ーザのものでもよくかつ地理的に分散した場所に配置さ
れてもよい。

構内網内で発生されるブロードバンドパケットハパケッ
ト網ノード１００に関して記載されかつ公衆システム内
で使用されるネットワーク内で使用されるものと同一で
ある。特定の構内網には、そのパケットを識別しかつ伝
送される他の全ての情報に対してトランスベアレンジを
提供するために固有の基準コード語が割当てられている
。構内網１６０１及び他の装置及び／または通信リンク
に供給されたりまたはそれから供給されたりするブロー
ドバンドパケットはアクセスパケットワードノード（Ａ
Ｎ）１６０６に供給される。一方アクセスノード１６０
６は地域網１６０３内の交換パケット網ノード（ＳＮ）
にパケットを供給したり及び交換パケット網ノード（Ｓ
Ｎ）からパケットを受取ったりする。前記のように、構
内網１６０１からのパケット及び他のインタエース結合
装置からの信号は情報として現れかつアクセスノード１
６０６内のパケタイザによりブロードバンドパケットに
フォーマット化される。これらのブロードバンドパケッ
トは地域網１６０３に割当てられた固有の基準コード語
Ｘｒｅｒを用いて発生される。

地域網１６０３内のパケットは幾つかの交換ノード（Ｓ
Ｎ）を通過してもよくまたはアクセスノード１６０６あ
るいは幾つかの他のアクセスノード（図示なし）を経由
して、地域網１６０３とインタフェース結合をなす幾つ
かの他の装置、ネットワークまたは伝送施設に供給され
てもよい。もしパケットがある他の地域網例えばネット
ワーク１６０４に向けられるならば、パケットはゲート
ウェイノード１６０７を経由して高次階層網１６０５へ
及びその中の交換ノード（ＳＮ）へ供給されよう。ゲー
トウェイ１６０７において、各パケットに対し、高次階
層網に割当てられた固有の基準語を用いて発生された新
たな搬送語が付加される。

この付加は、パケットに他の搬送語を単に追加すること
によりまたは以前の搬送語を剥脱したゲートウェイノー
ド１６０７内で発生された新しい搬送語を追加すること
により達成可能である。同様に、もしパケットが高次階
層網１６０５から地域網１６０３へ供給されつつあるな
らば、ゲートウェイノード１６０７は付加されている高
次階層網の搬送語を剥脱するかまたは、もし搬送語が交
換されているならば高次階層網搬送語を脱落して地域網
１６０３に割当てられた基準コード語Ｘｒ８ｒを用いて
発生された搬送語を追加するであろう。

高次階層網１６０５内において伝送されるパケットがも
し地域網１６０４に向けられるならば、パケットはゲー
トウェイノード１６０８を経由して地域網１６０４に供
給される。ゲートウェイノード１６０８はゲートウェイ
ノード１６０７と同じ機能を実行する。地域網１６０４
内においてパケットは１つ以上の交換ノードを経由して
アクセスノード１６０９に供給される。アクセスノード
１６０９はパケットに供給する。特定の装置、伝送施設
または構内網１６０２に供給する。同様に、構内網１６
０２に向けられたパケットは、構内網搬送ユーザに割当
てられた固有の基準コード語ｘｒｅｒを用いることによ
り発生された搬送語を含む。従って、パケットは構内網
１６０２内において認識されるであろう。従って、構内
網パケットは固有の基準コード語を用いて容易に識別可
能でありかつ構内網パケットをトランスペアレントベー
スでブロードバンドパケット網ハイアラーキ内をさらに
伝送させることがわかる。

上記の説明は、本発明の一実施例に関するもので、この
技術分野の当業者であれば、本発明の種々の変形例が考
え得るが、それらはいずれも本発明の技術的範囲の包含
される。

【図面の簡単な説明】

第１図は、本発明の態様を含むパケット網ノードの簡易
ブロック線図形式で示した詳細図；第２図は、本発明の
態様を示すパケットフォーマットを示した図； 第３図は本発明の態様を記載するのに有用なパケット搬
送語すなわちヘッダ（見出し）を示したグラフ図： 第４図は、本発明の態様を含むパケット搬送語を示した
図； 第５図は、第１図のパケット相互接続１０３内で使用さ
れる入力ポート１０４の簡易ブロック線図形式で示した
詳細図； 第６図は、第５図の入力ポート１０４を制御するときに
制御部５０４において実行される作業を示す流れ図； 第７図は、第１図のパケット相互接続１０３内で使用さ
れる出力ポート１１０の簡易ブロック線図形式で示した
詳細図； 第８図は、第１図のパケット相互接続１０３および 第７図の出力ポート１１０の作動を説明するのに有用な
タイミング線図のシーケンスを示した図；第９図は第１
図のパケット相互接続１０３および第７図の出力ポート
１１０の作動を説明するのに同様に有用なタイミング線
図の他のシーケンスを示した図； 第１０図は第７図にしめした出力ポートｌｌＯ内に使用
される予約率計算器７１６を簡易ブロック線図形式で示
した詳細図； 第１１図、第１２図、第１３図、第１４図および第１５
図は、Ａ−ＡＳＢ−Ｂ、Ｃ−Ｃ５Ｄ−Ｄ。 Ｅ−ＥＳＦ−ＦＳＧ−Ｇ、Ｈ−ＨＳＩ−ＩＳＪ−ＪＳＫ
−におよびＬ−Ｌを接続したときに第１図のパケット相
互接続１０３内のスケジューラ１１３によって実行され
る操作を示す流れ図；および第１６図は本発明の態様を
含むパケット網ノード１００が有利に使用可能なパケッ
ト網装置を示す。 １１１−１ないし１１１−Ｘないし１１２−Ｙ・・・情
報パケットを出力としてインタフェース結合させるため
の手段 ７０１・・・出力情報取得手段 ７０２・・・第１の待ち手段 ７０５・・・第２の待ち手段 ７０６・・・パケットの制御可能供給手段７１１・・・
スケジュール化サービスタイム発生手段 ７１６・・・予約率発生手段 １１５ ６／１５ ８１１５ １１５ ０１１５ ＦＩ（３，１１ ｒ：′Ｉｎ １′１ １２／Ｉ５ 第１２日Ｈよｐ１１３図幼゛ら ≧１５のへ ゐ１１図へ

Claims (9)

【特許請求の範囲】
1. （１）複数の入力ポートと； パケットを前記入力ポートへインタェース結合させる手
   段と； 出力としてパケット情報を供給する複数の出力ポートと
   ； 前記出力ポートをメディヤ（媒体）にインタフェース結
   合させる手段と； パケット搬送情報を前記複数の入力ポートから取得し、
   パケット出力情報を前記複数の出力ポートに供給する第
   １手段と； 前記複数の入力ポートと前記複数の出力ポートとに接続
   されて、アドレスを前記出力ポートから前記入力ポート
   に供給するアドレスバス手段と；前記複数の入力ポート
   と前記複数の出力ポートに接続されてパケット情報を前
   記入力ポートから前記出力ポートに供給するデータバス
   手段と；を含むパケットスイッチにおいて： 前記複数の入力ポートの各々が、 入接続パケット情報を所定のアドレスを有する記憶装置
   内に記憶するアドレス可能記憶手段と、前記アドレス可
   能記憶手段内に記憶されている個々のパケットに対する
   パケット搬送情報を出力として供給する手段と；を含み
   、 前記複数の出力ポートの各々が 出力として前記出力ポートから供給されるように識別さ
   れたパケットを取得するために前記第１手段からパケッ
   ト出力情報を取得する第２手段と、その中に記憶されて
   いるパケット情報を前記データバス手段を経由して取得
   する為に、前記取得されたパケット出力情報に応答して
   前記複数の入力ポートの１つの中の前記アドレス可能記
   憶手段の１つの中の記憶位置のアドレスを前記アドレス
   バス上に供給する手段と、 前記取得されたパケット情報を出力として供給する手段
   と、 を含むことを特徴とするパケットスイッチ。
2. （２）前記第１手段と前記複数の出力ポートとに接続さ
   れていて前記パケット出力情報を前記複数の出力ポート
   に供給するスケジューラバス手段をさらに含み、 前記第１手段が、前記複数の入力ポート内の前記アドレ
   ス可能記憶手段内に記憶されている任意のパケットが前
   記複数の特定出力ポートによって出力として供給される
   ようにスケジュール化し、前記スケジュール化されたパ
   ケットに対するパケット出力情報を前記スケジューラバ
   ス手段を経由して前記複数の出力ポートに供給する手段
   を含むことを特徴とする請求項１記載のパケットスイッ
   チ。
3. （３）前記複数の入力ポートの各々と前記パケット搬送
   情報を前記スケジュール化手段に供給する前記スケジュ
   ール化手段とに接続されている搬送バス手段をさらに含
   み、 前記スケジュール化手段が、前記パケット搬送情報に応
   答して前記複数の出力ポートによって出力として供給さ
   れるように、前記記憶されているパケットをスケジュー
   ル化することを特徴とする請求項２記載のパケットスイ
   ッチ。
4. （４）前記パケットの各々が多数のパケットワードを含
   み、 前記パケット搬送情報が特に、対応パケットのパケット
   ワード長さと前記複数の入力の１つの中の前記アドレス
   可能記憶手段の１つの中に前記対応パケットの第１のワ
   ードを記憶している記憶位置のアドレスとを含み、前記
   アドレスがパケットスターティングアドレスとして識別
   されることを特徴とする請求項３記載のパケットスイッ
   チ。
5. （５）前記スケジュール化手段が、前記複数の出力ポー
   トに出力として供給されるべき特定のパケットを記憶す
   る入力ポートを決定しかつ識別することを特徴とする請
   求項４記載のパケットスイッチ。
6. （６）前記スケジュール化手段が特に、対応パケットが
   出力としてそこから供給されるべき前記複数の出力ポー
   トを識別する第１の表示値と、出力として供給されるべ
   き前記対応パケットがそこに記憶されている前記複数の
   入力ポートの１つを識別する第２の表示値と、前記対応
   パケットの長さと前記対応パケットのスターテイングア
   ドレスとをパケット出力情報として供給することを特徴
   とする請求項５記載のパケットスイッチ。
7. （７）前記複数の出力ポートの各々内のアドレスを供給
   する手段が、前記取得されたパケット出力情報に応答し
   て前記アドレスバス手段を経由して前記パケットスター
   ティングアドレスを前記第２の表示値によって識別され
   た前記複数の入力ポートの１つに供給し、これにより前
   記データバス手段を経由して前記パケットスターティン
   グアドレスによって識別された前記アドレス可能記憶手
   段の記憶位置内に記憶されているパケットワードを取得
   するアドレス手段と、前記パケット長さに応答して前記
   対応パケットに対する前記全数のパケットワードが出力
   として供給を終了するまで一時に１記憶位置アドレスず
   つ前記アドレス手段のカウントを増加させる手段と、 を含むことを特徴とする請求項６記載のパケットスイッ
   チ。
8. （８）前記複数の出力ポートを他の装置にインタフェー
   ス結合させるために、１対１対応ベースで付属された複
   数の出力インタフェース結合手段であって、前記出力イ
   ンタフェース結合手段の各々が、前記出力インタフェー
   ス結合手段が前記付属の出力ポートからパケット情報を
   受取る準備が完了していることを指示する各可能化信号
   を発生する手段を含むところの複数の出力インタフェー
   ス結合手段をさらに含み、 前記複数の出力ポートの各々が前記可能化信号に応答し
   て前記パケット情報を前記付属の出力インタフェース結
   合手段に供給する手段をさらに含むことを特徴とする請
   求項７記載のパケットスイッチ。
9. （９）前記パケットワードの各々は所定数のバイトを含
   み：ここで前記出力インタフェース結合手段によって発
   生される前記可能化信号の各々が、前記出力インタフェ
   ース結合手段が前記付属の出力ポートから１バイトのパ
   ケット情報を受取る準備が完了していることを指示し； 前記複数の出力ポートの各々内の前記出力手段が前記付
   属の出力インタフェース結合手段からの前記可能化信号
   に応答して出力として１バイトのパケット情報を供給す
   ることを特徴とする請求項８記載のパケットスイッチ。