JPH0313184A - 時間伸長回路 - Google Patents
時間伸長回路Info
- Publication number
- JPH0313184A JPH0313184A JP1148930A JP14893089A JPH0313184A JP H0313184 A JPH0313184 A JP H0313184A JP 1148930 A JP1148930 A JP 1148930A JP 14893089 A JP14893089 A JP 14893089A JP H0313184 A JPH0313184 A JP H0313184A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- synchronization
- circuit
- timing pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は送信側で時間圧縮されて伝送されるＭＵＳＥ
信号をもとのハイビジョン信号に再生する受信機の時間
伸長回路に関するものである。
信号をもとのハイビジョン信号に再生する受信機の時間
伸長回路に関するものである。
ＭＵＳＥ信号はハイビジョンベースバンド信号と水平ブ
ランキング率が異なり、１水平期間にベースバンド信号
の約１１／１２の映像信号しか伝送できない。そこで、
ＭＩＪＳＥ方式ではｌ水平期間の映像信号を送信側で１
１／１２に時間圧縮し、受信機側で１２／１１に時間伸
長することで、ベースバンド信号と同じ情報量の映像信
号をハイビジョンモニタに映し出すことが提案されてい
る。
ランキング率が異なり、１水平期間にベースバンド信号
の約１１／１２の映像信号しか伝送できない。そこで、
ＭＩＪＳＥ方式ではｌ水平期間の映像信号を送信側で１
１／１２に時間圧縮し、受信機側で１２／１１に時間伸
長することで、ベースバンド信号と同じ情報量の映像信
号をハイビジョンモニタに映し出すことが提案されてい
る。
このとき、受信機側で時間伸長させる方法としてはデイ
スプレィの水平偏向幅を切り換えることにより対応する
ことが考えられる。
スプレィの水平偏向幅を切り換えることにより対応する
ことが考えられる。
この−船釣な構成例を第４図に示す。
１はＭＵＳＥ信号の入力端子、２は入力端子１に到来す
るアナログ信号をディジタル信号に変換するＡ／Ｄ変換
部、９はＡ／Ｄ変換部２の出力を入力とする同期・タイ
ミングパルス発生回路、３はＡ／Ｄ変換部２の出力と同
期・タイミングパルス発生回路９の出力を入力とするＭ
ＵＳＥデコード部、５はＭＵＳＥデコード部３のＲ信号
出力を入力とするＤ／Ａ変換部、６はＭＵＳＥデコード
部３のＧ信号出力を入力とするＤ／Ａ変換部、７はＭＵ
ＳＥデコード部３のＢ信号出力を入力とするＤ／Ａ変換
部、８はＤ／Ａ変換部５．６．７の出力を入力とするビ
デオ回路、１０は同期・タイミングパルス発生回路９の
出力を入力とする同期回路、１１は同期回路ｌＯの出力
と同期・タイミングパルス発生回路９の出力を入力とす
る偏向回路、１２はビデオ回路８の出力と偏向回路１１
の出力を入力とするハイビジョンデイスプレィである。
るアナログ信号をディジタル信号に変換するＡ／Ｄ変換
部、９はＡ／Ｄ変換部２の出力を入力とする同期・タイ
ミングパルス発生回路、３はＡ／Ｄ変換部２の出力と同
期・タイミングパルス発生回路９の出力を入力とするＭ
ＵＳＥデコード部、５はＭＵＳＥデコード部３のＲ信号
出力を入力とするＤ／Ａ変換部、６はＭＵＳＥデコード
部３のＧ信号出力を入力とするＤ／Ａ変換部、７はＭＵ
ＳＥデコード部３のＢ信号出力を入力とするＤ／Ａ変換
部、８はＤ／Ａ変換部５．６．７の出力を入力とするビ
デオ回路、１０は同期・タイミングパルス発生回路９の
出力を入力とする同期回路、１１は同期回路ｌＯの出力
と同期・タイミングパルス発生回路９の出力を入力とす
る偏向回路、１２はビデオ回路８の出力と偏向回路１１
の出力を入力とするハイビジョンデイスプレィである。
次に動作について説明する。
入力端子１には送信側で水平方向に１１／１２に時間圧
縮されたアナログ量のＭＵＳＥ信号が到来する。入力端
子１に入力された信号はＡ／Ｄ変換部２でディジタル量
の信号に変換される。Ａ／Ｄ変換部２の出力は同期・タ
イミングパルス発生回路９に入力され、同期・タイミン
グパルス発生回路９からＭＵＳＥデコード部３にクロッ
クやタイミングパルスが供給される。また、Ａ／Ｄ変換
部２の出力はＭＵＳＥデコード部３に入力される。
縮されたアナログ量のＭＵＳＥ信号が到来する。入力端
子１に入力された信号はＡ／Ｄ変換部２でディジタル量
の信号に変換される。Ａ／Ｄ変換部２の出力は同期・タ
イミングパルス発生回路９に入力され、同期・タイミン
グパルス発生回路９からＭＵＳＥデコード部３にクロッ
クやタイミングパルスが供給される。また、Ａ／Ｄ変換
部２の出力はＭＵＳＥデコード部３に入力される。
ＭＵＳＥデコード部３はＡ／Ｄ変換部２の出力をディジ
タル処理して水平方向に１１／１２に時間圧縮されたデ
ィジタル量のハイビジョン信号として再生し、Ｒ，Ｇ、
Ｂ３系統を出力する。ＭＵＳＥデコード部３のＲ，Ｇ、
８３つの出力はそれぞれＤ／Ａ変換部５，６．７でアナ
ログ量の信号に変換され、ビデオ回路８の入力となる。
タル処理して水平方向に１１／１２に時間圧縮されたデ
ィジタル量のハイビジョン信号として再生し、Ｒ，Ｇ、
Ｂ３系統を出力する。ＭＵＳＥデコード部３のＲ，Ｇ、
８３つの出力はそれぞれＤ／Ａ変換部５，６．７でアナ
ログ量の信号に変換され、ビデオ回路８の入力となる。
ビデオ回路８はＤ／Ａ変換部５〜７の出力を増幅してハ
イビジョンデイスプレィ１２に送る。また、同期・タイ
ミングパルス発生回路９は同期回路１０に同期信号を出
力するとともに、偏向回路１１に入力がＭＵＳＢ信号で
あることを示す制御信号（以下ＭＵＳＥｌＩＪｍ信号と
称する）を出力する。同期回路１０は入力を水平同期信
号と垂直同期信号に分離して偏向回路１１に送る。偏向
回路１１では同期回路１０から出力された水平・垂直同
期信号と同期・タイミングパルス発生回路９の出力ＭＵ
ＳＥ判定信号からビデオ回路８の入力信号がＭＵＳＥ信
号かベースバンド信号かを判定し、それぞれに合わせて
水平偏向電流を切り換える。
イビジョンデイスプレィ１２に送る。また、同期・タイ
ミングパルス発生回路９は同期回路１０に同期信号を出
力するとともに、偏向回路１１に入力がＭＵＳＢ信号で
あることを示す制御信号（以下ＭＵＳＥｌＩＪｍ信号と
称する）を出力する。同期回路１０は入力を水平同期信
号と垂直同期信号に分離して偏向回路１１に送る。偏向
回路１１では同期回路１０から出力された水平・垂直同
期信号と同期・タイミングパルス発生回路９の出力ＭＵ
ＳＥ判定信号からビデオ回路８の入力信号がＭＵＳＥ信
号かベースバンド信号かを判定し、それぞれに合わせて
水平偏向電流を切り換える。
第５図はベースバンド信号とＭＵＳＥ信号それぞれの場
合の映像信号波形と水平偏向電流波形を表わしている。
合の映像信号波形と水平偏向電流波形を表わしている。
第５図（ａ）にベースバンド信号の場合を示し、第５図
（ｂ）にＭＵＳＥ信号の場合を示している。ＭＵＳＥ信
号の場合、水平偏向電流の値をベースバンド信号の値よ
り大きくすることで水平偏向幅を広げてハイビジロンデ
イスプレィ１２への表示を水平方向に１２／１１に時間
伸長している。
（ｂ）にＭＵＳＥ信号の場合を示している。ＭＵＳＥ信
号の場合、水平偏向電流の値をベースバンド信号の値よ
り大きくすることで水平偏向幅を広げてハイビジロンデ
イスプレィ１２への表示を水平方向に１２／１１に時間
伸長している。
従来の時間伸長回路においては水平偏向幅を切り換えて
対応する方法は以上のように構成されているので、ＭＵ
ＳＥ判定信号を必要とし、偏向回路においては水平偏向
電流を切り換えることが必要で回路が複雑になり、また
、それぞれの偏向幅に合わせて色ずれ等の調整をする必
要があり、調整が複雑になる等の問題点があった。
対応する方法は以上のように構成されているので、ＭＵ
ＳＥ判定信号を必要とし、偏向回路においては水平偏向
電流を切り換えることが必要で回路が複雑になり、また
、それぞれの偏向幅に合わせて色ずれ等の調整をする必
要があり、調整が複雑になる等の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、偏向回路の切り換えやＭＵＳＥ判定信号が不
要な時間伸長回路を提供することを目的とする。
たもので、偏向回路の切り換えやＭＵＳＥ判定信号が不
要な時間伸長回路を提供することを目的とする。
この発明に係る時間伸長回路は水平方向に１１／１２に
時間圧縮されたＭＵＳＥ信号をディジタル量の信号に変
換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力信号から
クロックやタイミングパルスを発生する同期・タイミン
グパルス発生回路と、該Ａ／Ｄ変換器の信号と該同期−
・タイミングパルス発生回路の出力信号から水平方向に
１１／１２に時間圧縮されたディジタル量のＲＧＢのハ
イビジョン信号を再生するＭＵＳＥデコード部を備えた
ハイビジョン受信機において、該ＭＵｓＥデコード部の
ＲＧＢ出力信号をそれぞれ入力とする３つのラインメモ
リと、上記同期・タイミングパルス発生回路の出力信号
を入力信号とし、３つのラインメモリにＲＧＢ信号を水
平方向に１２／１１に時間伸長させる制御信号を出力す
るクロック同期回路とを設け、かつ、このクロック同期
回路を同期・タイミングパルス発生回路の出力信号をカ
ウントするとともに１フレーム期間毎にリセットされる
水平カウンタと位相比較器とループフィルタと電圧制御
発振器と該電圧制御発振器の出力信号をカウントする水
平カウンタとから構成するようにしたものである。
時間圧縮されたＭＵＳＥ信号をディジタル量の信号に変
換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力信号から
クロックやタイミングパルスを発生する同期・タイミン
グパルス発生回路と、該Ａ／Ｄ変換器の信号と該同期−
・タイミングパルス発生回路の出力信号から水平方向に
１１／１２に時間圧縮されたディジタル量のＲＧＢのハ
イビジョン信号を再生するＭＵＳＥデコード部を備えた
ハイビジョン受信機において、該ＭＵｓＥデコード部の
ＲＧＢ出力信号をそれぞれ入力とする３つのラインメモ
リと、上記同期・タイミングパルス発生回路の出力信号
を入力信号とし、３つのラインメモリにＲＧＢ信号を水
平方向に１２／１１に時間伸長させる制御信号を出力す
るクロック同期回路とを設け、かつ、このクロック同期
回路を同期・タイミングパルス発生回路の出力信号をカ
ウントするとともに１フレーム期間毎にリセットされる
水平カウンタと位相比較器とループフィルタと電圧制御
発振器と該電圧制御発振器の出力信号をカウントする水
平カウンタとから構成するようにしたものである。
この発明においては、以上のような構成により水平方向
に時間圧縮されたＭＵＳＥ信号をディジタル信号処理で
水平方向に時間伸長して再生するようにしたので、ＭＵ
ＳＥ判定信号が不必要となるとともに偏向電流を切り換
える必要がなくなる。
に時間圧縮されたＭＵＳＥ信号をディジタル信号処理で
水平方向に時間伸長して再生するようにしたので、ＭＵ
ＳＥ判定信号が不必要となるとともに偏向電流を切り換
える必要がなくなる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による時間伸長回路をブロッ
ク図を示しており、図において、１．２は第４図の従来
例と同じである。９はＡ／Ｄ変換部２の出力を入力とす
る同期・タイミングパルス発生回路、３はＡ／Ｄ変換部
２の出力と同期・タイミングパルス発生回路９の出力を
入力とするＭＵＳＥデコード部、４はＭＵＳＥデコード
部３の３つの出力を入力とする時間伸長回路である。５
は時間伸長回路４のＲ信号出力を入力とするＤ／Ａ変換
部、６は時間伸長回路４のＧ信号出力を入力とするＤ／
Ａ変換部、７は時間伸長回路４のＢ信号出力を入力とす
るＤ／Ａ変換部、８はＤ／Ａ変換器５．６．７の出力を
入力とするビデオ回路である。１０は同期・タイミング
パルス発生回路９の出力を入力とする同期回路、１１は
同期回路１０の出力を入力とする偏向回路、１２はビデ
オ回路８の出力と偏向回路１１の出力を入力とするハイ
ビジョンデイスプレィである。
ク図を示しており、図において、１．２は第４図の従来
例と同じである。９はＡ／Ｄ変換部２の出力を入力とす
る同期・タイミングパルス発生回路、３はＡ／Ｄ変換部
２の出力と同期・タイミングパルス発生回路９の出力を
入力とするＭＵＳＥデコード部、４はＭＵＳＥデコード
部３の３つの出力を入力とする時間伸長回路である。５
は時間伸長回路４のＲ信号出力を入力とするＤ／Ａ変換
部、６は時間伸長回路４のＧ信号出力を入力とするＤ／
Ａ変換部、７は時間伸長回路４のＢ信号出力を入力とす
るＤ／Ａ変換部、８はＤ／Ａ変換器５．６．７の出力を
入力とするビデオ回路である。１０は同期・タイミング
パルス発生回路９の出力を入力とする同期回路、１１は
同期回路１０の出力を入力とする偏向回路、１２はビデ
オ回路８の出力と偏向回路１１の出力を入力とするハイ
ビジョンデイスプレィである。
次に動作について説明する。
入力端子１には送信側で水平方向に１１／１２に時間圧
縮されたアナログ量のＭＵＳＥ信号が到来する。入力端
子１に入力された信号はＡ／Ｄ変喚部２でディジタル量
の信号に変換される。Ａ／Ｄ変換部２の出力は同期・タ
イミングパルス発生回路９に入力され、同期・タイミン
グパルス発生回路９からＭＵＳＥデコード部３にクロッ
クやタイミングパルスが供給される。またＡ／Ｄ変換部
２の出力はＭＵＳＥデコード部３に入力される。
縮されたアナログ量のＭＵＳＥ信号が到来する。入力端
子１に入力された信号はＡ／Ｄ変喚部２でディジタル量
の信号に変換される。Ａ／Ｄ変換部２の出力は同期・タ
イミングパルス発生回路９に入力され、同期・タイミン
グパルス発生回路９からＭＵＳＥデコード部３にクロッ
クやタイミングパルスが供給される。またＡ／Ｄ変換部
２の出力はＭＵＳＥデコード部３に入力される。
ＭＵＳＥデコード部３はＡ／Ｄ変換部２の出力をディジ
タル処理して、水平方向に１１／１２に時間圧縮された
ディジタル量のハイビジョン信号として再生し、Ｒ，Ｇ
、Ｂ３系統を出力する。ＭＵＳＥデコード部３の出力は
時間伸長回路４に入力され、水平方向に１２／１１に時
間伸長されて出力される。
タル処理して、水平方向に１１／１２に時間圧縮された
ディジタル量のハイビジョン信号として再生し、Ｒ，Ｇ
、Ｂ３系統を出力する。ＭＵＳＥデコード部３の出力は
時間伸長回路４に入力され、水平方向に１２／１１に時
間伸長されて出力される。
第２図は時間伸長回路４の構成を示しており、図におい
て、１３〜１５はラインメモリ、１６はクロック同期回
路である。ＭＵＳＥデコード部３のＲ，Ｇ、Ｂの３つの
出力はそれぞれラインメモリ１３，１４．１５で１２／
１１に時間伸長される。このときのメモリの制御はクロ
ック同期回路１６の信号で行われる。
て、１３〜１５はラインメモリ、１６はクロック同期回
路である。ＭＵＳＥデコード部３のＲ，Ｇ、Ｂの３つの
出力はそれぞれラインメモリ１３，１４．１５で１２／
１１に時間伸長される。このときのメモリの制御はクロ
ック同期回路１６の信号で行われる。
次に、クロック同期回路の構成を第３図に示す。
同期・タイミングパルス発生回路９から出力されるクロ
ックはＭＵＳＥデコード部３の出力データの伝送レート
と同じ周波数で水平同期している。
ックはＭＵＳＥデコード部３の出力データの伝送レート
と同じ周波数で水平同期している。
水平カウンタ１７は同期・タイミングパルス発生回路９
のクロックをカウントする。また、水平カウンタ１８は
電圧制御発振器（以下ＶＣＯと称する）２１の出力のク
ロックをカウントする。水平カウンタ１７．１Ｂには予
め１水平走査期間のサンプル数が設定されていて、水平
カウンタ１８の設定値は水平カウンタ１７の１１／１２
倍になっている。水平カウンタ１７の出力と水平カウン
タ１８の出力は位相比較器１９に入力され、１水平走査
期間毎に位相比較される０位相比較器１９の出力はルー
プフィルタ２０で積分されＶＣＯ２１の制御電圧となる
。クロック同期回路１６のループが安定すると、ＶＣＯ
２１の出力に水平に同期したクロックで、周波数が同期
・タイミングパルス発生回路９のクロックの１１／ｌ
２であるクロックが得られる。そこで、ラインメモリ１
３，１４．１５の書き込みクロックには同期・タイミン
グパルス発生回路９から出力されるクロックを、リセッ
トには水平カウンタ１７から得られるリセットパルスを
用いる。同様に、ラインメモリ１３゜１４．１５の読み
出しクロックには２１から出力されるクロックを、リセ
ットには水平カウンタ１８から得られるリセットパルス
を用いる。また安定に同期がかかるようにするために、
水平カウンタ１７を同期・タイミングパルス発生回路９
から出力されるフレームパルスでリセットする。従って
、ＭＵＳＥデコード部３の出力データは１３゜１４．１
５の読み出しクロックが書き込みクロックの１１／１２
の周波数であることにより、水平方向に１２／１１に時
間伸長される。時間伸長回路４のＲ，Ｇ、 Ｂの３つの
出力はそれぞれＤ／Ａ変換部５．６．７でアナログ量の
信号に変換され、ビデオ回路８の入力となる。ビデオ回
路８はＤ／Ａ変換器５〜７の出力を増幅してハイビジョ
ンデイスプレィ１２に送る。また同期・タイミングパル
ス発生回路９の出力の同期信号は同期回路１０の入力と
なる。同期回路１０では水平同期・垂直同期の信号が分
離されて偏向回路１１に送られる。
のクロックをカウントする。また、水平カウンタ１８は
電圧制御発振器（以下ＶＣＯと称する）２１の出力のク
ロックをカウントする。水平カウンタ１７．１Ｂには予
め１水平走査期間のサンプル数が設定されていて、水平
カウンタ１８の設定値は水平カウンタ１７の１１／１２
倍になっている。水平カウンタ１７の出力と水平カウン
タ１８の出力は位相比較器１９に入力され、１水平走査
期間毎に位相比較される０位相比較器１９の出力はルー
プフィルタ２０で積分されＶＣＯ２１の制御電圧となる
。クロック同期回路１６のループが安定すると、ＶＣＯ
２１の出力に水平に同期したクロックで、周波数が同期
・タイミングパルス発生回路９のクロックの１１／ｌ
２であるクロックが得られる。そこで、ラインメモリ１
３，１４．１５の書き込みクロックには同期・タイミン
グパルス発生回路９から出力されるクロックを、リセッ
トには水平カウンタ１７から得られるリセットパルスを
用いる。同様に、ラインメモリ１３゜１４．１５の読み
出しクロックには２１から出力されるクロックを、リセ
ットには水平カウンタ１８から得られるリセットパルス
を用いる。また安定に同期がかかるようにするために、
水平カウンタ１７を同期・タイミングパルス発生回路９
から出力されるフレームパルスでリセットする。従って
、ＭＵＳＥデコード部３の出力データは１３゜１４．１
５の読み出しクロックが書き込みクロックの１１／１２
の周波数であることにより、水平方向に１２／１１に時
間伸長される。時間伸長回路４のＲ，Ｇ、 Ｂの３つの
出力はそれぞれＤ／Ａ変換部５．６．７でアナログ量の
信号に変換され、ビデオ回路８の入力となる。ビデオ回
路８はＤ／Ａ変換器５〜７の出力を増幅してハイビジョ
ンデイスプレィ１２に送る。また同期・タイミングパル
ス発生回路９の出力の同期信号は同期回路１０の入力と
なる。同期回路１０では水平同期・垂直同期の信号が分
離されて偏向回路１１に送られる。
偏向回路１１は同期回路１０の出力から水平偏向電流、
垂直偏向電流を決定してハイビジョンデイスプレィ１２
に出力する。偏向回路１１の出力の水平偏向電流はハイ
ビジョンベースバンド信号の水平偏向幅に合わせである
。ハイビジランデイス・プレイ１２はビデオ回路８の出
力信号を偏向回路１１の出力電流に合わせて表示する。
垂直偏向電流を決定してハイビジョンデイスプレィ１２
に出力する。偏向回路１１の出力の水平偏向電流はハイ
ビジョンベースバンド信号の水平偏向幅に合わせである
。ハイビジランデイス・プレイ１２はビデオ回路８の出
力信号を偏向回路１１の出力電流に合わせて表示する。
このような上記実施例においては、上述のように、水平
方向に時間圧縮されたＭＵＳＥ信号をディジタル信号処
理で水平方向に時間伸長して再生するように構成したの
で、従来のようにＭＵＳＥ判定信号で偏向電流を切り換
える必要がなく、ハイビジョンデイスプレィの色ずれ等
の調整を一定の偏向幅で行うことができる。
方向に時間圧縮されたＭＵＳＥ信号をディジタル信号処
理で水平方向に時間伸長して再生するように構成したの
で、従来のようにＭＵＳＥ判定信号で偏向電流を切り換
える必要がなく、ハイビジョンデイスプレィの色ずれ等
の調整を一定の偏向幅で行うことができる。
以上のように、この発明によれば水平方向に時間圧縮さ
れたＭＵＳＥ信号をディジタル信号処理で水平方向に時
間伸長して再生するように構成したので、ＭＵＳＥ判定
信号で偏向電流を切り換える必要がなく、回路構成が簡
単になるとともにハイビジョンデイスプレィの色ずれ等
の調整を一定の偏向幅で容易に行えるという効果がある
。
れたＭＵＳＥ信号をディジタル信号処理で水平方向に時
間伸長して再生するように構成したので、ＭＵＳＥ判定
信号で偏向電流を切り換える必要がなく、回路構成が簡
単になるとともにハイビジョンデイスプレィの色ずれ等
の調整を一定の偏向幅で容易に行えるという効果がある
。
第１図はこの発明の一実施例による時間伸長回路のブロ
ック図、第２図は第１図の時間伸長回路の詳細な構成を
示すブロック図、第３図は第２図のクロック同期回路の
構成を示すブロック図、第４図は従来の時間伸長回路の
ブロック図、第５図は従来の時間伸長回路におけるベー
スバンド信号とＭＵＳＥ信号のド部水平偏向電流の比較
を示す図である。 図において、１はＭＵＳＥ信号の入力端子、２はＡ／Ｄ
変換部、３はＭＵＳＥデコード部、４は時間伸長回路、
５． ６． ７はＤ／Ａ変換部、８はビデオ回路、９は
同期・タイミングパルス発生回路、ｌＯは同期回路、１
１は偏向回路、１２はハイビジョンデイスプレィ、１３
，１４．１５はラインメモリ、１６はクロック同期回路
、１９．２０は水平カウンタ、２１は位相比較器、２２
はループフィルタ、２３はＶＣＯである。 なお図中同一符号は同−又は相当部分を示す。 手続補正書 （自発） 第 図 （０） 事件の表示 特願平１−１４８９３０号 発明の名称 時間伸長回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社代表者 志岐守哉 ４、代理人 郵便番号 ５６４ 住 所 大阪府吹田市江坂町１丁目２３番４３号５、
補正の対象 明細書の発明の詳細な説明の欄、及び図面の簡単な説明
の欄 ６、補正の内容 （１） 明細書第８頁第１６行〜第１７行の「時間伸
長回路をブロック図」を「時間伸長回路のブロク図」に
訂正する。 （２）同第９頁第８行の「変換器５，６．７Ｊを「変換
部５，６．７Ｊに訂正する。 （３）同第１４頁第９行のｒＭＵＳＥ信号のド部水平偏
向電流」をｒＭＵＳＥ信号の水平偏向電流」に訂正する
。 以 上
ック図、第２図は第１図の時間伸長回路の詳細な構成を
示すブロック図、第３図は第２図のクロック同期回路の
構成を示すブロック図、第４図は従来の時間伸長回路の
ブロック図、第５図は従来の時間伸長回路におけるベー
スバンド信号とＭＵＳＥ信号のド部水平偏向電流の比較
を示す図である。 図において、１はＭＵＳＥ信号の入力端子、２はＡ／Ｄ
変換部、３はＭＵＳＥデコード部、４は時間伸長回路、
５． ６． ７はＤ／Ａ変換部、８はビデオ回路、９は
同期・タイミングパルス発生回路、ｌＯは同期回路、１
１は偏向回路、１２はハイビジョンデイスプレィ、１３
，１４．１５はラインメモリ、１６はクロック同期回路
、１９．２０は水平カウンタ、２１は位相比較器、２２
はループフィルタ、２３はＶＣＯである。 なお図中同一符号は同−又は相当部分を示す。 手続補正書 （自発） 第 図 （０） 事件の表示 特願平１−１４８９３０号 発明の名称 時間伸長回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社代表者 志岐守哉 ４、代理人 郵便番号 ５６４ 住 所 大阪府吹田市江坂町１丁目２３番４３号５、
補正の対象 明細書の発明の詳細な説明の欄、及び図面の簡単な説明
の欄 ６、補正の内容 （１） 明細書第８頁第１６行〜第１７行の「時間伸
長回路をブロック図」を「時間伸長回路のブロク図」に
訂正する。 （２）同第９頁第８行の「変換器５，６．７Ｊを「変換
部５，６．７Ｊに訂正する。 （３）同第１４頁第９行のｒＭＵＳＥ信号のド部水平偏
向電流」をｒＭＵＳＥ信号の水平偏向電流」に訂正する
。 以 上
Claims (1)
- （１）水平方向に１１／１２に時間圧縮されたＭＵＳＥ
信号をディジタル量の信号に変換するＡ／Ｄ変換器と、 該Ａ／Ｄ変換器の出力信号からクロックやタイミングパ
ルスを発生する同期・タイミングパルス発生回路と、 該Ａ／Ｄ変換器の出力信号と該同期・タイミングパルス
発生回路の出力信号から水平方向に１１／１２に時間圧
縮されたディジタル量のＲＧＢのハイビジョン信号を再
生するＭＵＳＥデコード部とを備えたハイビジョン受信
機の時間伸長回路において、 上記ＭＵＳＥデコード部のＲＧＢ出力信号をそれぞれ入
力とする３つのラインメモリと、上記同期・タイミング
パルス発生回路の出力を入力とし、上記３つのラインメ
モリに上記ＲＧＢ信号を水平方向に１２／１１に時間伸
長させる制御信号を出力するクロック同期回路とを設け
、かつ、該クロック同期回路を、 上記同期・タイミングパルス発生回路の出力信号を１水
平走査期間カウントするとともに、１フレーム期間毎に
リセットされる第１の水平カウンタと、 該第１の水平カウンタと後述の第２の水平カウンタの出
力を入力とする位相比較器と、 該位相比較器の出力を積分するループフィルタと、 該ループフィルタの出力を入力とする電圧制御発振器と
、 該電圧制御発振器の出力信号を１水平走査期間カウント
する第２の水平カウンタとから構成したことを特徴とす
る時間伸長回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148930A JP2711142B2 (ja) | 1989-06-12 | 1989-06-12 | 時間伸長回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148930A JP2711142B2 (ja) | 1989-06-12 | 1989-06-12 | 時間伸長回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0313184A true JPH0313184A (ja) | 1991-01-22 |
| JP2711142B2 JP2711142B2 (ja) | 1998-02-10 |
Family
ID=15463843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1148930A Expired - Lifetime JP2711142B2 (ja) | 1989-06-12 | 1989-06-12 | 時間伸長回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2711142B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215182A (ja) * | 1982-06-07 | 1983-12-14 | Sony Corp | テレビジヨン受像機 |
-
1989
- 1989-06-12 JP JP1148930A patent/JP2711142B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215182A (ja) * | 1982-06-07 | 1983-12-14 | Sony Corp | テレビジヨン受像機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2711142B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5493589A (en) | Circuit arrangement for synchronizing a data stream | |
| JP3087635B2 (ja) | 画像同期制御表示装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JPH0313184A (ja) | 時間伸長回路 | |
| JP2505589B2 (ja) | ハイビジョン受信機の時間軸伸長装置 | |
| EP0486012B1 (en) | Image reduction processing apparatus | |
| JP2504169B2 (ja) | ビデオ位相変換装置 | |
| JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
| JPH0813124B2 (ja) | ハイビジョン受信機の時間伸長回路 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JPH03220981A (ja) | 同期信号発生回路 | |
| JPH0722384B2 (ja) | 異種映像方式互換符号化装置 | |
| JPS63279681A (ja) | 映像信号読取装置 | |
| JP2002135735A (ja) | 音響付き映像伝送装置及び再生装置 | |
| JPH04195192A (ja) | 同期信号発生装置 | |
| KR910007371A (ko) | 일반교환회선용 정지화상 전화기의 영상 입출력 장치 | |
| JPH09205656A (ja) | 映像信号サンプリングレート変換装置 | |
| JP2000134584A (ja) | インターフェース装置及び映像信号処理方法 | |
| JPH03159477A (ja) | 映像信号伝送装置および伝送方法 | |
| JPH0792944A (ja) | 映像信号変換装置 | |
| JPS60182280A (ja) | 画像処理装置 | |
| JPH03207189A (ja) | 映像信号記録再生装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPS62222778A (ja) | 画像入出力装置 |