JPH03132176A

JPH03132176A - 固体撮像装置

Info

Publication number: JPH03132176A
Application number: JP1269299A
Authority: JP
Inventors: Yukihiro Yamada; 幸宏山田; Yoshihito Higashitsutsumi; 良仁東堤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-10-17
Filing date: 1989-10-17
Publication date: 1991-06-05
Anticipated expiration: 2010-08-16
Also published as: JPH0777440B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】くイ）産業上の利用分野本発明は、ＣＣＤ固体撮像素子が搭載され、電子的な露
光制御手段を備えた固体撮像装置に関する。

（ロ）従来の技術ＣＣＤ固体撮像素子を用いたテレビカメラの如き撮像装
置では、ＣＣＤの動作原理を活用して電子的に自動露光
制御をしようとすることが考えられている。

例えば特開昭６３−２４７６４号公報では、フレームト
ランスファ型のＣＣＤ固体撮像素子に於いて垂直走査期
間毎の光電変換期間の途中でそれまで受光部に蓄積され
た光電荷を読出転送の方向とは逆方向に転送排出し、残
りの光電変換期間のみで光電荷の蓄積を行う露光制御手
段が示されている。このような露光制御手段に依れば、
光電荷の逆転送タイミングが被写体輝度に応じて可変設
定され、光電変換期間を伸縮制御して最適の露光状態を
得られる。

ところが上述の露光制御手段では、逆転送タイミングの
１ステツプでの変化量が均一であり、光電変換期間の伸
縮が一定期間単位で行われることになるため、光電変換
期間が長い場合と短い場合とでは変化の割合が異なって
しまう。例えば、光電変換期間が８Ｈ（Ｈは水平走査期
間）単位で短縮されるとすると、光電変換期間が８０Ｈ
のときには１０％の短縮であるが、光電変換期間が１６
Ｈのときには５０％の短縮となる。このため、固体撮像
素子から得られる画像信号のレベル変化の割合が不均一
となり、再生画面が見づらくなるといった不具合が生じ
る。

そこで本願出願人は、上述の不具合を解消するために光
電変換期間を一定の割合で伸縮させて露光制御を行う固
体撮像装置を特願平１−３６５６０号に提案している。

第３図はその構成を示すブロック図であり、第４図はそ
の動作を示すタイミング図である。

同図に於いて、フレームトランスファ型のＣＣＤ固体撮
像素子（１０）は撮像部（１１）と蓄積部（１２）と水
平転送部（１３）とからなり、撮像部（１１）で垂直走
査期間毎に光電変換して得た画像電荷を一画面単位で蓄
積部（１２）に−旦転送蓄積し、水平走査期間毎に一走
査ライン単位で水平転送部（１３）を介して画像信号Ｘ
（ｔ）として出力するものである。そして、一画面単位
で連続する画像信号Ｘ　（ｔ）は信号処理回路（１）で
サンプルホールド、ガンマ補正等の処理が施され、ビデ
オ信号ｙ　（ｔ）として外部に出力される。

駆動回路（２０）は、ＣＣＤ　（１０）をパルス駆動す
るもので、撮像部（１１）には電荷読出のための読出ク
ロック≠、或いは電荷排出のための排出クロック≠、を
夫々読出クロック発生回路（２ｍ）或いは排出クロック
発生回路（２２）から供給する。また、蓄積部（１２）
には蓄積クロック発生回路（２３）から蓄積クロックｄ
、を供給し、さらに水平転送部（１３）には出力クロッ
ク発生回路（２４）から出力クロックφ□を供給する。

尚、これら各クロック発生回路（２ｍ）（２２）（２３
）（２４）は同一の発振源からの基本クロックに基づい
て作成され、同じくこの基本クロックに基づき水平走査
信号ＨＤ、垂直走査信号ＶＤが得られる。

そして、読出クロック発生回路（２ｍ）には、垂直走査
信号ＶＤのブランキング期間の特定タイミングで読出パ
ルスを持つ読出タイミング信号ＦＴ、排出クロック発生
回路（２２）には、ＣＣＤ　（１０）の露光量に応じた
タイミングに排出パルスが設定される排出タイミング信
号ＢＴが後述するタイミング制御回路（３０）から夫々
供給される。

また、映像信号Ｘ　（ｔ）は信号処理回路（１）に入力
されると共に積分回路（２）に供給きれて垂直走査期間
単位で積分され、その積分値１（ｔ）が比較判定回路（
３）に供給される。比較判定回路（３）は積分値Ｉ　、
ｔ、を適正露光範囲の上限値Ｌ　ｗａｘ及び下限値Ｌ　
ｍｉｎと比較し、上限値Ｌ　ｍａｘより大きければ露光
期間を短縮させる短縮信号ＣＬＯ５Ｅを発生し、逆に下
限値Ｌ　ｍｉｎより小さければ露光期間を伸長する伸長
信号０ＰＥＮを発生して夫々をタイミング制御回路（３
０）に供給する。

タイミング制御回路（３０）は、電荷排出駆動のタイミ
ングを水平走査線番号で指定するステップデータＳｘ（
Ｘは正の整数）を記憶するデータホールド回路（３１）
、ステップデータＳｘの１７　ｎを算出する除算回路（
３２）、この除算回路（３２）の除算結果Ｓ　！／　ｎ
とステップデータＳ８との和或いは差を算出する演算回
路（３３）、水平走査信号ＨＤでカウントダウンされる
ステップカウンタ（３４）及び演算回路（３３）とステ
ップカウンタ〈３４）との出力の一致を検知して排出パ
ルスを発生する比較回路（３５）に加えて読出タイミン
グを制御する読出タイミング発生回路（３６）で構成さ
れている。演算回路（３３）は比較判定回路（３）から
光電変換期間の伸長信号０ＰＥＮが入力されると両デー
タを加算し次のステップデータＳ！＋□としてＳＸ＋Ｓ
ｘ／ｎを出力し、短縮信号ＣＬＯ８Ｅが入力されるとス
テップデータＳｘから除算データｓｘ／ｎを減算し次の
ステップデータＳｘ＊、としてＳｘ−５，／ｎを出力す
るもので、演算回路（３３）の出力は比較回路（３５）
でステップカウンタ（３４）の出力と比較されると共に
、データホールド回路（３１）に再び記憶される。

尚、比較判定回路（３）から伸長信号０ＰＥＮ及び短縮
信号ＣＬＯ３Ｅの何れも入力されなかった場合には、演
算回路（３３）は加算及び減算は行わずにステップデー
タＳ８をそのまま出力する。

従って、比較回路（３３）でステップカウンタ（３４）
の出力と比較されるデータは、Ｓ！＋１−８１±Ｓｘ／ｎに従って１ステツプで１／ｎづつ変化することになり、
このステップデータＳ８に従って排出タイミングが設定
される。

一方、読出タイミング発生回路（３６）は、垂直走査信
号ＶＤに従って動作し、読出タイミングを垂直走査信号
ＶＤのブランキング期間内の所定のタイミングに設定す
る。従って、読出タイミングが固定されるため、ステッ
プデータＳ８や、に従って設定される排出タイミングに
依って光電変換期間が決定されることになり、光電変換
期間が１　／　ｎ期間単位で伸縮側＃きれる。

（ハ）発明が解決しようとする課題しかしながら、上述の如き固体撮像装置に於いても、光
電変換期間が短くなると、数ステップの量変化量が一定
となり、変化率が均一に保たれないという問題が生じる
。例えば、ｎを８とした場合、光電変換期間が８０Ｈ〜
８７Ｈでは、１ステツプでの変化量が１０Ｈとなり、変
化率が１２．５％〜１１．５％となるのに対し、光電変
換期間が１６Ｈ〜２３Ｈでは、１ステツプでの変化量が
２Ｈとなり、変化率が１２．５％〜８．７％となる。特
に、光電変換期間が１５Ｈ以下になると、変化量はＩＨ
となり、光電変換期間がＩＨ〜１５Ｈで変化率は５０％
〜６．７％となる。

そこで本発明は、光電変換期間が短縮されたときの１ス
テツプでの光電変換期間の変化率を一定の値により近く
設定することのできる固体撮像装置の提供を目的とする
。

（ニ）課題を解決するための手段本発明は上述の課題を解決するためになきれたもので、
行列配置された複数の受光画素に映像を受けて各受光画
素に映像パターンに応じた情報電荷を発生する固体撮像
素子と、この固体撮像素子の情報電荷を一旦排出駆動し
た後に読出駆動して画面単位で連続する映像信号を得る
駆動回路と、上記映像信号の信号レベルが上記固体撮像
素子の適正露光範囲であるか否かを判定する露光判定回
路と、この露光判定回路の判定結果に従い上記駆動回路
の電荷排出駆動タイミング及び電荷読出駆動タイミング
を設定して両タイミング間の電荷蓄積期間を伸縮制御す
るタイミング制御回路と、からなる固体撮像装置であっ
て、上記タイミング制御回路は一定周期のクロックをカ
ウントすることで経時的に変化するデータＴｘを発生す
る計数手段と、上記駆動回路の電荷排出駆動タイミング
を指定するデータＳ８をホールドする記憶手段と、上記
露光判定回路の判定結果に従って上記データＳ８からｓ
！−ｓｘ／ｎ（ｎは整数）或いはＳＸ＋Ｓｘ／ｎを算出
する演算手段と、この演算手段より得られるデータＳｘ
−Ｓｘ／ｎ或いはＳｘ＋Ｓｘ／ｎと上記データＴ！を比
較して両データの一致を検知する比較手段と、上記デー
タＳ　ｘ　−Ｓ　ｘ／　ｎ或いはＳｘ＋Ｓｘ／ｎが所定
の値に達したとき上記各手段に与えられているデータを
夫々ｍ桁（ｍは整数）づつ上位或いは下位にシフトする
と共に上記計数手段に与えられるクロックの周期を夫々
１／２ｍ或いは２″″倍する制御手段と、を備え、上記
データＴｘが上記データＳ１±Ｓｘ／ｎと一致するタイ
ミングに上記駆動回路の電荷排出駆動タイミングを設定
することを特徴とする。

（＊）作用本発明に依れば、電荷排出駆動タイミングを決定する計
数手段が垂直走査のブランキング期間中に於いて水平走
査の周期よりも短い周期でカウントされ、垂直走査のブ
ランキング期間が水平走査の周期より細かく分割きれて
電荷排出駆動タイミングがブランキング期間中の所望の
タイミングに設定される。従って、電荷排出駆動タイミ
ングから電荷読出駆動タイミングまでの間に設定される
光電変換期間をより細かく設定できる。

（へ）実施例本発明の実施例を図面に従って説明する。

第１図は本発明固体撮像装置の構成を示すブロック図で
ある。同図に於いて、Ｃ０Ｄ（１０）及び駆動回路（２
０）、そして信号処理回路（１）、積分回路（２）、比
較判定回路（２）は第３図と同一であり、同一部分には
同一符号を付し、説明は省略する。

本発明の特徴とするところは、タイミング制御回路（４
０）が駆動回路（２０）の電荷排出駆動タイミングをＣ
ＯＤ　（１０）の水平走査の周期より短い単位で可変設
定することにある。即ち、ＣＯＤ　（１０）の垂直走査
期間中は、映像信号Ｘ　（ｔ）への排出転送ノイズの重
畳を防止するために水平走査のブランキング期間に排出
転送タイミングが設定されるが、垂直走査のブランキン
グ期間内に於いては排出転送ノイズが映像信号Ｘ　（ｔ
）に重畳することがないため、排出転送タイミングを任
意のタイミングに設定し、１ステツプでの光電変換期間
の変化率をより均一にしている。

タイミング制御回路（４０）は、電荷排出駆動タイミン
グを指定するデータ５ｘ（ｘは整数）を記憶するデータ
ホールド回路（４１）、このデータホールド回路（４１
）から読出きれるデータＳ□の１／ｎを算出する除算回
路（４２）、除算されたデータＳ！／ｎとデータＳ！と
の和或いは差を算出する演算回路（４３）、水平走査信
号ＨＤを倍周する倍周回路（４４）、倍周きれた水平走
査信号ＨＤでカウントダウンされるカウンタ（４５）、
演算回路（４３）とカウンタ（４５）との出力の一致を
検知して排出パルスを発生する比較回路（４６）及び演
算回路（４３）の出力が所定の値となったのを検知して
データシフト信号ＤＳｘ倍周信号ＴＷを出力するデコー
ダ（４７）、モして読出駆動タイミングを制御する読出
タイミング発生回路（４８）で構成きれている。演算回
路（４３）は、第３図と同様に比較判定回路（４６）か
らの伸長信号０ＰＥＮ或いは短縮信号ＣＬＯ８Ｅに従っ
て加算或いは減算を行い、次のステップのデータＳｘ＋
１としてＳｘ＋Ｓｘ／ｎ或いはＳｘ−８，／ｎを出力す
る。またカウンタ（４５）は、倍周回路（４４）から供
給きれるクロックに依ってカウントダウンされ、経時的
に変化するデータＴ！を出力し、続いて比較回路（４６
）がデータＴ！のデータｓｘ＋ｔ（ｓｘ＋Ｓｘ／ｎ或い
はＳ　ｘ　　Ｓ　ｘ／　ｎ　）に一致するタイミングに
排出パルスを発生する。これらデータホールド回路（４
１）、演算回路（４３）、カウンタ（４５）及び比較回
路〈４６）は、データＳ８及びデータＴｘのビット数に
対して適数ビット大きく設けられており、デコーダ（４
７）からのデータシフト信号ＤＳに依りその適数の過剰
ビットが動作するように構成されている。即ち、演算回
路（４３）の出力するデ−タＳ！□が所定の値以下とな
ると、各データＳ！、。

及びＴｘの下位に数ビットの「０」が付加され、その値
が改めて各データＳ８１及びＴｘに置換えられる。

このタイミング制御回路（４０）は、Ｃ０Ｄ（１０）の
垂直走査期間中は第４図のタイミング制御回路（３０）
と同様に動作し、倍周回路（４４）は水平走査信号ＨＤ
をそのままカウンタに与えると共に各データＳｚ＋１及
びＴｘには下位ビットを付加しない。

そこで、第４図の破線に示す如く排出駆動タイミングが
遅れて垂直走査のブランキング期間内に入ると、その時
のデータＳｚ＊１をデコーダ（４７）が検知して各部の
データＳ！＋１及びＴＸに下位ビットを付加すると共に
付加したビット数に応じて倍周回路（４４）の倍周率が
設定される。

次に、ｎが８に設定きれ、８ビツト構成の場合を例に動
作を具体的に説明する。ここで、電荷読出駆動タイミン
グは、第４図の如く垂直走査のブランキング期間の所定
のタイミングに固定されているものとする。

先ずデータＳ８が’ｌ０Ｉ１００ＩＯＪの場合、光電変
換期間は１７８Ｈに設定されており、このデータＳ１か
らＳｘ／Ｓを得るにはデータＳｘを下位方向に３ビツト
シフトさせて’０００１０１１０、（２２Ｈに相当）と
している、そこで、伸長信号０ＰＥＮが与えられた場合
、データＳ８．１は’１１００１０００．となって光電
変換期間が２００Ｈとなり、逆に短縮信号ＣＬＯ９Ｅが
与えられた場合３、データＳｘ＊ｔは’１００１１１０
０」となって光電変換期間が１５６Ｈとなる。

そして第４図の如く、光電変換期間が７Ｈとなったとき
に電荷排出駆動タイミングが垂直走査のブランキング期
間に移るとすると、デコーダ（４７）はデータＳ　ｘ＋
ｔが’０００００１１１．となるのを検知し、このデー
タＳｚＢの下位に例えば２ビツトの「Ｏ」を付加して’
０００００１１１００」とすると共に倍周回路（４４）
の倍周率を４とする。すると、光電変換期間が７Ｈのと
きにはＩＨ単位で７区間に分けられていたものが、１／
４Ｈ単位で２８区間に分けられたことになり、これに伴
ってカウンタ（４５）をカウントダウンするりａツクの
周期を１／４とすることで、光電変換期間が１／４Ｈ単
位で設定される。従って、’ｏｏｏ。

０１１１００、のデータＳ　’１＋１に対して１７８を
算出し、そのデータＳ′□＋ｌ／８をデータＳ’ｘ＋ｔ
に加算或いはデータＳ′！１から減算することで、’０
００００１１１１１．或いは’０００００１ｉｏｏｉ、
のデータＳ　’ｘ＋ｍを得る。このときの光電変換期間
は夫々３１／４Ｈ或いは２５／４Ｈに設定される。

逆に、電荷排出駆動タイミングが垂直走査のブランキン
グ期間から垂直走査期間中こ移るとすると、デコーダ〈
４７）はデータＳ　’！＋１が’００００１ｏｏｏｏｏ
、となるのを検知し、このデータＳ′、匂の下位２ビツ
トを削除すると共に、倍周回路（４４）の倍周率を１に
する。従って、最初の動作状態に戻って光電変換期間が
ＩＨ単位で設定される。

ところで、データＳ　Ｘ＋１の下位にビットを付加する
ことは、各回路のビット数を増大させることになるため
、データＳｘ＋＋を上位方向に２桁シフトすることで、
新たなデータＳ　’！＋１を得るように構成しても良い
、この場合、データＳｘや、の上位数ビットは、通常１
０」であるため、その「０゜のビット数以内であれば、
データＳ　Ｘ＋１を上位方向にシフトしても差支えない
。

そして、カウンタ（４５）をカウントダウンするクロッ
クを得るための倍周回路（４４）は、水平走査信号ＨＤ
より十分に周期の短いクロックを分周する分周器に置き
換えることも可能であり、そのクロックを所定の分周率
で分周して水平走査信号ＨＤの周期の１／２ｍ倍（ｍは
整数）の周期を有するクロックをカウンタ（４５）に与
えるように構成すれば良い。

また、データＳ１からデータＳｘ□を得る演算回路（４
３）は、第２図に示すように、除算回路（４２）の出力
とこの出力に対してデーターＳｘ／ｎを得る負除算回路
（５１）の出力との選択をするセレクタ（５２）及び、
このセレクタ（５２）の選択したデータＳ工／ｎ或いは
−Ｓｘ／ｎとデータホールド回路（４１）からのデータ
Ｓｘとの和を算出する加算回路（５３）に依り同一の動
作が可能となる。即ち、負除算回路（５１）では、除算
回路（４２）で得られたデータＳｘ／ｎの各ビットを反
転跡せ、最下位ビットに「１」を加えることでデーター
Ｓ！／ｎを得るように構成されており、例えばｎが８の
とき、データＳ８が’１０１１００１０．ではデータＳ
！／８は’０００１０１１０．となり、データーＳＸ／
ｎは’ｌｌｌ０ＩＯＩＯＪとなる。従って、データＳ！
＋ＳＸ／８は’１１００１０００．、データＳｘ−Ｓｘ
／８は’１００ＩＩ１００Ｊとなり、第１図の動作例と
一致する。

そして、カウンタ＜４５）に与えられるクロックは、第
２図に示すようにセレクタ（５４）をデコーダ（４７）
からの倍周信号ＴＷに従って切換制御することに依って
水平転送信号ＨＤとこれの２ｍ倍の周期を有する信号２
ＨＤ　、４ＷＤ、・・・・・・２”ＨＤとから選択的に
与えるように構成することもできる。

尚、本実施例に於いては、ＣＯＤ　（１０）の情報電荷
の排出駆動を逆転速駆動に依って実現する場合を例示し
ているが、Ｃ０Ｄ（１０）の撮像部（１１）のオーバー
フロードレインに情報電荷を排出する方法や、縦型オー
バーフロードレイン構造と呼ばれるＣＯＤで情報電荷を
撮像部から基板側へ排出する方法等でも考えられる。

（ト）発明′の効果本発明に依れば、駆動回路の電荷排出駆動タイミングを
垂直走査のブランキング期間内で細かく設定することが
できるため、電荷排出駆動タイミングと電荷読出駆動タ
イミングとの間に設定される光電変換期間を垂直走査の
ブランキング期間内で所望の期間に設定でき、光電変換
期間が短くなった場合でも１ステツプでの変化率を一定
に保つことができる。従って、被写体の輝度に応じて円
滑な自動露光制御を実現することができる。

【図面の簡単な説明】

第１図は本発明固体撮像装置の構成を示すブロック図、
第２図は他の実施例のタイミング制御回路を示すブロッ
ク図、第３図は従来の固体撮像装置の構成を示すブロッ
ク図、第４図は第３図の動作を示すタイミング図である
。（１０）・・・ＣＣＤ、　（２０）・・・駆動回路、　
（３０）（４０）・・・タイミング制御回路、　（３１
）（４１）・・・データホールド回路、　（３２）（４
２）・・・除算回路、　（３３）（４３）・・・演算回
路、　（３４）（４５）・・・カウンタ、　（３５）（
４６）・・・比較回路、　（４４〉・・・倍周回路、　
（４７）・・・デコーダ。

Claims

【特許請求の範囲】

（１）行列配置された複数の受光画素に映像を受けて各
受光画素に映像パターンに応じた情報電荷を発生する固
体撮像素子と、この固体撮像素子の情報電荷を一旦排出駆動した後に読
出駆動して画面単位で連続する映像信号を得る駆動回路
と、上記映像信号の信号レベルが上記固体撮像素子の適正露
光範囲であるか否かを判定する露光判定回路と、この露光判定回路の判定結果に従い上記駆動回路の電荷
排出駆動タイミング及び電荷読出駆動タイミングを設定
して両タイミング間の電荷蓄積期間を伸縮制御するタイ
ミング制御回路と、からなる固体撮像装置であって、上記タイミング制御回路は、一定周期のクロックをカウントすることで経時的に変化
するデータＴｘを発生する計数手段と、上記駆動回路の
電荷排出駆動タイミングを指定するデータＳｘをホール
ドする記憶手段と、上記露光判定回路の判定結果に従って上記データＳｘか
らＳｘ−Ｓｘ／ｎ（ｎは整数）或いはＳｘ＋Ｓｘ／ｎを
算出する演算手段と、この演算手段より得られるデータＳｘ±Ｓｘ／ｎを上記
データＴｘと比較して両データの一致を検知する比較手
段と、上記データＳｘ−Ｓｘ／ｎ或いはＳｘ＋Ｓｘ／ｎが所定
の値に達したときに上記各手段に与えられているデータ
を夫々ｍ桁（ｍは整数）づつ上位或いは下位にシフトす
ると共に上記計数手段に与えられるクロックの周期を夫
々１／２＾ｍ或いは２＾ｍ倍する制御手段と、を備え、上記データＴｘが上記データＳｘ±Ｓｘ／ｎと
一致するタイミングに上記駆動回路の電荷排出駆動タイ
ミングを設定することを特徴とする固体撮像装置。
（２）上記駆動回路の情報電荷の読出駆動タイミングは
、上記固体撮像素子の垂直走査期間内に於いて水平走査
のブランキング期間内に設定されると共に、垂直走査のブランキング期間内に限って任意のタイミン
グに設定されることを特徴とする請求項第１項記載の固
体撮像装置。
（３）上記駆動回路の情報電荷の読出駆動タイミングが
上記固体撮像素子の垂直走査期間内から垂直走査のブラ
ンキング期間内に移ったとき、上記タイミング制御回路
の各手段のデータをｍ桁づつ上位にシフトすると共に上
記計数手段がカウントされるクロックの周期を１／２＾
ｍ倍とすることを特徴とする請求項第１項記載の固体撮
像装置。