JPH03135185A - 加算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、例えばＲＧＢ信号から輝度信号と色差信号
を得る映像信号変換マトリックス回路に応用される複数
の入力電圧信号に重み付けを施して加算する加算回路に
関する。

〔従来の技術〕

第２図は加算回路の従来例のひとつである、ＯＰアンプ
を用いた重み抵抗回路網型加算回路を表す回路図である
。

第２図において、（１１）は第１の入力信号ｖ１の入力
端、（１２）は第２の入力信号ｖ２の入力端、（１３）
は第ｎ番目の入力信号ｖｆｉの入力端（ｎ−３，４・・
・）　、（１４）は第１の入力抵抗Ｒ，、（１５）は第
２の入力抵抗１、（１６）は第ｎ番目の入力抵抗Ｒ，ｌ
で、第３番目から第（ｎ−１）番目までの入力端および
入力抵抗は図示を省略している。　（１７）はＯＰアン
プ、　（１８）はフィードバック抵抗ｎｆｓ（１９）は
出力信号ｖ０の出力端である。

次に動作について説明する。

０Ｐアンプ（１７）の反転入力端子（２０）からＯＰア
ンプ（１７）へ流れこむ電流は、通常無視できるため、
各入力抵抗Ｒ１−Ｒｎ　　（（１４）〜（１６））を流
れる電流１．、、Ｉ、、・・・＊　　Ｉｎの大きさと、
フィードバック抵抗Ｒｔ　（１８）を流れる電流Ｉｔの
大きさとの間には０式の関係が成り立つ。

１　（”　Ｉ　（＋　Ｉ　２＋・・・・＋Ｉｎ　　　　
　　・・・■また、ＯＰアンプ（１７）の反転入力端子
（２０）の電位は、ＯＰアンプの性質上、非反転入力端
子（２１）の電位に等しいとみなせるから、この場合は
接地レベル、すなわちゼロである。したがって、各入力
抵抗Ｒｌ−Ｒｎ　　（（１４）〜（１６））を流れる電
流ＩＩ、１２．・・・、Ｉｎの大きさは、それぞれ０式
のように表すことができる。

Ｖ　ＩＶ　２　　　　　　　　Ｖ　ｎ Ｉ＋＝　　　、Ｉ２＝　　　、・・・、ｌｎ＝−・・・
■ＲＨＲ２Ｒｎ また、フィードバック抵抗Ｒｒ　（１Ｂ）を流れる電流
Ｉｆの大きさは０式のように表すことができる。

０ ■ｆ　−一　　　　　　　　　　　　　　　　　　　　
　　・・・■ｒ ■、■、■式から、極性を考慮した人力信号Ｖ、、Ｖ、
、・・・ｒＶｎと出力信号ｖ０の関係は、■式のように
表すことができる。

１　１　　　１ ｖ０＝−Ｒｆ　（−ＶＩ÷−Ｖ、＋・・・◆−ｖｎ）　
・・・■ＲＩＲ２Ｒｎ ■式が表すように、従来の加算回路では、各入力端子信
号に対する加算の重み係数は、入力抵抗Ｒ８〜Ｒｎ（（
１４）〜（１６）　’）によって決定される。

〔発明が解決しようとする課題〕

従来の加算回路では上記のような動作原理で構成されて
いるが、実際の回路では、ＯＰアンプの各入力端子は有
限の大きさの入力インピーダンスを有しているので、加
算の重み係数を設定する人力抵抗の大きさによって加算
精度が変化してしまうという欠点があり、なかでも入力
電流の小さい人力信号、すなわち加算の重み係数がより
小さい入力信号に対して精度低下の影響が大きいという
問題点があった。

また、複数の入力電圧信号のうち、一部の信号の加算の
重み係数を変更すると、他の入力信号の加算の重み係数
も変化してしまうため、回路設計が煩雑であるという問
題点があった。

例えば、従来の加算回路を応用したＲＧＢ信号から輝度
信号と色差信号を得る映像信号変換マトリクス回路では
、ＲＧＢ信号の加算の重み係数は、映像信号の規格によ
って一定の値に定められているが、入力であるＲＧＢ信
号のうち、加算重み係数の小さい信号はど加算精度低下
の影響が大きくなるうえ、調整のため１部の信号の加算
重み係数を変更すると、他の入力信号の加算重み係数も
変化してしまうことになる。

この発明は上記のような問題点を解消するためになされ
たもので、入力電圧信号に施す加算の重み係数の大小に
かかわらず加算精度が一定にできるとともに、一部の入
力電圧信号に対する加算の重み係数を変更することが他
の入力信号の加算の重み係数に影響を与えることなく行
える加算回路を得ることを目的とする。

（課題を解決するための手段） この発明にかかる加算回路は、加算の重み係数設定を行
うために、あらかじめ上記重み係数の逆数をｍビットの
２進数に変換した値がｒｌ）であるビットに対応するＲ
−２Ｒ抵抗ラダー回路網の入力端は人力信号源に接続し
、値が「０」であるビットに相当するＲ−２Ｒ抵抗ラダ
ー回路網の入力端は接地するとともに、入力信号源との
間に３Ｒのダミー、負荷抵抗を入力信号源に接続する重
み係数設定回路とで構成された加算の重み係数設定手段
を備えた点を特徴とする。

〔作用〕

この発明における加算の重み係数設定を行う手段は、Ｒ
−２Ｒ抵抗ラダー回路網の２進数に変換した加算重み係
数の値が「０」である桁に対応する入力端と入力信号源
との間にそれぞれ３Ｒのダミー負荷抵抗を接続する構成
としたので、各入力信号源からみた入力インピーダンス
は加算の重み係数にかかわらず一定となり、一部重み係
数を変更しても他の重み係数への影響を取り除くことが
できる。

（発明の実施例〕 第１図はこの発明の一実施例の回路図で、加算する信号
数ｎが２、加算の重み係数設定のためのＲ−２Ｒ抵抗ラ
ダー回路網の入力端の数（ビット数）ｍが５のものを示
しており、第２図と同一構成部分には同一符号を付して
説明を省略する。

図において（５１）は第１の入力信号源、（５２）は第
２の入力信号源、（５３）は第１のＲ−２Ｒ抵抗ラダー
回路網、（５４）は第２のＲ−２Ｒ抵抗ラダー回路網、
（５５）は３Ｒの抵抗器と２−１セレクタからなる第１
の加算重み係数設定回路、（５６）は３Ｒの抵抗器と２
−１セレクタからなる第２の加算重み係数設定回路、（
５７）　、　（５８）は２Ｒの抵抗器である。

なお、図中、Ｒ，２Ｒ，３Ｒはそれぞれ抵抗値を表し、
Ｒの値（大きさ）は、各信号源からみた入力インピーダ
ンスの値（３Ｒ／ｍ）が、各入力信号源の出力インピー
ダンスの１０倍以上であって、ｏＰアンプの入力インピ
ーダンスの１７１０以下であるような値に設定されてい
る。

次に動作について、説明する。

第１．第２のＲ−２Ｒ抵抗ラダー回路１１４　（５３）
　。

（５４）において、各ビットの節点を第１図のようにａ
１〜ａｓおよびｂ１〜ｂ、とし、各節点を流れる電流の
大きさをそれぞれＩａ、〜Ｉａ、およびＩｂ、〜Ｉｂ、
とすると、第１の２Ｒ抵抗（５７）を流れる電流Ｉａと
第２の２Ｒ抵抗（５８）を流れる電流ｒｂの大きさは、
■式のように表される。

また、第１．第２の加算重み係数設定回路（５５）　、
　（５６）のすべての２−１￥レクタが１の側へ接続さ
れているとき、Ｒ−２Ｒ抵抗ラダー回路網（５３）　、
　（５４）の性質と、ＯＰアンプ（１７）の反転入力端
子（２０）の電位が非反転入力端子（２１）と等しく接
地レベルであるとみなせることから、■式が成り立つ。

■、■式から出力信号ｖ０は、■式のように表される。

Ｖａ　　＝−Ｒｒ　　（Ｉ　　ａ＋Ｉ　　ｂ）とができ
るならば、目的とする加算回路の構成が可能である。具
体例として、１．６Ｖ、＋ＢＶ。

なる加算を行う回路を考えると、実際には出力電圧ｖ０
は反転するので、入出力電圧の関係は０式のように表さ
れる。

Ｖ、＝−（１，６ＶＩ　　＋ａｖ、）　　　　　　・・
・■この場合、Ｖ、の加算重み係数１．６とＶ、の加算
重み係数８は、逆数がそれぞれ１未満の２進数表示がで
き、■式のように表される。

したがって、この実施例では、加算の重み係数れかの和
、すなわち２進数で１未満の値に表すこ■式で得られた
２進数の少数点以下の値を、第１位から順次第１．第２
の加算重み係数設定回路（５５）、（５６）　（７）　
２−１セレクタの接続を上位ビットからあてはめると、
第１の加算重み係数設定回路（５５）では、上から１．
０，１，０．Ｏの側に各２−１セレクタを接続し、第２
の加算重み係数設定回路（５６）では、上からＯ，０，
１，Ｏ，Ｏの側に各２−１セレクタを接続することによ
り各加算重み係数を設定することができる。

なお、この具体例では、各加算重み係数がすべて１より
大きい値の場合を想定して説明したが、１以下の値があ
るときには、すべての加算重み係数に一定値Ｋを乗じて
１より大きい値に変換した後、逆数の２進数変換を行う
とともに、フィードバック抵抗Ｒ，（１Ｂ）の値３Ｒを
Ｋで除した値にすればよい。

また、各入力信号源（５１）　、　（５２）からみたこ
の実施例の加算回路の人力インピーダンスは、■第１．
第２のＲ−２Ｒ抵抗ラダー回路網（５３）　、　（５４
）の入力となる各節点ａ１〜ａｓおよびｂｔ〜ｂｓから
みた後段の回路のインピーダンスがすべて等しく３Ｒで
ある。

■第１．第２の加算重み係数設定回路（５５）。

（５６）において、値が「０」のビットについては、ダ
ミー負荷抵抗３Ｒをそれぞれ接続している。

ことから、各入力信号に対する加算重み係数にかかわら
ず、抵抗値３Ｒをビット数５で除した値で一定となり、
これは、各入力信号に対する加算重み係数にかかわらず
加算精度が一定であることを意味する。

なお、加算する信号の数が３個以上の場合でも同様に各
加算重み係数を設定できることは上記の説明から明らか
である。

また、上記実施例では、加算する信号の数が２、加算重
み係数設定のためのＲ−２Ｒ抵抗ラダー回路網のビット
数が５のものを説明したが、加算する入力信号の数をｎ
　（ｎｘ２，３．４・・・）。

Ｒ−２Ｒ抵抗ラダー回路網の゛ビット数をｍ　（ｍ＝２
．３．４・・・）とすると、任意のｎ、ｍに対して同様
の加算回路が構成でき、加算する信号の数ｎによらない
ことは０式から明らかである。

また、Ｒ−２Ｒ抵抗ラダー回路網のビット数ｍは、加算
重み係数設定の分解能を決定し、任意のビット数ｍに対
して２１とおりの加算重み係数が設定でき、この場合の
各入力信号源からみた加算回路の入力インピーダンスは
３　Ｒ／　ｍとなる。

また、上記実施例ではｏＰアンプを用いて加算回路を構
成したものを示したが、バイポーラトランジスタのベー
ス接地増幅回路など複数の入力信号を電流加算して増幅
する増幅回路であればよい。

〔発明の効果〕

以上のように、この発明によれば、あらかじめ加算の重
み係数の逆数をｍビットの２進数に変換した各桁にそれ
ぞれ対応するｍ個の入力端を有するＲ−２Ｒ抵抗ラダー
回路網と、この回路網の値が「１ノであるビットに対応
する入力端は入力信号源に接続し、値が「０」であるビ
ットに対応するＲ−２Ｒ抵抗ラダー回路網の入力端は接
地するとともに、入力信号源との間に３Ｒのダミー負荷
抵抗を入力信号源に接続する加算重み係数設定回路とで
構成された重み付は抵抗回路網を備えたので、いずれの
人力信号に対しても加算精度が一定であり、さらに一部
の人力信号の加算の重み係数を変更しても他の入力信号
の重み係数への影響のない加算回路が得られる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路図、第２図は従来の
加算回路の回路図である。 ’（５１）・・・第１の入力信号源、（５２）・・・第
２の人力信号源、（５３）・・・第１のＲ−２Ｒ抵抗ラ
ダー回路網、（５４）・・・第２のＲ−２Ｒ抵抗ラダー
回路網、（５５）・・・第１の加算重み係数設定回路、
（５６）・・・第２の加算重み係数設定回路、　（５７
）　、　（５８）・・・２Ｒの抵抗器。 なお、図中同一符号は同一　または相当部分を表す。

Claims (1)

【特許請求の範囲】
1. （１）ｎ個の入力電圧信号に重みづけを施して加算する
   加算回路であって、その入力電圧信号に施す加算の重み
   係数の逆数をｍビットの２進数に変換して各桁にそれぞ
   れ対応する入力端を有するＲ−２Ｒ抵抗ラダー回路網、
   およびこの回路網のｍ個の入力端のうち上記２進数の値
   が「１」であるビットに対応する入力端は入力信号源に
   直結し、「０」であるビットに対応する入力端は接地す
   るとともに入力信号源との間に３Ｒのダミー負荷抵抗を
   接続する加算重み係数設定回路で構成され、加算の重み
   係数の逆数の重みづけが施された電流信号を出力する手
   段と、この手段によって重みづけが施されたｎ個の電流
   信号を加算して電流増幅する増幅回路と、この増幅回路
   の出力端と上記加算された電流信号の入力端とを接続す
   る３Ｒのフィードバック抵抗とを備えた加算回路。