JPH0769671B2 - ディジタル−アナログ変換装置 - Google Patents

ディジタル−アナログ変換装置

Info

Publication number
JPH0769671B2
JPH0769671B2 JP61501132A JP50113286A JPH0769671B2 JP H0769671 B2 JPH0769671 B2 JP H0769671B2 JP 61501132 A JP61501132 A JP 61501132A JP 50113286 A JP50113286 A JP 50113286A JP H0769671 B2 JPH0769671 B2 JP H0769671B2
Authority
JP
Japan
Prior art keywords
digital
color
word
converter
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61501132A
Other languages
English (en)
Other versions
JPS62502220A (ja
Inventor
レオ ヘンダーソン，ダヴイツド
マイクル スタンチヤーク，カール
Original Assignee
エイ・ティ・アンド・ティ グローバル インフォメーション ソルーションズ インターナショナル インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイ・ティ・アンド・ティ グローバル インフォメーション ソルーションズ インターナショナル インコーポレイテッド filed Critical エイ・ティ・アンド・ティ グローバル インフォメーション ソルーションズ インターナショナル インコーポレイテッド
Publication of JPS62502220A publication Critical patent/JPS62502220A/ja
Publication of JPH0769671B2 publication Critical patent/JPH0769671B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Fuzzy Systems (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Processing Of Color Television Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 技術分野 この発明は、デジタル・アナログ変換装置に関する。特
に、カラー・ビデオ・ディスプレイの動作を制御するた
めのカラー・グラフィック・ディスプレイ・コントロー
ラに使用するのに適している。
〔従来技術〕
現在市場で入手可能な集積回路型のカラー・グラフィッ
ク・コントローラの中には、色をフェードしたり、色グ
ループを変更したり、色の背景及びオーバーレイ（重ね
合わせ）ができる等の能力を備えつつ、デジタル信号か
らなる色データ（色合い、彩度）及び強度データを、ビ
デオ・ディスプレイの赤色、緑色、青色用の各電子銃を
制御するのに適したアナログ信号に変換することのでき
るデジタル・アナログ変換回路をチップ領域上に効率的
に集積化したものはない。
〔発明が解決しようとする課題〕
従って本発明は、上記能力を有しており、各ビクセル毎
の前記色データのセットをビデオ・ディスプレイのブラ
ンキング・サイクル中に変更可能であり、かつ集積化可
能なデジタル−アナログ変換装置を提供することを目的
とする。
〔課題を達成するための手段〕
本発明は、第１のデジタル・ワードを受信する第１のデ
ジタル入力及び出力ラインに接続されたアナログ出力と
を有する第１のデジタル・アナログ変換部と、第２のデ
ジタル・ワードを受信する第１のデジタル入力、前記出
力ラインに接続されたアナログ入力及びアナログ出力と
を有し、前記第２のデジタル入力ワードに応答して前記
第１のデジタル・アナログ変換部のアナログ出力の大き
さに比例した出力信号を送出することによりマルチプル
D/A変換動作を実行する第２のデジタル・アナログ変換
部と、前記出力ラインに接続されており、前記第２のデ
ジタル・ワードの変化により発生する前記第２のデジタ
ル・アナログ変換装置の前記出力ラインに対する負荷の
変動を補償するために、前記第２のデジタル入力ワード
に応じてロード・インピーダンスの大きさを変化させる
補償手段とを具備してなるデジタル・アナログ変換装置
により上記課題を達成した。
より具体的に説明すると、各ピクセルの色データを強
度、赤色、緑色、青色からなるデジタル・データ・セッ
トとし、それらのデジタル・データをスイッチが多重段
にカスケード接続されたＲ−2R型D/A変換器及び電界効
果トランジスタを集積化した抵抗性要素とによって強度
調節しつつアナログ信号に変換することにより、上記課
題を達成した。
〔作用〕
デジタル・アナログ変換装置は、複数のデジタル情報の
セットをそれと等価のアナログ信号に変換し、同時にそ
の変換信号に共通の因数を掛けることにより各々の変換
信号の大きさに比例した状態で各変換信号を調節する。
かけ算は、かけ算因数用のデジタル・アナログ変換ステ
ージの出力が、後続するかけ算ステージの基準信号とな
るように、デジタル・アナログ変換器（D/A変換器）を
カスケード接続することにより行なわれる。
異なるデジタル・ワードによってD/A変換器の基準信号
に対する負荷インピーダンスが種々に変化する中で、高
速（高周波数）で正確にアナログ・デジタル変換するた
めに、デジタル・アナログ変換器を追加する。この追加
した変換器により、後続する変換ステージにおいて変換
されるデジタル信号のビット状態の変化に合わせて、後
続する変換ステージにおける実際のロード・インピーダ
ンスを調整する。これにより、入力ワードの構成の大き
な変化により、かけ算回路は影響を受けない。
〔実施例〕
この発明の変換装置は、カラー・バランス・フェード・
コントロールとしても利用できる。この場合、色は赤、
緑、青に対応する各々のデジタル・ワードで指定され、
その合成により構成される色調および彩度は一つの強度
（輝度）データ・ワードによって各色毎のデータ・ワー
ドがそれぞれ共通に調節されるとともに、アナログ・デ
ータに変換される。本願において示す実施例では、各ピ
クセル毎に、赤、緑、青に対応する３つのデジタルのカ
ラー・ワードとこれに対応して１つのデジタルの強度ワ
ードがRAMに記憶されている。さらに変動に対する補償
ワードも記憶される。これらの計５つのデジタルワード
は、同時にマルチ（かけ算）型D/A変換器に送信され
る。該変換器は、強度ワード用、各カラー・ワード用の
複数のＲ−2Rラダー回路からなり、強度用ラダー回路の
出力が赤、緑、青の各カラー用ラダー回路の基準電圧と
なるように接続される。補償用ワードは２値化補償回路
（バイナリ重みつき補償回路）に接続される。この補償
回路は強度用ラダー回路の出力にも接続されおり、前記
カラー用ラダー回路のカラー・ワードのビット状態の変
化によって強度ラダー回路の出力のロード・インピーダ
ンスを補償するよう動作する。これにより、色の強度を
選択的に変化させても、色（色調および彩度）のアナロ
グ出力値を一定に保つことができる。
この発明の実施例では、大きな容量を要する補償ワード
・ルックアップ・テーブルを持つ代わりに、マイクロプ
ロセッサからなるコントローラが補償用ソフトウェアに
よって、各３つのカラーワードが作られるときにそれら
の値に応じた補償ワードを発生するようにしている。各
種形態のこの実施例はディジタル形式でピクセル・カラ
ーの動的可変セットを提供し、強度、赤色、緑色、青色
によってグループ化され、それらの色がスイッチを使用
したカスケード接続の多重段Ｒ−2R型D/A変換器及び電
界効果トランジスタで集積された抵抗性要素とにより強
度調節され、アナログ信号に変換されるようにしてその
目的を達成した。Ｒ−2Rラダーのもとでカラー・データ
が共通強度データによって等しく多重化されるような作
用のビデオ周波数動作を達成するために、補償データが
各色のために発生され、ラダー・インピーダンスがカス
ケードＲ−2Rラダーのもとでカラー・データの内容を変
化するというような方法で同時にアナログ形式に変換さ
れる。
第１図はこの発明の一実施例を示し、カラー発生回路を
有する集積回路型カラー・グラフィック制御装置のため
の作用的アーキテクチヤの背景でそれを説明する。作用
ブロック２のディジタル補償を有する多重化D/A変換に
注目を集中することになるが、第１図の複合色発生回路
はこの発明の多くの利益を十分認識するために有益な背
景を提供する。
一般に、色発生回路の作用はフレーム・バッファ３から
色（色合い及び飽和）と、ラスタ・スキャン型ビデオ・
ディスプレイの時間同期ピクセル位置に対応する色の強
さとをディジタル的に表わすピクセル・データを受信す
ることであり、又そのデータを増幅してカラー・ビデオ
・ディスプレイの赤、緑、青色の色ガンをドライブする
に適したアナログ信号に変換することである。カラー発
生回路１は30MHzまでのビデオ・周波数で動作し、カラ
ー・グラフィック・コントローラと共同する動作のすべ
てを実行する集積回路チップの一領域セグメントではあ
るが、それを形成するようにしなければならない。特
に、カラー・グラフィック回路は選ばれた色（色合い及
び飽和）データと一致する色の固定した平衡を維持しな
がら、強度データに応答してフエード能力を提供するこ
とである。
第１図の特定の実施例では、バス４を通りフレーム・バ
ッファ３からくる色及び強度を表わす８ビットのディジ
タル・フォーマット・ピクセル・データが強度RAM6、色
RAM7,8,9及び補償RAM11のアドレスを与え、ディジタル
補償多重化D/A変換器２に対するディジタル・データ入
力として対応するバス12,13,14,16,17の４ビット・ディ
ジタル・ワードを選択する。多重化D/A変換器２の出力
はビデオ・ディスプレイに向けられる赤、緑、青強度の
ためのアナログ電圧信号である。各アナログ出力信号
VR,VGVBは夫々ライン18,19,21に現われる。
プロセッサ22は外部の命令に応答してRAM6,7,8,9に負荷
されるべき強度色組合せセットを選択する。更に、その
ような命令及び内在する補償ソフトウェア23に応答し
て、プロセッサ22はRAM11への応答する補償ワードを発
生する。このような方法で、RAM6,7,8,9,11にある強
度、色、補償の各データのテーブルはフレーム・バッフ
ァ３のピクセル・データを変換せずにビデオ・ディスプ
レイの垂直及び水平ブランキング期間中変更することが
できる。
オーバーレイ制御レジスタ24はオーバーレイ・モード・
カラー・データ用の４つのRAM行アドレスとフラッド・
カラー・データ用の１行の追加の行アドレスとを使用す
ることによってカラー（色）発生計画に更に柔軟性を与
える。この方法により、異なる色組合せが各RAMにある
カラー・セットを変更することなく、オーバーレイ又は
フラッド・カラーを供給する追加の能力を保有して、ピ
クセル・データによって直接アドレスすることができ
る。オーバーレイ制御レジスタ24はバス26に供給された
５ビットの制御ワードをライン26′のアドレスに変換し
て、テーブル１のロジックに従い、標準色グループとオ
ーバーレイ及びフラッド代替色間の区別を行う。
オーバーレイ・プレーンは４強度ビットに対応する４乃
至７と定義されることに注意を要する。オーバーレイ及
びフラッド制御特徴の可能性は本質的に残りの色の組合
わせの利用性を減じることになる。オーバーレイ及びフ
ラッド制御特徴の使用及び機能的実施は任意であり、こ
の発明にとっては２次的なものであるから、その特定の
構造は個々の設計者に任かされる。
第１図の多重化D/A変換器２内の特徴は第２図に詳細に
示す。そこに示すように、入力は強度、赤、緑、青、補
償の各信号に対応するディジタル・バイナリ・データ・
ワードから成り、出力は夫々ライン18,19,21に対する入
力に対応するビデオ・ディスプレイ・ドライブ信号を制
御するためのアナログ信号電圧VR,VG,VBである。VDDは
電源電圧であり、VRは外部発生の基準電圧、クロックは
同期クロック信号である。この実施例においては、多重
化D/A変換器２は、ライン27を介して強度D/A変換器28か
らくるアナログ出力電圧VIが夫々赤、緑、青色のための
D/A変換器29,31,32に対する基準電圧として作用するよ
うに構成された４つのＲ−2Rラダー型D/A変換器群を有
する。更に、VI基準電圧ライン27は出力がないように表
わされているバイナリ重みつき負荷切換型補償回路33に
接続される。第２図の構成に従い、多重化D/A変換器２
の出力は希望する関係で入力に従う。すなわち、 Ｋ＝WI×WK（Ｋ＝R,G,B） となるようにする。そこで、Ｋは各赤、緑、青色（R,G,
B）のための出力信号の大きさであり、WIは強度ワード
の重みであり、WKはカラー・ワードの重みである。
補償回路33の目的は４ビット・ディジタル・ワードを等
価アナログ出力電圧に変換することに使用されるように
構成したＲ−2Rラダーの全体的配線図を参照して知るこ
とができる。第３図に示すように、スイッチD0〜D3の状
態は変換されるべきワードの対応するビットのバイナリ
状態に関係し、それによって2R抵抗が接地されるか、ラ
ダーに対する基準電圧VREFに接続されるように限定され
る。例えば、スイッチD0〜D3の状態がバイナリの組合わ
せ0001を有するデータ・ワードを表わす場合には、スイ
ッチ▲▼，▲▼，▲▼,D3が閉じられ、VO
の出力はそれによって形成される分圧抵抗によって決定
される。しかしながら、VOの実際の電圧はそのノードに
接続されている回路の負荷インピーダンスによって影響
を受ける。そこで、強度D/Aラダー28と第２図の色D/Aラ
ダー29,31,32との間の機能的に多重化する相互接続はデ
ィジタル赤、緑、青ワードのビット内容が変化したとき
に、ライン27に異なる負荷インピーダンスを与えるとい
うことを明らかに知ることができる。赤、緑、青D/A変
換器ラダーはすべて強度D/A変換器ラダーからカスケー
ド接続されているから、又VREFを安定電源とすると、そ
れは問題を発生するライン27の負荷の変動である。
第３図に示すようなラダーの出力インピーダンスは一定
であり、検査により次のようになることを明らかにする
ことができる。
RO＝Ｒ しかし、後に説明するように、VREFに対する入力インピ
ーダンスは一定ではなく、スイッチD0〜D3を作動する入
力データ・ビットに依存する。第３図の形式のＲ−2Rラ
ダーについては、入力データ・ワードの対称性のため、
６つの異なる入力インピーダンスがある。10進法のデー
タ・ワード値及びそれに対応する入力インピーダンス値
をテーブル２に示す。
テーブル ２ データ・ワード値 入力インピーダンス ０ 無限大 1,2,4,8 3R 3,6,12 2R 5,7,10,14 12/7R 9,15 8/5R 11,13 24/17R データ・ワードが０の場合を除いて、入力インピーダン
スは約2:1の範囲で変化する。
第２図に戻り、それはライン27の有効インピーダンスが
約2:1の範囲で変化して、赤、緑、青D/A変換器のための
基準として作用する基準電圧VIを十分変更するよう強度
D/A変換器を負荷するということを意味する。この発明
の一面によると、強度D/Aラダー28はライン27に対する
負荷効果のための内部的に補償され、負荷それら自体は
D/A変換器ラダー29,31,32に供給されたカラー（色）ワ
ードによって表わされるデータに無関係に、大体大きさ
が固定されるように補償される。ライン27の負荷を大体
一定に固定するこの好ましい実施例は更にバイナリ重み
つき補償回路33を含み、その回路はバス17に供給された
ディジタル補償ワードに応答してライン27に対する負荷
を有効に切換える。補償回路33は赤、緑、青D/Aの負荷
の変動を抵抗的に偏移して補償することによって、ライ
ン27の負荷インピーダンスのレベルを大体一定に維持す
るよう構成される。それによって、補償ワードは異なる
カラー・ワードに直接対応するように共同する。
補償機能の他の実施例によると、その補償機能は補償信
号を含むカラー・ワードのビット長を増加することによ
って、及び各ラダー内のスイッチ要素をそれに対応して
増加することによって、第２図の29,31,32のような３つ
のカラーD/A変換器ラダーに集積される。再び、その目
的はライン27のインピーダンス負荷を固定に維持するこ
と、好ましくは最小値に維持することである。
第１図に戻り、４ビットの補償ワードは補償ソフトウェ
ア23に従ってプロセッサ22が発生し、各赤、緑、青色ワ
ードの組合わせが対応するカラーRAM7,8,9の行位置に負
荷されるときに、補償RAM11に負荷されるということを
思い出そう。従って、カラー・アドレス・バス34による
行のアドレシングは赤、緑、青データ・ワードに関連し
てライン27（第２図）の負荷の変化を補償するに適切な
４ビット補償ワードを選択する。
この発明の他の実施例によると、それはROMの各赤、
緑、青データ・ワードの組合わせに対応する補償ワード
を記憶して、ピクセル・データ・ワードをディジタルか
らアナログ形式に変換する各ときにそのROMをアドレス
するようになすことが可能である。この実施例は4096の
カラー・ワードの組合わせ全部を補償可能にするため、
相当大きなROMを必要とするということが好ましくな
い。故に、第１図に示すように、補償ワードを得るため
の好ましい構成は３つのカラー・ワードのビット内容に
よってカラー・ワードの各組のために補償ワードを発生
するに適したソフトウェア・コードを使用する。このア
ルゴリズムの目的はライン27の複合インピーダンス・レ
ベルをほぼ一定に維持し、その群が交換されようとする
強度ラダーの最終の足に大体等しく維持するように、バ
イナリ重みつき補償回路33を作動する補償ワードを発生
することであるということを思い出そう。第３図及び第
４図において、第３図のＲ−2Rラダーが強度D/A変換器2
8（第３図）に対応する場合、補償回路33は第３図のラ
ダーのVOに対応するノードにおける負荷インピーダンス
が第２図のライン27に対応するノードのインピーダンス
と同一であるということを補償するように作られる。そ
のアルゴリズムを以下に示す。
1. 各カラー・ワード（R,G又はＢ）を調べて次の条件
をチェックする。
条 件 補償ワード重み （ａ） すべて“0" 1000LSB （ｂ） 単一“1"のみ 0100 （ｃ） ２つの隣接“1"のみ 0010 （ｄ） 両端以外に“0"1個のみ 0000 （ｅ） 残りのワード 0001 2. R,G及びＢのために重みを加える。
3. １を加える。
4. 3/4で掛算する（３回加算/2回シフト） 5. 結果が15より大であると、不行使値に結果をセット
する。
6. 対応する３つのカラー・ワードを補償ワードとして
結果に加える。
7. 終了。
上記アルゴリズムの工程２−４は３つのカラー段の効果
を平均化すること及びその結果を４ビットにノーマライ
ズすることを意図して経験的なものである。それに関
し、工程３は工程４の単なる3/4倍掛算の概算を補償す
る。工程５はすべてのカラー出力が“0"であり、いかな
る値にセットすることができるような状況を考慮したも
のである。このアルゴリズムは最下位ビットの最大エラ
ーを有する補償を提供し、それ故カラー・ワードの組合
わせの約５％以内に対する修正を与えるものである。
不幸にも、多重化D/A変換器２の集積回路チップ内に形
成するに適切な回路に集積することはラスタ・スキャン
型カラー・ビデオ・ディスプレイの30MHzバンド幅で実
行するよう精製することを要求している。要求された動
作周波数と第３図の型のD/Aラダー内でスイッチング作
用を実行するFETのための公称15pF負荷容量とが与えら
れるから、ラダーの出力インピーダンスが200オームの
範囲にあるべきだということが、信号の立上り時間及び
立下り時間の要求から容易に確かめることができる。ラ
ダーの出力インピーダンスとラダー内の抵抗の値との間
の知られた関係に基づき、出力インピーダンスROは2R/3
に等しく、300オームのレンジ内にあるべきカラーD/A変
換器ラダー29,31,32内の抵抗のサイズを推測することが
できる。D0〜D3（第３図）のようなスイッチは４ビット
・ワードの最下位ビットの少くとも1/2の正確性を維持
するように十分に小さな動作抵抗を有するということを
保証するため、スイッチの抵抗は2R値の約1/15である約
40オームでなければならない。ゲート電圧が供給電圧値
であるようなｎチャンネル電界効果トランジスタを特徴
とする方程式に対してこのスイッチの適用を与えると、
その電界効果トランジスタの幅及び長さ間では次のよう
な関係が要求されるということがわかる。
W/L＝1/uCOX（VDD−VT）RON ＝1/（30E−６）（4.5−0.8）40 ＝225 Ｗ＝チャンネル幅 Ｌ＝チャンネル長さ RON＝トランジスタの“オン”抵抗 COX＝ユニット領域当りのゲート容量 ｕ＝電荷の移動性 VDD＝ゲート／供給電圧 VT＝トランジスタ閾値電圧 この幅対長さの関係は2.5ミクロンの有効チャンネル長
に対し約562ミクロンの有効チャンネル幅を要求する。
要求された動作周波数から、このトランジスタは約7.5
ナノ秒でスイッチされなければならない。上記で明らか
にしたトランジスタ及びスイッチング時間はカラーD/A
変換器のためには合理的なものであるが、そこからカラ
ー変換器と補償回路とがカスケード接続された強度D/A
変換器28は非常に低い出力インピーダンス、すなわちカ
ラーD/A変換器のインピーダンスの公称1/3のインピーダ
ンスを要求する。約1,500マイクロメートルの幅を有す
るトランジスタを要求するようにスイッチとして電界効
果トランジスタを使用するため、その寸法では、約7.5
ナノ秒のスイッチング時間が要求された場合は、従来の
集積回路では合理的に得ることができなかった。
強度D/A変換器28のスイッチング電界効果トランジスタ
のこのサイズに対するこの強制に打勝つために、トラン
ジスタを直線性領域で動作し、スイッチング及び抵抗の
両機能を適当な寸法に集積することが好ましい。この実
施例はそれを第4A図及び第4B図の合成配線図で説明し、
そこでは強度、色及び補償回路を集積回路に集積するに
ふさわしい形で示してある。スイッチ及び抵抗機能を寸
法的に関連した電界効果トランジスタの共通する組に集
積することはそれらトランジスタが接近して同一の製造
処理条件を受ける際の実行パラメータの追跡の点で有益
である。
第4A図及び第4B図の実施例は強度、色及び補償D/A変換
器ラダーの各電界効果トランジスタのための幅対長さ比
を明らかに示すものである。第4A図及び第4B図におい
て、強度D/A変換器28は全体的に左の方にあり、赤カラ
ーD/A変換器29はそのすぐ近くにあり、補償回路33はそ
の右にある。赤カラーD/A変換器29に大体同一な緑及び
青D/A変換器は第２図に示すように、変換器29と33との
間におかれる。基準電圧VREFは2Vのレンジにあることが
好ましく、電源電圧VDDは4.5Vのレンジにあるのが好ま
しい。
第4A図及び第4B図の電界効果トランジスタ・ラダーの要
素のほとんどのものは第３図から更にわかるように、第
２図のD/A変換器の各要素に対応させることによって容
易に関係づけることができるが、特にライン27に注目し
よう。第３図のノードVOから接地に対する抵抗30に対応
する抵抗は実際にはライン27に接続された赤、緑、青、
補償回路の負荷抵抗に等価である。
第4A図、第4B図のトランジスタの寸法はある試み及びエ
ラー・サイズの選択を含む。しかし、サイズの選択は高
い周波数動作に対するインピーダンスの考慮、抵抗に対
する電源電圧の影響の補償及び固定したバイアス装置を
拡張し合計領域を大きく影響することなく更に狭いスイ
ッチ装置にする重み方式によって重要な場合に決定され
る。第１の考慮は62マイクロメートルの４チャンネル幅
になるようにラダーを終端する集積された固定バイアス
装置の幅を決定する。第２の考慮は接地に接続されたソ
ース電極を有するトランジスタ・スイッチより広い幅の
55マイクロメートルであるVIに接続されたスイッチを持
つことになる。第３の考慮はVI又は接地のどちらかに供
給するスイッチの間に置かれた第4A図の35のようなトラ
ンジスタの幅を117マイクロメートルに、最高幅とし、
スイッチ・トランジスタそれ自体の幅は55及び45マイク
ロメートル減少するように、幅を再配分することであ
る。これら寸法は強度ラダーをカラー・ラダー及び補償
回路をドライブすることを容易にする。カラー・ラダー
の次のビットを接続する70マイクロメートル幅のトラン
ジスタの選択は任意であった。
シュミレーションは、第4A図、第4B図の補償多重D/A変
換器は2VのVREF及び4.5VのVDDによって動作した４ビッ
ト・ワードの最下位ビットの±1/2の正確性を維持する
ことができるということを示す。
第4A図，第4B図の実施例の１つの重要な特徴は、強度D/
A変換器28が変化したカラーD/A変換器及び補償回路のス
イッチ・タイムと約同一のスイッチ・タイムでスイッチ
する場合、応答時間のマッチングにある。そのような時
間的一致は、アナログ出力が強度及び色の両方で大体す
べての時に有効であるということを保証する。この特徴
は、強度D/Aと色D/A変換器ラダーの変動が大体マッチし
なかった場合に要求されるかもしれないデータ・ワード
のラッチの要求を除去することができる。
第4A図，第4B図に実施したディジタル補償多重化D/A変
換器はそれら自身高周波動作が可能であるドライバによ
ってドライブされたときに相当低いインピーダンスと、
低い内部容量に起因する非常に短いセット時間を表わし
た。第4A図及び第4B図に示すように、ディジタル強度、
カラー及び補償ワードI0〜I4,R0〜R3,G0〜G3,B0〜B3及
びC0〜C3はスイッチドライバ36,37を通して対応する回
路をドライブする。第4B図及び第５図に示すように、ス
イッチ・ドライバ36,37に対する強度、色、及び補償ワ
ード入力はライン38のクロック信号で同期して交差接続
ノア・ゲート41,42をドライブし、その後ブーストラッ
プド・ドライバ43を反転する。ブーティング・ドライバ
43は低インピーダンス・ドライブ信号を供給するため、
ラインＤ及びに対するスイッチ・ドライブ信号のため
の設定時間を短くする。ノア・ゲート41,42からの不重
複信号はブーティング・ドライバ43を通過したときに約
４ナノ秒重複することになる。このわずかの重複は出力
ラインＤ及びに接続された電界効果トランジスタのス
イッチング速度を増加する手段として好ましい。強度ド
ライバのためのスイッチ・ドライバ36と、カラー・ラダ
ー及び補償回路のためのスイッチ・ドライバ37とはドラ
イバ・トランジスタの寸法の差異を考慮した場合わずか
異なるが、それらの設計は当業者の容易に感知しうるも
のである。
ブーティング・ドライバ回路は第６図の配線図に示す。
ブーティング・ドライバ回路はそれが強度、カラー又は
補償回路にあるかどうかによって、異なる種類のスイッ
チ・ゲートをドライブするため、ブーティング・ドライ
バ・トランジスタは良いブーティング動作を維持しなが
ら信号の遅延時間を一致するよう調節が必要かもしれな
い。この実施例では、強度D/A変換器の特性はその性能
に一致するよう他のD/A変換器ラダー・ブーティング・
ドライバを調節するための設計基準として使用された。
〔発明の効果〕
以上説明したように、本発明では、各ピクセルの色デー
タを強度、赤色、緑色、青色にまとめたデジタル・デー
タからなる可変データ・セットとし、それらのデジタル
データをスイッチが多重段にカスケード接続されたＲ−
2R型D/A変換器及び電界効果トランジスタを集積化した
抵抗性要素とによって強度調節し、アナログ信号に変換
することにより、異なるデジタル・ワードによってD/A
変換器の基準信号に対する負荷インピーダンスが種々に
変化する中で、高速（高周波数）で正確にアナログ・デ
ジタル変換することができるようになった。また、この
ような高機能のデジタル・アナログ変換回路をチップ領
域上に効率的に集積化することができるようになった。
図面の簡単な説明 第１図は、カラーグラフィック制御回路中にこの発明の
デジタル・アナログ変換装置を使用した構成を示す簡略
ブロック図である。
第２図は、本発明に係るデジタル・アナログ変換装置の
一実施例を示す簡略ブロック図である。
第３図は、本発明の１実施例に係るデジタル・アナログ
変換器に使用したＲ−2Rラダー回路の配線図である。
第4A図及び第4B図は、集積化した電界効果トランジスタ
を用いて、第３図の回路を実施した場合を示す図であ
る。
第６図は、第５図のブーティング・ドライバ回路の配線
図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スタンチヤーク，カール マイクル アメリカ合衆国 80907 コロラド コロ ラド スプリングス，ウエスト デル ノ ート 20 (56)参考文献 特開 昭57−62680（ＪＰ，Ａ) 特公 昭52−28530（ＪＰ，Ｂ２) 特公 昭59−41222（ＪＰ，Ｂ２)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】第１のデジタル・ワード（I0−I4）を受信
    する第１のデジタル入力と、出力ライン（27）に接続さ
    れたアナログ出力とを有する第１のデジタル・アナログ
    変換部（28）と、 第２のデジタル・ワード（R0−R3）を受信する第１のデ
    ジタル入力と、前記出力ライン（27）に接続されたアナ
    ログ入力と、アナログ出力とを有し、前記第２のデジタ
    ル入力ワード（R0−R3）に応答して、前記第１のデジタ
    ル・アナログ変換部（28）のアナログ出力の大きさに比
    例した出力信号を送出することによりマルチプルD/A変
    換動作を実行する第２のデジタル・アナログ変換部（2
    9）と、 前記出力ライン（27）に接続されており、前記第２のデ
    ジタル・ワード（R0−R3）の変化により発生する前記第
    ２のデジタル・アナログ変換装置（28）の前記出力ライ
    ン（27）に対する負荷の変動を補償するために、前記第
    ２のデジタル入力ワード（R5−R3）に応じてロード・イ
    ンピーダンスの大きさを変化させる補償手段（33）と、 を具備してなるデジタル・アナログ変換装置。
JP61501132A 1985-03-11 1986-02-07 ディジタル−アナログ変換装置 Expired - Lifetime JPH0769671B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/710,658 US4779029A (en) 1985-03-11 1985-03-11 Digitally compensated multiplying digital to analog converter
US710658 1985-03-11
PCT/US1986/000264 WO1986005609A1 (en) 1985-03-11 1986-02-07 Digital to analog conversion apparatus

Publications (2)

Publication Number Publication Date
JPS62502220A JPS62502220A (ja) 1987-08-27
JPH0769671B2 true JPH0769671B2 (ja) 1995-07-31

Family

ID=24854990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61501132A Expired - Lifetime JPH0769671B2 (ja) 1985-03-11 1986-02-07 ディジタル−アナログ変換装置

Country Status (5)

Country Link
US (1) US4779029A (ja)
EP (1) EP0215821B1 (ja)
JP (1) JPH0769671B2 (ja)
DE (1) DE3674520D1 (ja)
WO (1) WO1986005609A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961117A (en) * 1987-11-13 1990-10-02 New Dest Corporation Document scanner
DE8900990U1 (de) * 1989-01-28 1989-10-26 Forschungszentrum Jülich GmbH, 52428 Jülich Schaltungsvorrichtung mit dividierendem Analogdigitalwandler
US5134400A (en) * 1991-01-07 1992-07-28 Harris Corporation Microwave multiplying D/A converter
US6208195B1 (en) 1991-03-18 2001-03-27 Integrated Device Technology, Inc. Fast transmission gate switch
JPH06506333A (ja) 1991-03-18 1994-07-14 クウォリティ・セミコンダクタ・インコーポレイテッド 高速トランスミッションゲートスイッチ
US5274748A (en) * 1991-12-27 1993-12-28 At&T Bell Laboratories Electronic synapse circuit for artificial neural network
JP3551200B2 (ja) * 1993-12-27 2004-08-04 株式会社ルネサステクノロジ デジタル／アナログ変換回路
US6646761B1 (en) * 1998-08-12 2003-11-11 Texas Instruments Incorporated Efficient under color removal
US6266000B1 (en) * 1999-04-30 2001-07-24 Agilent Technologies, Inc. Programmable LED driver pad
US9554481B1 (en) * 2011-04-20 2017-01-24 Paul Andrew Mitchell Bay RAM Five
US8854085B1 (en) * 2013-05-08 2014-10-07 Texas Instruments Incorporated Method and apparatus for cancellation of the second harmonic in a differential sampling circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2106547B1 (ja) * 1970-09-16 1975-02-21 Werkzeugmasch Heckert Veb
FR2182370A5 (ja) * 1972-04-28 1973-12-07 Melvin L Dey
US4168528A (en) * 1978-07-21 1979-09-18 Precision Monolithics, Inc. Voltage to current conversion circuit
US4558351A (en) * 1983-11-21 1985-12-10 Rca Corporation Hue correction circuit for a digital TV receiver

Also Published As

Publication number Publication date
EP0215821B1 (en) 1990-09-26
EP0215821A1 (en) 1987-04-01
JPS62502220A (ja) 1987-08-27
WO1986005609A1 (en) 1986-09-25
US4779029A (en) 1988-10-18
DE3674520D1 (de) 1990-10-31

Similar Documents

Publication Publication Date Title
US5877717A (en) D/A converter with a Gamma correction circuit
JP3594125B2 (ja) Ｄａ変換器およびそれを用いた液晶駆動装置
JP3495960B2 (ja) 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
US7158156B2 (en) Display panel driver
KR100329286B1 (ko) 액정구동회로 및 액정표시장치
JP2000183747A (ja) Ｄａ変換器およびそれを用いた液晶駆動装置
US5585795A (en) D/A converter including output buffer having a controllable offset voltage
CN112992035B (zh) 驱动显示器中布置的像素的数据驱动装置和伽马电压电路
JPH11163729A (ja) 低電力液晶ディスプレィ・ドライバ
JPH0769671B2 (ja) ディジタル−アナログ変換装置
US5442379A (en) High speed RAMDAC with reconfigurable color palette
KR20040071630A (ko) 디스플레이 패널의 전류구동 회로 및 장치
US4920344A (en) Digitally compensated multiplying digital to analog converter
CN112908244A (zh) 一种显示元件的驱动方法和装置
US5270715A (en) Multichannel D/A converter
US6154160A (en) Circuit arrangement including digital-to-analog current converters
JPH1093436A (ja) デジタル・アナログ変換回路
JP3007745B2 (ja) 表示装置の駆動回路
JP2001156640A (ja) ディジタル／アナログ変換器
US6580410B1 (en) Liquid crystal display
EP0940798A1 (en) Driving circuit for liquid crystal display
US20170278460A1 (en) Semiconductor circuit for digital-analog conversion and impedance conversion
JPH10215179A (ja) Ｄ／ａコンバータ
JP2680940B2 (ja) Ｄ／ａ変換器
JPH1117545A (ja) Ｄ／ａ変換器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term