JPH0313601B2 - - Google Patents
Info
- Publication number
- JPH0313601B2 JPH0313601B2 JP57017011A JP1701182A JPH0313601B2 JP H0313601 B2 JPH0313601 B2 JP H0313601B2 JP 57017011 A JP57017011 A JP 57017011A JP 1701182 A JP1701182 A JP 1701182A JP H0313601 B2 JPH0313601 B2 JP H0313601B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- instructions
- column number
- number register
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/10—Program control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明は、シーケンスプログラム部から所望の
シーケンス命令を読出し、演算回路でシーケンス
処理するシーケンス制御方法、特にプログラミン
グ装置において論理回路記号で表現されるシーケ
ンス制御回路図を描くイメージでプログラムの作
成、修正ができるようにし、このプログラムを用
いて制御するシーケンス制御方法に関する。
シーケンス命令を読出し、演算回路でシーケンス
処理するシーケンス制御方法、特にプログラミン
グ装置において論理回路記号で表現されるシーケ
ンス制御回路図を描くイメージでプログラムの作
成、修正ができるようにし、このプログラムを用
いて制御するシーケンス制御方法に関する。
初期の頃のシーケンス制御はハードワイヤ的な
構成のものであつたが、その後シーケンス制御は
論理計算により行なう方向に進んできた。プログ
ラムによつて制御するシーケンス制御方法を
PLC（Programmable Logic Control）と称して
いるが、初期の頃のPLCにおいてはプール代数
式の命令で演算処理が行なわれていた。近年、プ
ログラミング装置のCRT画面を介して、ラダー
図（リレーシーケンス制御図）を描くイメージで
シーケンスプログラムの作成、修正が可能な
PLCが普及してきているが、このPLCはリレー
ラダー制御回路に慣れた人がプログラムすること
を前提としているため、電子回路等で一般的に使
用しているAND、OR等の論理回路記号に慣れた
人には使いにくい面があり、従つてプロミング装
置で論理回路図を描くイメージでシーケンスプロ
グラムの作成、修正ができ、作成されたプログラ
ムによつて意図するシーケンス制御を実行するシ
ーケンス制御方法が要望されていた。そして、最
近、プログラム装置を用いて論理回路図を描くイ
メージでシーケンスプログラムの作成、修正が可
能なPLCが考案されつつあるが、PLCのシーケ
ンスプログラムの命令構成によりCRT画面で論
理回路図を作成する場合、画面全体が右下りで、
かつ接続線の交叉等で制約があり、使いにくい欠
点があつた。
構成のものであつたが、その後シーケンス制御は
論理計算により行なう方向に進んできた。プログ
ラムによつて制御するシーケンス制御方法を
PLC（Programmable Logic Control）と称して
いるが、初期の頃のPLCにおいてはプール代数
式の命令で演算処理が行なわれていた。近年、プ
ログラミング装置のCRT画面を介して、ラダー
図（リレーシーケンス制御図）を描くイメージで
シーケンスプログラムの作成、修正が可能な
PLCが普及してきているが、このPLCはリレー
ラダー制御回路に慣れた人がプログラムすること
を前提としているため、電子回路等で一般的に使
用しているAND、OR等の論理回路記号に慣れた
人には使いにくい面があり、従つてプロミング装
置で論理回路図を描くイメージでシーケンスプロ
グラムの作成、修正ができ、作成されたプログラ
ムによつて意図するシーケンス制御を実行するシ
ーケンス制御方法が要望されていた。そして、最
近、プログラム装置を用いて論理回路図を描くイ
メージでシーケンスプログラムの作成、修正が可
能なPLCが考案されつつあるが、PLCのシーケ
ンスプログラムの命令構成によりCRT画面で論
理回路図を作成する場合、画面全体が右下りで、
かつ接続線の交叉等で制約があり、使いにくい欠
点があつた。
この他に、従来のラダーダイヤグラム（マトリ
ツクス）表記の方法では、各コラムの結線状態、
スイツチの種類、及びコラムに相当するロウの右
に下向きワイヤが有るか否か、の情報をインスト
ラクシヨンとし、かつラダーダイヤグラムの電流
方向を左から右、上下２方向に流れるものと定義
しているため、ホリゾンタルロウに沿つて右から
左に逆流するのを防ぐ手段を必要としていた。
ツクス）表記の方法では、各コラムの結線状態、
スイツチの種類、及びコラムに相当するロウの右
に下向きワイヤが有るか否か、の情報をインスト
ラクシヨンとし、かつラダーダイヤグラムの電流
方向を左から右、上下２方向に流れるものと定義
しているため、ホリゾンタルロウに沿つて右から
左に逆流するのを防ぐ手段を必要としていた。
本発明は、上記従来のものの欠点を除去するた
めになされたもので、PLCの演算部に付随して、
CRT画面上に作成する論理回路図の各横線に対
応した列番号レジスタ（RN：Row No.
Register）を設け、プログラミング装置のCRT
画面で作成される論理回路図において制御信号の
流れを左から右へと定義し、かつ各RN及び線番
をパラメータとした、線番入力命令、論理命令、
分岐命令、線番出力命令を設け、CRT上のカラ
ムの左から右へと、また同一カラムにおいては、
分岐命令から論理命令へ（各々上から下へ）とシ
ーケンス演算処理を実行するようにしてシーケン
スプログラムの作成、修正上の制約をなくしたシ
ーケンス制御方法を提供することを目的としてい
る。
めになされたもので、PLCの演算部に付随して、
CRT画面上に作成する論理回路図の各横線に対
応した列番号レジスタ（RN：Row No.
Register）を設け、プログラミング装置のCRT
画面で作成される論理回路図において制御信号の
流れを左から右へと定義し、かつ各RN及び線番
をパラメータとした、線番入力命令、論理命令、
分岐命令、線番出力命令を設け、CRT上のカラ
ムの左から右へと、また同一カラムにおいては、
分岐命令から論理命令へ（各々上から下へ）とシ
ーケンス演算処理を実行するようにしてシーケン
スプログラムの作成、修正上の制約をなくしたシ
ーケンス制御方法を提供することを目的としてい
る。
本発明は、シーケンスプログラムメモリ部から
所望のシーケンス命令を読み出し、演算部でシー
ケンス処理を行なうようにしたシーケンス制御方
法において、縦線と横線とからなるマトリツクス
上に論理回路図を形成し、その入力線番、中間線
番、出力線番及び論理回路記号を上記横線上に記
載し、接続線及び分岐線を上記縦線上及び横線上
に記載し、この論理回路図上で制御信号が左から
右へ流れるだけと定義した条件のもとにシーケン
スプログラムを作成し、このシーケンスプログラ
ムを上記シーケンスプログラムメモリ部に記憶さ
せておき、上記シーケンスプログラムメモリ部及
び演算部並びに演算部に付随する線番メモリ部及
びレジスタによりシーケンス演算処理を行なわせ
ることを要旨とする。
所望のシーケンス命令を読み出し、演算部でシー
ケンス処理を行なうようにしたシーケンス制御方
法において、縦線と横線とからなるマトリツクス
上に論理回路図を形成し、その入力線番、中間線
番、出力線番及び論理回路記号を上記横線上に記
載し、接続線及び分岐線を上記縦線上及び横線上
に記載し、この論理回路図上で制御信号が左から
右へ流れるだけと定義した条件のもとにシーケン
スプログラムを作成し、このシーケンスプログラ
ムを上記シーケンスプログラムメモリ部に記憶さ
せておき、上記シーケンスプログラムメモリ部及
び演算部並びに演算部に付随する線番メモリ部及
びレジスタによりシーケンス演算処理を行なわせ
ることを要旨とする。
以下、本発明の一実施例を図に従つて説明す
る。
る。
第１図は、本発明のシーケンス制御方法の一実
施例をすブロツクダイヤグラムである。ここで、
１はプロセス入力を選択して取り込み、入力デー
タを格納しておく入力線番制御メモリ部、２は出
力データを記憶しておき、プロセス出力を行なう
出力線番制御メモリ部、３はシーケンスプログラ
ムを格納しているシーケンスプログラムメモリ
部、４はシーケンスプログラムメモリ部３からシ
ーケンス命令を取り出し、命令の実行内容を解読
する命令デコーダ、５はマイクロプログラムメモ
リ部で、命令デコーダ４によつて駆動され、命令
内容によつて演算部６のデータの流れ及び演算内
容を制御するマイクロプログラムが格納されてい
る。７は列番号レジスタRN、８は中間線番メモ
リ部で各々演算部６の入力及び出力に接続されて
いる。１０はプログラミング制御装置で、シーケ
ンス制御装置９のシーケンスプログラムメモリ部
３にキーボード１１から作成されるシーケンスプ
ログラムを格納したり、CRT表示器１２にキー
ボード１１で作成するシーケンスプログラムを表
示したり、シーケンスプログラムメモリ部３から
読み出されるシーケンスプログラムを表示したり
する。
施例をすブロツクダイヤグラムである。ここで、
１はプロセス入力を選択して取り込み、入力デー
タを格納しておく入力線番制御メモリ部、２は出
力データを記憶しておき、プロセス出力を行なう
出力線番制御メモリ部、３はシーケンスプログラ
ムを格納しているシーケンスプログラムメモリ
部、４はシーケンスプログラムメモリ部３からシ
ーケンス命令を取り出し、命令の実行内容を解読
する命令デコーダ、５はマイクロプログラムメモ
リ部で、命令デコーダ４によつて駆動され、命令
内容によつて演算部６のデータの流れ及び演算内
容を制御するマイクロプログラムが格納されてい
る。７は列番号レジスタRN、８は中間線番メモ
リ部で各々演算部６の入力及び出力に接続されて
いる。１０はプログラミング制御装置で、シーケ
ンス制御装置９のシーケンスプログラムメモリ部
３にキーボード１１から作成されるシーケンスプ
ログラムを格納したり、CRT表示器１２にキー
ボード１１で作成するシーケンスプログラムを表
示したり、シーケンスプログラムメモリ部３から
読み出されるシーケンスプログラムを表示したり
する。
第２図は、本発明の一実施例で使用される命令
と論理回路図及び機能の一覧である。ここで、ｍ
−ｒ、……ｍ−ｐ，ｍ，ｍ＋ｐ，……，ｍ＋ｒ
は、CRT表示器１２に論理記号を用いて論理回
路図を描くイメージで、シーケンスプログラムを
作成した時の論理回路図の各横線に対応してい
る。Iiは入力線番制御メモリ部１に格納される入
力データ、Oiは出力線番制御メモリ部２に格納
されている出力データ、Miは中間線番メモリ部
８に格納されている中間線番データに各々が対応
している。RNは列番号レジスタで、その内容
は、ｍ−ｒ，……，ｍ−ｐ，ｍ，ｍ＋ｐ，……，
ｍ＋ｒの各々の列に対応している。
と論理回路図及び機能の一覧である。ここで、ｍ
−ｒ、……ｍ−ｐ，ｍ，ｍ＋ｐ，……，ｍ＋ｒ
は、CRT表示器１２に論理記号を用いて論理回
路図を描くイメージで、シーケンスプログラムを
作成した時の論理回路図の各横線に対応してい
る。Iiは入力線番制御メモリ部１に格納される入
力データ、Oiは出力線番制御メモリ部２に格納
されている出力データ、Miは中間線番メモリ部
８に格納されている中間線番データに各々が対応
している。RNは列番号レジスタで、その内容
は、ｍ−ｒ，……，ｍ−ｐ，ｍ，ｍ＋ｐ，……，
ｍ＋ｒの各々の列に対応している。
次に各命令の動作を説明する。キーボード１１
より入力され、CRT表示器１２の画面に論理回
路図として描かれ、プログラミング装置１０を介
して描かれた論理回路図に対応したプログラムが
シーケンスプログラムメモリ部３に格納される。
各命令はシーケンスプログラムメモリ部３から命
令デコーダ４で解読され、マイクロプログラムメ
モリ部５に格納されるマイクロプログラムが各命
令に対応して実行され、演算部６、入力線番制御
メモリ部１、列番号レジスタ７、中間線番メモリ
部８、出力線番制御メモリ部２間のデータの流れ
及び演算内容を各々制御する。
より入力され、CRT表示器１２の画面に論理回
路図として描かれ、プログラミング装置１０を介
して描かれた論理回路図に対応したプログラムが
シーケンスプログラムメモリ部３に格納される。
各命令はシーケンスプログラムメモリ部３から命
令デコーダ４で解読され、マイクロプログラムメ
モリ部５に格納されるマイクロプログラムが各命
令に対応して実行され、演算部６、入力線番制御
メモリ部１、列番号レジスタ７、中間線番メモリ
部８、出力線番制御メモリ部２間のデータの流れ
及び演算内容を各々制御する。
IN（｛Ii Mi｝／ｍ）：IiまたはMiに格納されてい
る内容をRN（ｍ）に格納する。
る内容をRN（ｍ）に格納する。
AND（ｍ，ｍ＋ｐ，……，ｍ＋ｒ／ｍ＋ｑ／
Mi）：RN（ｍ），RN（ｍ＋ｐ），……，RN（ｍ
＋ｒ）のAND演算を行ない、結果をRN（ｍ＋
ｑ）に格納すると共にMiがある場合はMiにも
結果を格納する。
Mi）：RN（ｍ），RN（ｍ＋ｐ），……，RN（ｍ
＋ｒ）のAND演算を行ない、結果をRN（ｍ＋
ｑ）に格納すると共にMiがある場合はMiにも
結果を格納する。
OR（ｍ，ｍ＋ｐ，……，ｍ＋ｒ／ｍ＋ｑ／
Mi）：RN（ｍ），RN（ｍ＋ｐ），……，RN（ｍ
＋ｒ）のOR演算を行ない、結果をRN（ｍ＋
ｑ）に格納すると共に、Miがある場合はMiに
も結果を格納する。
Mi）：RN（ｍ），RN（ｍ＋ｐ），……，RN（ｍ
＋ｒ）のOR演算を行ない、結果をRN（ｍ＋
ｑ）に格納すると共に、Miがある場合はMiに
も結果を格納する。
NOT（ｍ／Mi）：RN（ｍ）のNOT演算を行
ない、結果をRN（ｍ）に格納すると共にMiが
ある場合はMiにも格納する。
ない、結果をRN（ｍ）に格納すると共にMiが
ある場合はMiにも格納する。
BD1（ｍ／ｍ＋ｐ，……，ｍ＋ｒ），BD2
ｍ／ｍ＋ｐ，……，ｍ＋ｒ）：RN（ｍ）に格納
されている内容をRN（ｍ＋ｐ），……，RN（ｍ
＋ｒ）に格納する。
ｍ／ｍ＋ｐ，……，ｍ＋ｒ）：RN（ｍ）に格納
されている内容をRN（ｍ＋ｐ），……，RN（ｍ
＋ｒ）に格納する。
BU1（ｍ／ｍ−ｒ，……，ｍ＋ｐ），BU2
（ｍ／ｍ−ｒ，……，ｍ−ｐ）：RN（ｍ）に格
納されている内容をRN（ｍ−ｒ），……，RN
（ｍ−ｐ）に格納する。
（ｍ／ｍ−ｒ，……，ｍ−ｐ）：RN（ｍ）に格
納されている内容をRN（ｍ−ｒ），……，RN
（ｍ−ｐ）に格納する。
BUD（ｍ／ｍ−ｒ，……，ｍ−ｐ，ｍ，ｍ＋
ｐ，……，ｍ＋ｒ）：RN（ｍ）に格納されてい
る内容をRN（ｍ−ｒ），……，RN（ｍ−ｐ），
RN（ｍ），RN（ｍ＋ｐ），……，RN（ｍ＋ｑ）
に格納する。
ｐ，……，ｍ＋ｒ）：RN（ｍ）に格納されてい
る内容をRN（ｍ−ｒ），……，RN（ｍ−ｐ），
RN（ｍ），RN（ｍ＋ｐ），……，RN（ｍ＋ｑ）
に格納する。
OUT（ｍ／｛Oi Mi｝）：RN（ｍ）に格納されてい
る内容をOiまたはMiに格納する。
る内容をOiまたはMiに格納する。
第３図は本発明の一実施例で使用される命令の
演算実行順序を説明する図である。論理回路図と
対応して作成されるシーケンスプログラムは第１
カラムの入力命令を第１ロウ→第ｍロウと実行す
る。次に第２カラムの分岐命令を第１ロウ→第ｍ
ロウと実行後、第２カラムの論理命令を第１ロウ
→第ｍロウと実行する。以下、第３カラム→第
（ｎ−１）カラムと実行し、第ｎカラムの分岐命
令を第１ロウ→第ｍロウと実行し、最後に第ｎカ
ラムの出力命令を第１ロウ→第ｍロウと実行す
る。
演算実行順序を説明する図である。論理回路図と
対応して作成されるシーケンスプログラムは第１
カラムの入力命令を第１ロウ→第ｍロウと実行す
る。次に第２カラムの分岐命令を第１ロウ→第ｍ
ロウと実行後、第２カラムの論理命令を第１ロウ
→第ｍロウと実行する。以下、第３カラム→第
（ｎ−１）カラムと実行し、第ｎカラムの分岐命
令を第１ロウ→第ｍロウと実行し、最後に第ｎカ
ラムの出力命令を第１ロウ→第ｍロウと実行す
る。
第４図は、本発明の一実施例によるシーケンス
制御方法のシーケンスプログラムの命令と対応す
る論理回路図の一例を示す図であり、プログラミ
ング装置を用いてCRT画面に描くことにより、
対応するシーケンス命令に自動的に変換すること
も可能である。
制御方法のシーケンスプログラムの命令と対応す
る論理回路図の一例を示す図であり、プログラミ
ング装置を用いてCRT画面に描くことにより、
対応するシーケンス命令に自動的に変換すること
も可能である。
なお、上記実施例では、演算処理としてマイク
ロプログラム製造方式の演算部６を設けた計算機
構成のものを示したが、汎用のゲートフリツプフ
ロツプ等を用いたハードウエアロジツク回路構成
としてもよい。列番号レジスタ７は計算機の汎用
レジスタを用いる例を示したが、ビツト情報を格
納できるものであれば、フリツプフロツプ、シフ
トレジスタ等を用いてもよい。カラムとロウの最
大数には制限がなく、１つのカラムの分岐命令は
数個のサブカラム構成とすることもできる。ま
た、上記実施例ではAND，OR，NOTの論理回
路図の命令の場合を示したが、FLIP−ELOP，
Ｎ／Ｍ LOGIC，TIMER等の論理回路図も同様
の考えで構成できる。
ロプログラム製造方式の演算部６を設けた計算機
構成のものを示したが、汎用のゲートフリツプフ
ロツプ等を用いたハードウエアロジツク回路構成
としてもよい。列番号レジスタ７は計算機の汎用
レジスタを用いる例を示したが、ビツト情報を格
納できるものであれば、フリツプフロツプ、シフ
トレジスタ等を用いてもよい。カラムとロウの最
大数には制限がなく、１つのカラムの分岐命令は
数個のサブカラム構成とすることもできる。ま
た、上記実施例ではAND，OR，NOTの論理回
路図の命令の場合を示したが、FLIP−ELOP，
Ｎ／Ｍ LOGIC，TIMER等の論理回路図も同様
の考えで構成できる。
以上説明したように、本発明は制御信号の流れ
を論理回路図の左から右へと定義し、かつ論理回
路図の各横線に対応した列番号レジスタを設け、
シーケンス演算結果を列番号レジスタに記憶さ
せ、線番と列番号レジスタをパラメータとする各
命令の実行順序を各カラムの上から下へと行なう
ように構成したので、論理回路図に右下りや接続
線の交叉の制約がなく、実際の論理回路図に一致
した形でのシーケンス命令が構成でき、プログラ
ミング装置からの命令変換が容易となり、論理回
路図に対応したシーケンスプログラムを誰にでも
できるようになり、プログラム効率の良いシーケ
ンス制御方法の提供が可能となる効果がある。
を論理回路図の左から右へと定義し、かつ論理回
路図の各横線に対応した列番号レジスタを設け、
シーケンス演算結果を列番号レジスタに記憶さ
せ、線番と列番号レジスタをパラメータとする各
命令の実行順序を各カラムの上から下へと行なう
ように構成したので、論理回路図に右下りや接続
線の交叉の制約がなく、実際の論理回路図に一致
した形でのシーケンス命令が構成でき、プログラ
ミング装置からの命令変換が容易となり、論理回
路図に対応したシーケンスプログラムを誰にでも
できるようになり、プログラム効率の良いシーケ
ンス制御方法の提供が可能となる効果がある。
第１図は本発明のシーケンス制御方法の一実施
例を示すブロツクダイヤグラム、第２図は本発明
で使用される命令と論理回路図及び機能を示す説
明図、第３図は本発明の一実施例で使用される命
令の演算実行順序を示す説明図、第４図は本発明
の一実施例によるシーケンス制御方法のシーケン
スプログラムの命令と対応する論理回路の一例を
示す説明図である。 １……入力線番制御メモリ部、２……出力線番
制御メモリ部、３……シーケンスプログラムメモ
リ部、６……演算部、７……列番号レジスタ、８
……中間線番メモリ部、９……シーケンス制御装
置、１０……プログラミング装置。
例を示すブロツクダイヤグラム、第２図は本発明
で使用される命令と論理回路図及び機能を示す説
明図、第３図は本発明の一実施例で使用される命
令の演算実行順序を示す説明図、第４図は本発明
の一実施例によるシーケンス制御方法のシーケン
スプログラムの命令と対応する論理回路の一例を
示す説明図である。 １……入力線番制御メモリ部、２……出力線番
制御メモリ部、３……シーケンスプログラムメモ
リ部、６……演算部、７……列番号レジスタ、８
……中間線番メモリ部、９……シーケンス制御装
置、１０……プログラミング装置。
Claims (1)
- １ シーケンスプログラムメモリ部から所望のシ
ーケンス命令を読み出し、演算部でシーケンス処
理を行なうようにしたシーケンス製造方法におい
て、縦線と横線とからなるマトリツクス上に論理
回路図を形成し、該論理回路図の各横線に対応し
た列番号レジスタを演算部に付随して設け、線番
メモリ部及び上記列番号レジスタから取り出され
る情報をもとにシーケンスプログラムに従つて演
算部でシーケンス演算処理を行なわせ、演算結果
は線番メモリ部及び上記列番号レジスタに記憶さ
せ、シーケンスプログラムの命令は、線番及び列
番号レジスタをパラメータとした、入力命令、論
理命令、分岐命令及び出力命令から成るものと
し、シーケンス演算処理を論理回路図との対応
で、横方向は左から右へ、同一縦方向は上から下
へ実行させ、また命令群を入力命令→分岐命令→
論理命令→出力命令の順序で実行させ、入力命令
は線番メモリ部からの情報を該当の列番号レジス
タに格納させ、分岐命令は、列番号レジスタから
の情報を該当の列番号レジスタに格納させ、論理
命令は各列番号レジスタからの情報を論理演算さ
せ、その結果を該当の列番号レジスタ及び線番メ
モリに格納させ、出力命令は列番号レジスタから
の情報を該当の線番メモリ部に格納させるように
したことを特徴とするシーケンス制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1701182A JPS58134307A (ja) | 1982-02-05 | 1982-02-05 | シ−ケンス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1701182A JPS58134307A (ja) | 1982-02-05 | 1982-02-05 | シ−ケンス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58134307A JPS58134307A (ja) | 1983-08-10 |
| JPH0313601B2 true JPH0313601B2 (ja) | 1991-02-22 |
Family
ID=11932054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1701182A Granted JPS58134307A (ja) | 1982-02-05 | 1982-02-05 | シ−ケンス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134307A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4217658A (en) * | 1977-07-25 | 1980-08-12 | Struthers-Dunn, Inc. | Process control system that controls its outputs according to the results of successive analysis of the vertical input columns of a hypothetical ladder diagram |
| JPS57705A (en) * | 1980-06-02 | 1982-01-05 | Toshiba Mach Co Ltd | Operating method of ladder circuit input part on column cycle system |
-
1982
- 1982-02-05 JP JP1701182A patent/JPS58134307A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58134307A (ja) | 1983-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010644B2 (ja) | シ−ケンス表示制御方法 | |
| JP3461400B2 (ja) | シーケンス制御プログラム作成装置 | |
| JP2797435B2 (ja) | 表示コントローラ | |
| JPH08179817A (ja) | 工作機械用表示操作装置 | |
| JPH0313601B2 (ja) | ||
| US4326207A (en) | Programmable sequence controller | |
| US4533911A (en) | Video display system for displaying symbol-fragments in different orientations | |
| JPS6243201B2 (ja) | ||
| JPH0282301A (ja) | プログラマブルコントローラの周辺装置 | |
| JPH0235321B2 (ja) | Shiikensuseigyosochi | |
| JPS6037004A (ja) | プログラミング装置 | |
| JP2559131B2 (ja) | 画面制御装置 | |
| JPS5952444B2 (ja) | シ−ケンス制御装置 | |
| JPS60121496A (ja) | 表示制御方式 | |
| JPH0330062A (ja) | 文書処理装置 | |
| JPS6338732B2 (ja) | ||
| JPH0228757A (ja) | 文書作成装置 | |
| JPS6033475Y2 (ja) | プログラム付小型電子式計算機 | |
| JPH04119444A (ja) | マルチメディアディスク装置 | |
| JP3575913B2 (ja) | プログラマブルコントローラ | |
| JPH0330054A (ja) | 文書処理装置 | |
| JPH07256721A (ja) | 射出成形機の制御装置 | |
| JP2597338B2 (ja) | ２次元表示装置のデータ作成方法 | |
| JPH0651818A (ja) | プログラマブルコントローラ | |
| JPS6155117B2 (ja) |