JPS6338732B2 - - Google Patents
Info
- Publication number
- JPS6338732B2 JPS6338732B2 JP55050087A JP5008780A JPS6338732B2 JP S6338732 B2 JPS6338732 B2 JP S6338732B2 JP 55050087 A JP55050087 A JP 55050087A JP 5008780 A JP5008780 A JP 5008780A JP S6338732 B2 JPS6338732 B2 JP S6338732B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- signal
- memory
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Calculators And Similar Devices (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
この発明は、プログラム機能を備えた小型電子
式計算機のプログラム分岐方式に関する。
式計算機のプログラム分岐方式に関する。
プログラム機能を備えた小型電子式計算機に
は、キー操作により指示された演算を実行すると
同時に、操作された各キー命令を順次プログラム
メモリに書込んでいく所謂ラーンプログラム方式
と呼ばれるものがある。この種ラーンプログラム
方式は、例題の計算を行なつてその計算の途中経
過を見ながらプログラムを組むことができること
を最大の特徴としており、条件判断や分岐の多い
複雑なプログラムを組むことは、例題計算を行な
つてもその途中経過を追うことができず、ラーン
プログラム方式の趣旨に沿うものではない。従つ
て、ラーンプログラム方式では比較的単純なプロ
グラムが組めれば良く、プログラム実行のための
制御プログラムはできるだけ簡単であることが望
ましく、通常のプログラム方式にみられるような
分岐先アドレスのテーブルや分岐先をサーチする
ための多大な制御プログラムを必要とするGO
TO文、ラベル等を用いた無条件ジヤンプ或いは
条件ジヤンプ等の分岐命令は、備えられていない
ことが一般的であつた。
は、キー操作により指示された演算を実行すると
同時に、操作された各キー命令を順次プログラム
メモリに書込んでいく所謂ラーンプログラム方式
と呼ばれるものがある。この種ラーンプログラム
方式は、例題の計算を行なつてその計算の途中経
過を見ながらプログラムを組むことができること
を最大の特徴としており、条件判断や分岐の多い
複雑なプログラムを組むことは、例題計算を行な
つてもその途中経過を追うことができず、ラーン
プログラム方式の趣旨に沿うものではない。従つ
て、ラーンプログラム方式では比較的単純なプロ
グラムが組めれば良く、プログラム実行のための
制御プログラムはできるだけ簡単であることが望
ましく、通常のプログラム方式にみられるような
分岐先アドレスのテーブルや分岐先をサーチする
ための多大な制御プログラムを必要とするGO
TO文、ラベル等を用いた無条件ジヤンプ或いは
条件ジヤンプ等の分岐命令は、備えられていない
ことが一般的であつた。
しかしながら、このようなラーンプログラム方
式においても、簡単なジヤンプ機能を必要とする
場合が考えられる。例えば、ある式に変数ｘを入
力し計算してみて、その式を満足するｘを求め、
そのｘを用いて続く計算を行ないたい場合、ｘを
入力する毎にプログラムを再スタートさせるより
も、計算結果を判断して、満足する結果でなかつ
たときはプログラムの先頭へジヤンプさせ、満足
する結果であつたときに次のステツプへ進むよに
な条件ジヤンプ命令を用いた方がはるかに効率的
である。
式においても、簡単なジヤンプ機能を必要とする
場合が考えられる。例えば、ある式に変数ｘを入
力し計算してみて、その式を満足するｘを求め、
そのｘを用いて続く計算を行ないたい場合、ｘを
入力する毎にプログラムを再スタートさせるより
も、計算結果を判断して、満足する結果でなかつ
たときはプログラムの先頭へジヤンプさせ、満足
する結果であつたときに次のステツプへ進むよに
な条件ジヤンプ命令を用いた方がはるかに効率的
である。
この発明は上記事情に鑑みて成されたもので、
分岐命令にリターン命令あるいはエンド命令を加
えることによつて、GO TO文、ラベル等を用い
ずに条件ジヤンプを行ない得るプログラムの分岐
方式を提供することを目的とする。
分岐命令にリターン命令あるいはエンド命令を加
えることによつて、GO TO文、ラベル等を用い
ずに条件ジヤンプを行ない得るプログラムの分岐
方式を提供することを目的とする。
以下、この発明の一実施例を図面を参照して説
明する。
明する。
第１図において、１はテンキー、フアンクシヨ
ンキー及び第１プログラム指定キーP1、第２プ
ログラム指定キーP2をはじめプログラムに必要
な各種キー群を備えたキーボードで、このキーボ
ード１より操作されたキーのキーコードは主メモ
リ２の入力レジスタに書込まれる。この主メモリ
２は入力レジスタ、演算レジスタ、表示レジスタ
等の複数のレジスタから成るもので、入力データ
及び演算データを演算装置３へ、表示データを表
示装置４へ送出する。上記演算装置３は入力され
たデータに対し適宜演算を施し、演算の結果得ら
れたデータを上記主メモリ２あるいはプログラム
メモリ５へ送出すると共に、判断処理を行なつた
際の「YES」信号ａを出力する。更に、主メモ
リ２の入力レジスタに入力されたキーコードの内
容を判断し、所定のデータを作成するが、キーコ
ードの判断結果が第１プログラム指定キーP1で
あつたときは信号ｂを、また第２プログラム指定
キーP2であつたときは信号ｃを出力する。一方、
プログラムメモリ５は上記演算装置３から供給さ
れるデータをプログラムとして順次記憶し、また
記憶しているプログラムをインストラクシヨンデ
コーダ６へ送出する。このインストラクシヨンデ
コーダ６は、プログラムメモリ５に記憶されてい
るプログラムを１ステツプずつ読出して解読し、
データを上記主メモリ２へ送ると共に、レジスタ
の選択、読出し／書込み指定等の制御信号を主メ
モリ２へ、演算の種類を指定する制御信号及び判
断命令Ｊを演算装置３へ送出する。上記プログラ
ムメモリ５の書込みアドレスあるいは読出しアド
レスはプログラムカウンタ７によつて指定される
もので、このプログラムカウンタ７は８ビツトの
256進カウンタから成り上記演算装置３からの信
号ａ，ｂまたはｃが出力されたときのオア回路８
の出力によつてリセツトされ、アンド回路９から
インクリメント信号が、アンド回路１０からデク
リメント信号が供給される。上記アンド回路９の
一方の入力端にはプログラムの１ステツプ毎に制
御部１１から出力される信号ｄが入力され、他端
には上記演算装置３から出力される信号ｂによつ
てリセツトされ信号ｃによつてセツトされるフリ
ツプフロツプ１２のセツト時出力信号ｅがインバ
ータ１３を介して入力されている。また、上記ア
ンド回路１０の一方の入力端には上記信号ｅが入
力され、他端には上記信号ｄ及び演算装置３から
ワンシヨツト回路１４を介して供給される信号ａ
がオア回路１５を介して入力されている。なおワ
ンシヨツト回路１４は遅延回路１４１、インバー
タ１４２、アンド回路１４３からなる周知の回路
である。制御部１１はシステム全体を制御するも
ので、各種制御信号及びタイミング信号を出力す
る。
ンキー及び第１プログラム指定キーP1、第２プ
ログラム指定キーP2をはじめプログラムに必要
な各種キー群を備えたキーボードで、このキーボ
ード１より操作されたキーのキーコードは主メモ
リ２の入力レジスタに書込まれる。この主メモリ
２は入力レジスタ、演算レジスタ、表示レジスタ
等の複数のレジスタから成るもので、入力データ
及び演算データを演算装置３へ、表示データを表
示装置４へ送出する。上記演算装置３は入力され
たデータに対し適宜演算を施し、演算の結果得ら
れたデータを上記主メモリ２あるいはプログラム
メモリ５へ送出すると共に、判断処理を行なつた
際の「YES」信号ａを出力する。更に、主メモ
リ２の入力レジスタに入力されたキーコードの内
容を判断し、所定のデータを作成するが、キーコ
ードの判断結果が第１プログラム指定キーP1で
あつたときは信号ｂを、また第２プログラム指定
キーP2であつたときは信号ｃを出力する。一方、
プログラムメモリ５は上記演算装置３から供給さ
れるデータをプログラムとして順次記憶し、また
記憶しているプログラムをインストラクシヨンデ
コーダ６へ送出する。このインストラクシヨンデ
コーダ６は、プログラムメモリ５に記憶されてい
るプログラムを１ステツプずつ読出して解読し、
データを上記主メモリ２へ送ると共に、レジスタ
の選択、読出し／書込み指定等の制御信号を主メ
モリ２へ、演算の種類を指定する制御信号及び判
断命令Ｊを演算装置３へ送出する。上記プログラ
ムメモリ５の書込みアドレスあるいは読出しアド
レスはプログラムカウンタ７によつて指定される
もので、このプログラムカウンタ７は８ビツトの
256進カウンタから成り上記演算装置３からの信
号ａ，ｂまたはｃが出力されたときのオア回路８
の出力によつてリセツトされ、アンド回路９から
インクリメント信号が、アンド回路１０からデク
リメント信号が供給される。上記アンド回路９の
一方の入力端にはプログラムの１ステツプ毎に制
御部１１から出力される信号ｄが入力され、他端
には上記演算装置３から出力される信号ｂによつ
てリセツトされ信号ｃによつてセツトされるフリ
ツプフロツプ１２のセツト時出力信号ｅがインバ
ータ１３を介して入力されている。また、上記ア
ンド回路１０の一方の入力端には上記信号ｅが入
力され、他端には上記信号ｄ及び演算装置３から
ワンシヨツト回路１４を介して供給される信号ａ
がオア回路１５を介して入力されている。なおワ
ンシヨツト回路１４は遅延回路１４１、インバー
タ１４２、アンド回路１４３からなる周知の回路
である。制御部１１はシステム全体を制御するも
ので、各種制御信号及びタイミング信号を出力す
る。
次に、上記の様に構成された実施例の動作を説
明する。
明する。
この実施例ではプログラムメモリ５に２つのプ
ログラムを書込むことができる様になつており、
プログラム作成前にP1キーを操作するとプログ
ラムメモリ５の先頭アドレス「０番地」からプロ
グラムが書込まれ、P2キーを操作すると最終ア
ドレス「255番地」からプログラムが書込まれる。
例えばP1キーを操作するとそのキーコードは主
メモリ２の入力レジスタを介して演算装置３に入
力され、解続されて信号ｂが出力される。この信
号ｂはプログラムカウンタ７をリセツトすると共
にフリツプフロツプ１２をリセツトするから、フ
リツプフロツプ１２からセツト時出力信号ｅは出
力されず、インバータ１３の出力が得られてアン
ド回路９のゲートを開く。よつて、プログラムを
１ステツプ書込む毎に制御部１１から信号ｄが出
力されると、プログラムカウンタ７がインクリメ
ントされ、キーボード１から入力されたプログラ
ムは主メモリ２、演算装置３を介してプログラム
メモリ５の０番地から順次書込まれていく。この
とき、演算装置３は入力されたキーの指示に従つ
て演算を実行し、演算結果を主メモリ３の表示レ
ジスタへ入力して表示部４へ送り表示が行なわれ
る。この様に、プログラムの書込みと同時に例題
の演算を実行し、例題の演算経過や途中経過を見
ることができることが、ラーンプログラム方式の
特徴である。また、P2キーを操作すると演算装
置３から信号ｃが出力されプログラムカウンタ７
をリセツトすると共に、フリツプフロツプ１２を
セツトすることにより、フリツプフロツプ１２か
ら信号ｅが出力され、アンド回路１０のゲートを
開く。ここで上記信号ｃをオア回路８を介してワ
ンシヨツト回路１４にも入力されているから、プ
ログラムカウンタ１２をリセツトした後、ワンシ
ヨツト回路１４から１発パルスが出力されてオア
回路１５、アンド回路１０を介してプログラムカ
ウンタ７を１つダウンカウントする。従つてプロ
グラムカウンタ７の内容は「０」から全ビツト
「１」、すなわち「255」となる。よつて、プログ
ラムを１ステツプ書込む毎に制御部１１から信号
ｄが出力されるプログラムカウンタ７はデクリメ
ントされ、キーボード１から入力されたプログラ
ムはプログラムメモリ５の255番地から順次書込
まれていく。
ログラムを書込むことができる様になつており、
プログラム作成前にP1キーを操作するとプログ
ラムメモリ５の先頭アドレス「０番地」からプロ
グラムが書込まれ、P2キーを操作すると最終ア
ドレス「255番地」からプログラムが書込まれる。
例えばP1キーを操作するとそのキーコードは主
メモリ２の入力レジスタを介して演算装置３に入
力され、解続されて信号ｂが出力される。この信
号ｂはプログラムカウンタ７をリセツトすると共
にフリツプフロツプ１２をリセツトするから、フ
リツプフロツプ１２からセツト時出力信号ｅは出
力されず、インバータ１３の出力が得られてアン
ド回路９のゲートを開く。よつて、プログラムを
１ステツプ書込む毎に制御部１１から信号ｄが出
力されると、プログラムカウンタ７がインクリメ
ントされ、キーボード１から入力されたプログラ
ムは主メモリ２、演算装置３を介してプログラム
メモリ５の０番地から順次書込まれていく。この
とき、演算装置３は入力されたキーの指示に従つ
て演算を実行し、演算結果を主メモリ３の表示レ
ジスタへ入力して表示部４へ送り表示が行なわれ
る。この様に、プログラムの書込みと同時に例題
の演算を実行し、例題の演算経過や途中経過を見
ることができることが、ラーンプログラム方式の
特徴である。また、P2キーを操作すると演算装
置３から信号ｃが出力されプログラムカウンタ７
をリセツトすると共に、フリツプフロツプ１２を
セツトすることにより、フリツプフロツプ１２か
ら信号ｅが出力され、アンド回路１０のゲートを
開く。ここで上記信号ｃをオア回路８を介してワ
ンシヨツト回路１４にも入力されているから、プ
ログラムカウンタ１２をリセツトした後、ワンシ
ヨツト回路１４から１発パルスが出力されてオア
回路１５、アンド回路１０を介してプログラムカ
ウンタ７を１つダウンカウントする。従つてプロ
グラムカウンタ７の内容は「０」から全ビツト
「１」、すなわち「255」となる。よつて、プログ
ラムを１ステツプ書込む毎に制御部１１から信号
ｄが出力されるプログラムカウンタ７はデクリメ
ントされ、キーボード１から入力されたプログラ
ムはプログラムメモリ５の255番地から順次書込
まれていく。
次に、第２図に示す様な分岐命令を含むプログ
ラムを実行する場合について説明する。このプロ
グラムがP1に書込まれているとすると、P1キー
を操作した後、実行キーを操作することによつ
て、プログラムメモリ５の内容が０番地から１ス
テツプずつ順次インストラクシヨンデコーダ６へ
読出される。インストラクシヨンデコーダ６は読
込んだステツプの内容を解読して主メモリ２及び
演算装置３を制御して命令の実行を行なうが、判
断命令を解続すると信号Ｊを演算装置３へ送出
し、演算装置３は主メモリ３内の所定のレジスタ
の内容に対し例えば「０」であるか等の判断を行
なう。その結果「YES」であれば、信号ａを出
力し、この信号ａはオア回路８を介してプログラ
ムカウンタ７をリセツトする。すなわち、プログ
ラムカウンタ７をリセツトすることによつて再び
プログラムメモリ５の０番地を指定するものであ
る。また、上記判断結果が「NO」であれば、演
算回路３は信号ａを出力せず、プログラムは次の
ステツプへ進む。他方、プログラム実行に先立つ
てP2キーを操作すると、上述した様にプログラ
ムカウンタ７の内容は「255」となるから、プロ
グラムの実行は255番地から開始され、判断命令
を実行した結果が「YES」の時に255番地へ戻る
ことになる。従つて、この実施例では、判断ステ
ツプにリターンステツプを含んでいると考えるこ
とができる。
ラムを実行する場合について説明する。このプロ
グラムがP1に書込まれているとすると、P1キー
を操作した後、実行キーを操作することによつ
て、プログラムメモリ５の内容が０番地から１ス
テツプずつ順次インストラクシヨンデコーダ６へ
読出される。インストラクシヨンデコーダ６は読
込んだステツプの内容を解読して主メモリ２及び
演算装置３を制御して命令の実行を行なうが、判
断命令を解続すると信号Ｊを演算装置３へ送出
し、演算装置３は主メモリ３内の所定のレジスタ
の内容に対し例えば「０」であるか等の判断を行
なう。その結果「YES」であれば、信号ａを出
力し、この信号ａはオア回路８を介してプログラ
ムカウンタ７をリセツトする。すなわち、プログ
ラムカウンタ７をリセツトすることによつて再び
プログラムメモリ５の０番地を指定するものであ
る。また、上記判断結果が「NO」であれば、演
算回路３は信号ａを出力せず、プログラムは次の
ステツプへ進む。他方、プログラム実行に先立つ
てP2キーを操作すると、上述した様にプログラ
ムカウンタ７の内容は「255」となるから、プロ
グラムの実行は255番地から開始され、判断命令
を実行した結果が「YES」の時に255番地へ戻る
ことになる。従つて、この実施例では、判断ステ
ツプにリターンステツプを含んでいると考えるこ
とができる。
以上説明した様に、この発明によれば、ラーン
プログラム方式の小型電子式計算機において、２
つのプログラムをそれぞれプログラムメモリの先
頭アドレスおよび最終アドレスから順次記憶さ
せ、アドレス分岐を行う際実行アドレスに応じて
プログラムメモリの先頭あるいは最終アドレス、
すなわち実行中のプログラムの開始アドレスを分
岐先アドレスとして設定するようにしたので、
GO TO文やラベル等を設けずに条件ジヤンプを
行うことができ、延いては分岐先アドレスのテー
ブルや分岐先をサーチする制御プログラムを用意
する必要がなく構成がきわめて簡単であり、汎用
性を備えたプログラムを組むことができるもので
ある。
プログラム方式の小型電子式計算機において、２
つのプログラムをそれぞれプログラムメモリの先
頭アドレスおよび最終アドレスから順次記憶さ
せ、アドレス分岐を行う際実行アドレスに応じて
プログラムメモリの先頭あるいは最終アドレス、
すなわち実行中のプログラムの開始アドレスを分
岐先アドレスとして設定するようにしたので、
GO TO文やラベル等を設けずに条件ジヤンプを
行うことができ、延いては分岐先アドレスのテー
ブルや分岐先をサーチする制御プログラムを用意
する必要がなく構成がきわめて簡単であり、汎用
性を備えたプログラムを組むことができるもので
ある。
第１図はこの発明の一実施例である小型電子式
計算機の構成を示す図、第２図はプログラムの流
れを示す図である。 １……キーボード、２……主メモリ、３……演
算装置、５……プログラムメモリ、６……インス
トラクシヨンデコーダ、７……プログラムカウン
タ。
計算機の構成を示す図、第２図はプログラムの流
れを示す図である。 １……キーボード、２……主メモリ、３……演
算装置、５……プログラムメモリ、６……インス
トラクシヨンデコーダ、７……プログラムカウン
タ。
Claims (1)
- １ キー操作により指定された演算を実行すると
同時に、操作された各キー命令を順次プログラム
メモリに書込んでいくプログラム方式の小型電子
式計算機において、第１、第２のプログラムを指
定するプログラム指定手段と、このプログラム指
定手段により第１のプログラムが指定された場合
には上記プログラムメモリの先頭アドレスから最
終アドレス方向へ、第２のプログラムが指定され
た場合には最終アドレスから先頭アドレス方向へ
順次上記プログラムメモリをアドレス指定するア
ドレス指定手段と、このアドレス指定手段に指定
される上記プログラムメモリの記憶内容を読出し
実行する演算処理手段と、この演算処理手段が判
断命令を実行した際その判断結果に応じて分岐命
令を出力する分岐命令出力手段と、この分岐命令
出力手段から分岐命令が出力された際第１のプロ
グラム実行時は上記プログラムメモリの先頭アド
レスの第２のプログラム実行時は最終アドレスを
上記アドレス指定手段に設定する分岐アドレス設
定手段とを備えたことを特徴とする小型電子式計
算機のアドレス分岐方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5008780A JPS56147256A (en) | 1980-04-15 | 1980-04-15 | Program branch system for mini electronic computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5008780A JPS56147256A (en) | 1980-04-15 | 1980-04-15 | Program branch system for mini electronic computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56147256A JPS56147256A (en) | 1981-11-16 |
| JPS6338732B2 true JPS6338732B2 (ja) | 1988-08-02 |
Family
ID=12849245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5008780A Granted JPS56147256A (en) | 1980-04-15 | 1980-04-15 | Program branch system for mini electronic computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56147256A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225939A (ja) * | 1984-04-25 | 1985-11-11 | Sony Corp | 電子計算装置 |
| JPS62150434A (ja) * | 1985-12-24 | 1987-07-04 | Nippon Denso Co Ltd | ル−プ制御型デ−タ処理装置 |
| JPS63298632A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electric Ind Co Ltd | マイクロプロセツサ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439542A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Microprogram control system |
-
1980
- 1980-04-15 JP JP5008780A patent/JPS56147256A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56147256A (en) | 1981-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781823A (en) | Computer control unit capable of dynamically reinterpreting instructions | |
| JPS59174948A (ja) | 情報処理装置 | |
| KR890010673A (ko) | 데이타 프로세서 및 그 처리제어방식 | |
| JPS6212529B2 (ja) | ||
| EP0388735A2 (en) | Microprogram controller having fixed-instruction generator and microprogram memory | |
| JPS6338732B2 (ja) | ||
| JPS627592B2 (ja) | ||
| JPS6120902B2 (ja) | ||
| JPS6339928B2 (ja) | ||
| KR880000817B1 (ko) | 데이터 처리장치 및 그 방법 | |
| JPS6149209A (ja) | 数値制御装置におけるプログラム実行方式 | |
| JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JP2543589B2 (ja) | デ―タ処理装置 | |
| JPS6240538A (ja) | デ−タ処理装置 | |
| JPS6148735B2 (ja) | ||
| JPH05274341A (ja) | ベクトル命令処理装置 | |
| JPS6217782B2 (ja) | ||
| JPH0353321A (ja) | 情報処理装置 | |
| JPS629932B2 (ja) | ||
| JPH0833811B2 (ja) | 信号処理プロセッサ | |
| JPS5880741A (ja) | 割込制御方式 | |
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPH04112208A (ja) | プログラマブルコントローラ |